本公开涉及半导体器件，更具体而言，涉及半导体器件的环境保护及相关制造方法。
背景技术：
1、诸如硅(si)和砷化镓(gaas)之类的材料已在低功率半导体器件中得到广泛应用，对于硅来说，还广泛应用于低频应用。但是，这些材料可能不太适合高功率和/或高频应用，例如，由于它们相对小的带隙(室温下对于si是1.12ev并且对于gaas是1.42)和相对小的击穿电压。
2、对于高功率、高温和/或高频应用和器件，可以使用宽带隙半导体材料，诸如碳化硅(sic)(例如，4h-sic在室温下的带隙大约为3.2ev)和iii族氮化物(例如，氮化镓(gan)在室温下的带隙大约为3.36ev)。如本文所使用的，术语“iii族氮化物”是指在氮(n)与周期表iii族元素(通常是铝(al)、镓(ga)和/或铟(in))之间形成的那些半导体化合物。该术语是指二元、三元和四元化合物，诸如gan、algan和alingan。这些化合物具有其中一摩尔氮与总共一摩尔iii族元素化合的经验式。与gaas和si相比，这些材料可以具有更高的电场击穿强度和更高的电子饱和速度。
3、由sic和/或iii族氮化物制造的半导体器件可以包括功率晶体管器件，诸如包括mosfet(金属氧化物半导体场效应晶体管)的场效应晶体管(fet)器件、dmos(双扩散金属氧化物半导体)晶体管、hemt(高电子迁移率晶体管)、mesfet(金属半导体场效应晶体管)、ldmos(横向扩散金属氧化物半导体)晶体管等。这些器件通常用氧化物层钝化，诸如二氧化硅(sio2)，例如以保护器件的暴露表面。但是，半导体主体与氧化物层之间的界面可能不足以获得电子的高表面迁移率。例如，sic与sio2之间的界面通常表现出高密度的界面态，这会降低表面电子迁移率并引入载流子陷阱，这进而会降低器件的期望性能特性。
4、因而，半导体器件，包括那些包括氧化物层的半导体器件，还可以并入一层或多层氮化硅(sin)以改进所得的电子学特性，例如，如美国专利no.6,246,076中所描述的。sin还可以提供环境屏障，没有该环境屏障，无论是否存在氧化物层，器件的结构和操作都可能容易受到环境降级的影响。例如，半导体器件可能在高温和/或高湿度环境中操作。如果允许湿气到达半导体器件，那么会发生腐蚀，这会使半导体器件的性能降级。
5、作为环境屏障，与sio2相比，sin可以在器件上形成更好的密封，从而减少或防止诸如水之类的污染物到达器件的外延层并造成降级。等离子体增强化学气相沉积(pecvd)可以被用于形成sin作为半导体器件的环境屏障，例如，如美国专利no.7,525,122中所描述的。但是，pecvd sin层可能容易出现缺陷，诸如针孔和柱状结构，这些缺陷可以允许湿气穿透sin层并到达器件。
技术实现思路
1、根据本公开的一些实施例，一种晶体管器件，包括：基板；基板上的半导体结构；金属化层，包括位于半导体结构的表面上的非平面表面；非平面包封层，位于金属化层的所述非平面表面上，该非平面包封层包括与所述非平面表面相反的非平面包封剂表面；以及自平坦化包封层，位于非平面包封层上并且包括与所述非平面包封剂表面相反的平坦化的表面。
2、在一些实施例中，所述晶体管器件还包括：源极触点，位于半导体结构的源极区域上；漏极触点，位于半导体结构的漏极区域上；以及栅极触点，位于源极触点与漏极触点之间。所述非平面包封层位于栅极触点、漏极触点和源极触点上。
3、在一些实施例中，所述栅极触点之上的非平面包封层的厚度与所述栅极触点之上的自平坦化包封层的厚度的比率在0.20和0.29之间。
4、在一些实施例中，金属化层包括源极触点上的传输线，以及所述传输线之上的非平面包封层的厚度与所述传输线之上的自平坦化包封层的厚度的比率在0.28和0.45之间。
5、在一些实施例中，所述半导体结构还包括在源极触点与栅极触点之间的源极接入区域，以及源极接入区域之上的非平面包封层的厚度与源极接入区域之上的自平坦化包封层的厚度的比率在0.16和0.22之间。
6、在一些实施例中，所述非平面包封层的厚度在半导体结构之上基本均匀。
7、在一些实施例中，所述非平面包封层包括sio、sin、sion、zro、hfo、aln和/或alo。
8、在一些实施例中，所述自平坦化包封层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
9、在一些实施例中，所述自平坦化包封层包括具有100至8000厘沲的未固化运动粘度的材料。
10、在一些实施例中，所述自平坦化包封层包括固化温度小于或等于250℃的材料。
11、在一些实施例中，所述自平坦化包封层包括基本上固化的材料。
12、根据本公开一些实施例，一种晶体管器件包括：基板；基板上的半导体结构，该半导体结构包括有源区域；栅极触点，位于半导体结构的有源区域上；第一包封层，在栅极触点上延伸；以及第二包封层，位于第一包封层上，该第二包封层包括固化温度小于或等于275℃的材料。
13、在一些实施例中，所述栅极触点之上的第一包封层的厚度与所述栅极触点之上的第二包封层的厚度的比率在0.20和0.29之间。
14、在一些实施例中，所述半导体结构还包括源极区域，晶体管器件还包括源极区域上的源极触点和源极触点上的传输线，以及第一包封层在源极触点和传输线上延伸。
15、在一些实施例中，所述传输线之上的第一包封层的厚度与所述传输线之上的第二包封层的厚度的比率在0.28和0.45之间。
16、在一些实施例中，所述半导体结构还包括在源极触点与栅极触点之间的源极接入区域，以及源极接入区域之上的第一包封层的厚度与源极接入区域之上的第二包封层的厚度的比率在0.16和0.22之间。
17、在一些实施例中，所述第一包封层的厚度在半导体结构之上基本均匀。
18、在一些实施例中，所述第二包封层的上表面在半导体结构之上基本是平面的。
19、在一些实施例中，所述第一包封层包括sio、sin、sion、zro、hfo、aln和/或alo。
20、在一些实施例中，第二包封层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
21、在一些实施例中，第二包封层包括固化温度小于或等于250℃的材料。
22、根据本公开的一些实施例，一种晶体管器件包括：基板上的半导体结构，该半导体结构包括源极区域和漏极区域；源极区域上的源极触点；漏极区域上的漏极触点；第一包封层，在漏极触点上、在源极触点上以及在漏极触点与源极触点之间的半导体结构上共形地延伸；以及第一包封层上的第二包封层，该第二包封层包括具有从源极触点向漏极触点延伸的基本上平面的上表面的材料。该材料被配置为在固化操作期间从100至8000厘沲的运动粘度转变到固化状态。
23、在一些实施例中，所述第一包封层包括sio、sin、sion、zro、hfo、aln和/或alo。
24、在一些实施例中，所述第一包封层包括多个层。
25、在一些实施例中，所述第二包封层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
26、在一些实施例中，第二包封层包括固化温度小于或等于275℃的材料。
27、根据本公开一些实施例，一种形成晶体管器件的方法包括：在基板上形成半导体结构；在半导体结构上形成包括与半导体结构相反的非平面表面的第一包封剂层；在第一包封剂层上形成第二包封剂层，其中第二包封剂层包括与第一包封剂层相反的平坦化的表面；以及对第二包封层执行固化处理。
28、在一些实施例中，所述第二包封剂层包括被配置为在固化处理期间从100至8000厘沲的运动粘度转变到固化状态的材料。
29、在一些实施例中，所述第二包封剂层的平坦化的表面是第二包封剂层的材料的自平坦化的结果。
30、在一些实施例中，所述方法还包括在半导体结构上形成源极触点、漏极触点和栅极触点。形成第一包封剂层包括在栅极触点、漏极触点和源极触点上形成所述第一包封剂层。
31、在一些实施例中，所述第二包封剂层具有与平坦化的表面相反的非平面表面，并且该非平面表面沿着由源极触点、漏极触点和/或栅极触点定义的相应轮廓在第一包封剂层上延伸。
32、在一些实施例中，所述第一包封剂层的厚度在栅极触点、漏极触点和源极触点上基本均匀。
33、在一些实施例中，所述第二包封剂层包括sio、sin、sion、zro、hfo、aln和/或alo。
34、在一些实施例中，所述第二包封剂层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
35、在一些实施例中，所述第二包封剂层包括固化温度小于或等于275℃的材料。
36、在一些实施例中，对第二包封剂层执行固化处理是以高于第二包封剂层的材料的玻璃化转变温度的温度执行的。
37、在一些实施例中，对第二包封剂层执行固化处理是以小于或等于275℃的温度执行的。
38、在一些实施例中，在第一包封剂层上形成第二包封剂层是通过包括旋涂工艺、喷涂工艺、气相沉积工艺、电镀工艺、刮涂工艺和/或槽模沉积工艺的操作来执行的。
39、在阅读以下附图和详细描述后，根据一些实施例的其它器件、装置和/或方法对于本领域技术人员来说将变得显而易见。除了上述实施例的任何和所有组合之外，还意图将所有此类附加实施例都包括在本说明书内、本发明的范围内，并且受到所附权利要求的保护。
1.一种晶体管器件，包括：
2.如权利要求1所述的晶体管器件，还包括：
3.如权利要求2所述的晶体管器件，其中所述栅极触点之上的非平面包封层的厚度与所述栅极触点之上的自平坦化包封层的厚度的比率在0.20和0.29之间。
4.如权利要求2所述的晶体管器件，其中金属化层包括源极触点上的传输线，以及
5.如权利要求2所述的晶体管器件，其中所述半导体结构还包括在源极触点与栅极触点之间的源极接入区域，以及
6.如前述权利要求中的任一项所述的晶体管器件，其中所述非平面包封层的厚度在半导体结构之上基本均匀。
7.如前述权利要求中的任一项所述的晶体管器件，其中所述非平面包封层包括sio、sin、sion、zro、hfo、aln和/或alo。
8.如前述权利要求中的任一项所述的晶体管器件，其中所述自平坦化包封层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
9.如前述权利要求中的任一项所述的晶体管器件，其中所述自平坦化包封层包括具有100至8000厘沲的未固化运动粘度的材料。
10.如前述权利要求中的任一项所述的晶体管器件，其中所述自平坦化包封层包括固化温度小于或等于250℃的材料。
11.如前述权利要求中的任一项所述的晶体管器件，其中所述自平坦化包封层包括基本上固化的材料。
12.一种晶体管器件，包括：
13.如权利要求12所述的晶体管器件，其中所述栅极触点之上的第一包封层的厚度与所述栅极触点之上的第二包封层的厚度的比率在0.20和0.29之间。
14.如权利要求12或13所述的晶体管器件，其中所述半导体结构还包括源极区域，
15.如权利要求14所述的晶体管器件，其中所述传输线之上的第一包封层的厚度与所述传输线之上的第二包封层的厚度的比率在0.28和0.45之间。
16.如权利要求14所述的晶体管器件，其中所述半导体结构还包括在源极触点与栅极触点之间的源极接入区域，以及
17.如权利要求12至16中的任一项所述的晶体管器件，其中所述第一包封层的厚度在半导体结构之上基本均匀。
18.如权利要求12至17中的任一项所述的晶体管器件，其中所述第二包封层的上表面在半导体结构之上基本是平面的。
19.如权利要求12至18中的任一项所述的晶体管器件，其中所述第一包封层包括sio、sin、sion、zro、hfo、aln和/或alo。
20.如权利要求12至19中的任一项所述的晶体管器件，其中第二包封层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
21.如权利要求12至20中的任一项所述的晶体管器件，其中第二包封层包括固化温度小于或等于250℃的材料。
22.一种晶体管器件，包括：
23.如权利要求22所述的晶体管器件，其中所述第一包封层包括sio、sin、sion、zro、hfo、aln和/或alo。
24.如权利要求22或23所述的晶体管器件，其中所述第一包封层包括多个层。
25.如权利要求22至24中的任一项所述的晶体管器件，其中所述第二包封层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
26.如权利要求22至25中的任一项所述的晶体管器件，其中第二包封层包括固化温度小于或等于275℃的材料。
27.一种形成晶体管器件的方法，包括：
28.如权利要求27所述的方法，其中所述第二包封剂层包括被配置为在固化处理期间从100至8000厘沲的运动粘度转变到固化状态的材料。
29.如权利要求27所述的方法，其中所述第二包封剂层的平坦化的表面是第二包封剂层的材料的自平坦化的结果。
30.如权利要求27至29中的任一项所述的方法，还包括在半导体结构上形成源极触点、漏极触点和栅极触点，
31.如权利要求30所述的方法，其中所述第二包封剂层具有与平坦化的表面相反的非平面表面，并且该非平面表面沿着由源极触点、漏极触点和/或栅极触点定义的相应轮廓在第一包封剂层上延伸。
32.如权利要求30或31所述的方法，其中所述第一包封剂层的厚度在栅极触点、漏极触点和源极触点上基本均匀。
33.如权利要求27至32中的任一项所述的方法，其中所述第二包封剂层包括sio、sin、sion、zro、hfo、aln和/或alo。
34.如权利要求27至33中的任一项所述的方法，其中所述第二包封剂层包括聚酰亚胺、苯并环丁烯、玻璃、聚酰胺、聚苯并恶唑和/或光致抗蚀剂。
35.如权利要求27至34中的任一项所述的方法，其中所述第二包封剂层包括固化温度小于或等于275℃的材料。
36.如权利要求27至35中的任一项所述的方法，其中对第二包封剂层执行固化处理是以高于第二包封剂层的材料的玻璃化转变温度的温度执行的。
37.如权利要求27至36中的任一项所述的方法，其中对第二包封剂层执行固化处理是以小于或等于275℃的温度执行的。
38.如权利要求27至37中的任一项所述的方法，其中在第一包封剂层上形成第二包封剂层是通过包括旋涂工艺、喷涂工艺、气相沉积工艺、电镀工艺、刮涂工艺和/或槽模沉积工艺的操作来执行的。
