本申请涉及集成电路，尤其涉及一种鉴相器及其工作方法、时钟与数据恢复电路、电子设备。
背景技术：
1、在串行数据通信传输中，收发电路负责将内部并行数据与外部串行数据进行转换。在发送端，利用高速时钟采样的原理，将并行数据中的位数据逐个送到传输介质上，实现并行到串行的转换。而在接收端，由于发送端与接收端没有共享的时钟信号进行数据的同步，接收端需要从接收到的串行数据流中恢复出时钟信号以实现同步操作，而时钟与数据恢复电路(clock and data recovery，cdr)就是负责将串行数据中的恢复时钟和恢复数据提取出来。后级的串行转并行电路再将恢复数据转换为并行数据输出，同时还可以判断输入串行数据的特征码型，实现字节同步。
2、在cdr电路中，需要使用鉴相器来判断所恢复的时钟信号与数据码元之间的相位关系，从而通过反馈环路对时钟信号进行调节以获得最佳上升沿。因此，鉴相器的性能对cdr电路准确性有着至关重要的影响。
技术实现思路
1、本申请实施例提供一种鉴相器及其工作方法、时钟与数据恢复电路、电子设备，用于解决如何提高鉴相器性能的问题。
2、为达到上述目的，本申请采用如下技术方案：
3、本申请实施例的第一方面，提供一种鉴相器，包括：数据积分器，与数据输入端和采样时钟端均耦接，用于根据采样时钟端的采样时钟，对数据输入端的输入数据进行积分；数据采样比较器，与数据积分器耦接，用于将数据积分器的输出与设定值进行采样比较；跳变沿积分器；与数据输入端和采样时钟端均耦接，用于根据采样时钟端的采样时钟，对输入数据进行积分；跳变沿采样比较器；与跳变沿积分器耦接，用于将跳变沿积分器的输出与设定值进行采样比较；逻辑处理器，与数据采样比较器和跳变沿采样比较器均耦接，用于对数据采样比较器的比较结果和跳变沿采样比较器的比较结果进行逻辑处理，并输出处理结果。
4、本申请实施例提供的鉴相器中，对数据输入端输入的数据流的数据段的采样由数据积分器等效完成，对数据流的跳变沿的采样由跳变沿积分器等效完成。而完成数据段采样和跳变沿采样只需要外部系统向采样时钟端提供一个采样时钟即可。采样时钟的采样周期等于一个ui，鉴相器的采样率等于波特率，可以有效降低鉴相器的功耗，提升鉴相器的性能。在此基础上，数据采样比较器支路上设置有数据积分器，跳变沿采样比较器支路上设置有跳变沿积分器。虽然数据积分器和跳变沿积分器各自的增益均会引入输出结果的延迟和非理想性，但是数据积分器引入的延迟和非理想性和跳变沿积分器引入的延迟和非理想性可以相互抵消，以改善因积分器的引入所带来的抖动容忍下降的问题，提高鉴相器的抖动容忍，进一步提升鉴相器的性能。
5、在一种可能的实现方式中，鉴相器还包括时钟延迟器；采样时钟端、数据积分器以及跳变沿积分器均耦接于时钟延迟器，时钟延迟器用于接收采样时钟端的采样时钟，输出延迟采样时钟。本申请实施例提供的鉴相器，在一些实现方案中，虽然需要用到采样时钟和延迟采样时钟，但是通过设置时钟延迟器，由时钟延迟器输出延迟采样时钟。可以实现只需要外部系统向采样时钟端提供一个采样时钟即可。而时钟延迟器输出延迟采样时钟所带来的增益问题，可以由数据积分器和跳变沿积分器的增益来抵消，以提高鉴相器的性能。
6、在一种可能的实现方式中，数据积分器用于由采样时钟的第n个上升沿起始至延迟采样时钟的第n个上升沿结束，对数据输入端的输入数据进行积分；跳变沿积分器用于由延迟采样时钟的第n个上升沿起始至采样时钟的第n+1个上升沿结束，对数据输入端的输入数据进行积分；n为正整数。这是一种结构简单的实现方式。
7、在一种可能的实现方式中，数据积分器用于由延迟采样时钟的第n-1个上升沿起始至采样时钟的第n个上升沿结束，对数据输入端的输入数据进行积分；跳变沿积分器用于由采样时钟的第n个上升沿起始至采样时钟的第n个上升沿结束，对数据输入端的输入数据进行积分；n为正整数。这是一种结构简单的实现方式。
8、在一种可能的实现方式中，数据积分器和跳变沿积分器结构相同。一方面可使电路结构简单，另一方面可使二者增益相近。
9、在一种可能的实现方式中，鉴相器还包括增益控制器；增益控制器与跳变沿积分器耦接，用于向跳变沿积分器输出偏置电流。通过在鉴相器中设置增益控制器，增益控制器可以对跳变沿积分器进行增益补偿，以使数据积分器的增益和跳变沿积分器的增益尽量相等，以尽可能的将数据积分器引入的延迟和非理想性和跳变沿积分器引入的延迟和非理想性相互抵消，提高鉴相器的性能。
10、在一种可能的实现方式中，增益控制器包括运算放大器、反相器、第一晶体管、第二晶体管、第一开关、第二开关以及电容；运算放大器的输入端与基准电压端耦接，运算放大器的另一输入端与第一节点耦接，运算放大器的输出端与第一晶体管的栅极耦接；第一晶体管的第一极与第一电压端耦接，第一晶体管的第二极与第一节点耦接；第二晶体管的栅极与运算放大器的输出端耦接，第二晶体管的第一极与第一电压端耦接，第二晶体管的第二极与跳变沿积分器耦接；第一开关耦接于第一节点与第二节点之间；第一开关的控制端与采样时钟端耦接；反相器的输入端与采样时钟端耦接，反相器的输出端与第二开关的控制端耦接；第二开关和电容并联耦接于第二节点与第二电压端之间。这是一种结构简单的实现方式。
11、在一种可能的实现方式中，时钟延时器包括缓冲器。这是一种结构简单的实现方式。
12、在一种可能的实现方式中，逻辑处理器具有第一输出端和第二输出端；逻辑处理器用于从第一输出端输出数字信号，表征采样时钟的相位相对输入数据的相位超前；逻辑处理器用于从第二输出端输出数字信号，表征采样时钟的相位相对输入数据的相位滞后。这是一种结构简单的实现方式。
13、在一种可能的实现方式中，设定值为0。这是一种结构简单的实现方式。
14、本申请实施例的第二方面，提供一种时钟与数据恢复电路，包括鉴相器和电荷泵，鉴相器为第一方面任一项的鉴相器，鉴相器与电荷泵耦接。
15、本申请实施例第二方面提供的时钟与数据恢复电路包括第一方面任一项的鉴相器，其有益效果与鉴相器的有益效果相同，此处不再赘述。
16、本申请实施例的第三方面，提供一种电子设备，包括驱动芯片和时钟与数据恢复电路；时钟与数据恢复电路设置在驱动芯片内；时钟与数据恢复电路第二方面的时钟与数据恢复电路。
17、本申请实施例的第四方面，提供一种鉴相器的工作方法，包括：数据积分器对数据输入端的输入数据进行积分；数据采样比较器将数据积分器的输出与设定值进行采样比较；跳变沿积分器对输入数据进行积分；跳变沿采样比较器将跳变沿积分器的输出与设定值进行采样比较；逻辑处理器对数据采样比较器的比较结果和跳变沿采样比较器的比较结果进行逻辑处理，并输出处理结果。
18、本申请实施例第四方面提供的鉴相器的工作方法，其有益效果与鉴相器的有益效果相同，此处不再赘述。
1.一种鉴相器，其特征在于，包括：
2.根据权利要求1所述的鉴相器，其特征在于，所述鉴相器还包括时钟延迟器；
3.根据权利要求2所述的鉴相器，其特征在于，
4.根据权利要求3所述的鉴相器，其特征在于，
5.根据权利要求1-4任一项所述的鉴相器，其特征在于，所述数据积分器和所述跳变沿积分器结构相同。
6.根据权利要求1-5任一项所述的鉴相器，其特征在于，所述鉴相器还包括增益控制器；所述增益控制器与所述跳变沿积分器耦接，用于向所述跳变沿积分器输出偏置电流。
7.根据权利要求6所述的鉴相器，其特征在于，所述增益控制器包括运算放大器、反相器、第一晶体管、第二晶体管、第一开关、第二开关以及电容；
8.根据权利要求3-7任一项所述的鉴相器，其特征在于，所述时钟延时器包括缓冲器。
9.根据权利要求1-8任一项所述的鉴相器，其特征在于，所述逻辑处理器具有第一输出端和第二输出端；
10.根据权利要求1-8任一项所述的鉴相器，其特征在于，所述设定值为0。
11.一种时钟与数据恢复电路，其特征在于，包括鉴相器和电荷泵，所述鉴相器为权利要求1-10任一项所述的鉴相器，所述鉴相器与所述电荷泵耦接。
12.一种电子设备，其特征在于，包括驱动芯片和时钟与数据恢复电路；所述时钟与数据恢复电路设置在所述驱动芯片内；所述时钟与数据恢复电路为权利要求11所述的时钟与数据恢复电路。
13.一种鉴相器的工作方法，其特征在于，包括：
