本发明属于集成电路领域，涉及一种防闩锁低噪声esd静电防护电路，尤其涉及一种栅体耦合协同触发防闩锁低噪声esd静电防护电路。
背景技术：
1、随着集成电路的高速发展，芯片的线宽越来越小，esd(electrostaticdischarge)所带来的损害也日益严重。对esd防护电路的需求也日益旺盛。目前esd防护电路主要有ggnmos、gcnmos、scr、堆叠二极管等结构，其中ggnmos(gate groundnmos)与gcnmos(gate couplingnmos)因其泄电流能力强，鲁棒性高，设计成熟，是最为普遍使用的esd防护电路构型。但是这两种电路结构也有其弊端：ggnmos利用其nmos中的寄生三极管形成泄放通路，具有snap-back特性。虽然具有良好的钳位特性，但是漏级与衬底所形成的反偏pn结的空间电荷区会带来较高的寄生电容，会降低高频信号的信号完整性，其次具有snap-back特性的esd防护电路都会面临闩锁的风险。gcnmos利用esd脉冲检测电路产生响应电压，开启nmos的表面沟道，形成泄放通道。gcnmos是非snap-back型esd防护电路，其闩锁风险低，寄生电容小，但是面积需求大，且泄放效率低。现阶段这两种传统结构已经难以满足芯片设计行业对esd防护的需求。故需要一种强泄放能力，防闩锁，低噪声，结构简单，鲁棒性高，能快速投入生产中的新型esd防护电路结构。
技术实现思路
1、为了解决背景技术中存在的上述技术问题，本发明提供了一种能有效避免闩锁的发生、提高防护能力以及能大幅度减少防护电路面积的栅体耦合协同触发防闩锁低噪声esd静电防护电路。
2、为了实现上述目的，本发明采用如下技术方案：
3、一种栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述栅体耦合协同触发防闩锁低噪声esd静电防护电路包括vcc电源轨、gnd轨、esd脉冲检测电路、esd泄放电路以及esd辅助触发电路；所述vcc电源轨通过esd脉冲检测电路接入gnd轨；所述vcc电源轨通过esd泄放电路接入gnd轨；所述vcc电源轨通过esd脉冲检测电路分别接入esd泄放电路以及esd辅助触发电路；所述vcc电源轨接入esd辅助触发电路；所述esd泄放电路接入esd辅助触发电路。
4、上述esd脉冲检测电路包括电容c以及电阻r；所述vcc电源轨通过电容c以及电阻r接入gnd轨；所述vcc电源轨通过电容c分别接入esd泄放电路以及esd辅助触发电路。
5、上述esd泄放电路包括晶体管nmos1；所述vcc电源轨通过电容c接入晶体管nmos1；所述vcc电源轨通过晶体管nmos1接入gnd轨；所述晶体管nmos1接入esd辅助触发电路。
6、上述vcc电源轨通过电容c接入晶体管nmos1的栅极；所述vcc电源轨接入晶体管nmos1的漏极；所述晶体管nmos1的源极接入gnd轨；所述晶体管nmos1的衬底接入esd辅助触发电路。
7、上述晶体管nmos1是一个或多个，所述晶体管nmos1是多个时，多个晶体管nmos1以阵列方式排布。
8、上述esd辅助触发电路包括晶体管nmos2；所述vcc电源轨通过电容c接入晶体管nmos2；所述vcc电源轨接入晶体管nmos2；所述晶体管nmos1接入晶体管nmos2。
9、上述vcc电源轨通过电容c接入晶体管nmos2的栅极；所述vcc电源轨接入晶体管nmos2的漏极；所述晶体管nmos2的的源极以及衬底均接入晶体管nmos1的衬底。
10、上述晶体管nmos2是一个或多个，所述晶体管nmos2是多个时，多个晶体管nmos2以阵列方式排布。
11、本发明有益效果是：
12、本发明提供了一种栅体耦合协同触发防闩锁低噪声esd静电防护电路，包括vcc电源轨、gnd轨、esd脉冲检测电路、esd泄放电路以及esd辅助触发电路；vcc电源轨通过esd脉冲检测电路接入gnd轨；vcc电源轨通过esd泄放电路接入gnd轨；vcc电源轨通过esd脉冲检测电路分别接入esd泄放电路以及esd辅助触发电路；vcc电源轨接入esd辅助触发电路；esd泄放电路接入esd辅助触发电路。
13、本发明通过调节esd脉冲检测电路中电容c的容值与电阻r的阻值，可对hbm或cdm等不同esd静电流波形产生感应电压，此时，esd泄放电路以及esd辅助触发电路分别与esd脉冲检测电路进行栅耦合，通过esd脉冲检测电路开启esd泄放电路表面沟道，使esd泄放电路进入线性工作区，因此，具有类gcnmos的快速特性特性，能避免防护启动不及时造成的热电损伤。同时，本发明所采用的esd辅助触发电路与esd脉冲检测电路进行栅耦合，通过esd脉冲检测电路开启esd辅助触发电路表面沟道，将电流注入到esd辅助触发电路的衬底中，从而使得体寄生npn三极管也能参与到esd泄放中，与传统靠雪崩击穿触发体寄生npn三极管不同，利用本发明所提供的方法能大幅度提高开启速度，因为避免了发生雪崩击穿，从而了弱化snap-back特性，并且提高了触发电压与触发电流，能有效避免闩锁的发生。本发明所采用的esd辅助触发电路的衬底中漏级与衬底未发生雪崩击穿，其因为衬偏效应，衬底与漏级间的空间电荷区较窄，同时抑制了体寄生npn三极管中存在的基区展宽效应，降低了电路的寄生电容，提高了该电路应用在高频高速环境中对信号完整性的影响。本发明在esd辅助触发电路中表面沟道与体寄生三极管都参与了esd泄放。能缓解表面沟道的热电效应，增加esd辅助触发电路的鲁棒性，提高该防护电路的二次击穿电流，提高该防护电路的防护能力。本发明在esd辅助触发电路在栅耦合和体耦合的共同作用下，其esd静电流防护效率有显著提升，能大幅度的减少防护电路的面积。
1.一种栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述栅体耦合协同触发防闩锁低噪声esd静电防护电路包括vcc电源轨、gnd轨、esd脉冲检测电路、esd泄放电路以及esd辅助触发电路；所述vcc电源轨通过esd脉冲检测电路接入gnd轨；所述vcc电源轨通过esd泄放电路接入gnd轨；所述vcc电源轨通过esd脉冲检测电路分别接入esd泄放电路以及esd辅助触发电路；所述vcc电源轨接入esd辅助触发电路；所述esd泄放电路接入esd辅助触发电路。
2.根据权利要求1所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述esd脉冲检测电路包括电容c以及电阻r；所述vcc电源轨通过电容c以及电阻r接入gnd轨；所述vcc电源轨通过电容c分别接入esd泄放电路以及esd辅助触发电路。
3.根据权利要求2所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述esd泄放电路包括晶体管nmos1；所述vcc电源轨通过电容c接入晶体管nmos1；所述vcc电源轨通过晶体管nmos1接入gnd轨；所述晶体管nmos1接入esd辅助触发电路。
4.根据权利要求3所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述vcc电源轨通过电容c接入晶体管nmos1的栅极；所述vcc电源轨接入晶体管nmos1的漏极；所述晶体管nmos1的源极接入gnd轨；所述晶体管nmos1的衬底接入esd辅助触发电路。
5.根据权利要求4所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述晶体管nmos1是一个或多个，所述晶体管nmos1是多个时，多个晶体管nmos1以阵列方式排布。
6.根据权利要求5所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述esd辅助触发电路包括晶体管nmos2；所述vcc电源轨通过电容c接入晶体管nmos2；所述vcc电源轨接入晶体管nmos2；所述晶体管nmos1接入晶体管nmos2。
7.根据权利要求6所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述vcc电源轨通过电容c接入晶体管nmos2的栅极；所述vcc电源轨接入晶体管nmos2的漏极；所述晶体管nmos2的的源极以及衬底均接入晶体管nmos1的衬底。
8.根据权利要求7所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路，其特征在于：所述晶体管nmos2是一个或多个，所述晶体管nmos2是多个时，多个晶体管nmos2以阵列方式排布。
