本发明涉及一种能量采集电路，尤其是一种基于最大功率点跟踪的压电能收集电路。
背景技术：
压电式振动能量采集是一种利用压电材料的压电效应，对环境中的振动能进行采集的方法，由于压电换能器的输出电压是交流信号，而一般的电子设备是由直流电源供电的，因此，在压电换能器和电子设备之间需要一个用于对压电能进行收集的接口电路，通过接口电路实现交流电压到直流电压的转变；但是不同的压电换能器、振动条件、接口电路都会影响压电换能器输出电能的性能，对于固定的压电换能器和接口电路，收集电路所收集的电能功率与振动条件接口电路的阻抗匹配特性相关，因此通过最大功率点跟踪技术可以优化接口电路的阻抗匹配效果，以便收集电路能以最大的功率收集压电能。现有的压电能收集电路虽然可以有效收集压电振动能，但是接口电路的输出功率会随负载电压变化而变化，只有负载电压处于最佳阻抗匹配范围时，接口电路才会以最大的功率收集压电能；因此，通过最大功率点跟踪技术来辅助接口电路可以有效提高压电振动能的收集效率。目前常见的最大功率点技术主要由开路电压法、扰动观测法和增量电导法，开路电压法需要周期性的将负载与换能器的连接断开，已进行采样，这样就会导致采样时间段内的能量损失；扰动观察法和增量电导法虽然不需要周期性的将负载与换能器的连接断开，但是这两种方法均需要复杂的控制电路，实现难度和制作成本较大。
此外，目前这些最大功率点跟踪技术均需要有源的元器件才能实现，因此电路本身的功耗无法忽略，而且只有在接口电路的输出电压高于有源器件的启动电压时，电路才能正常工作。
技术实现要素：
本发明所要解决的技术问题是提供一种结构简单、功耗较低的基于最大功率点跟踪的压电能收集电路，可以实时跟踪压电换能器的振动幅度变化，优化了压电换能器与负载之间的电路的阻抗匹配效果，实现压电振动能的最大功率收集。
本发明解决上述技术问题所采用的技术方案为：一种基于最大功率点跟踪的压电能收集电路，包括压电换能器、同步整流模块、最大功率点跟踪模块、dc-dc芯片、第一储能电容、第二储能电容、第一电感和负载，所述的同步整流模块包括第一pnp管、第二pnp管、第一npn管、第二npn管、第一电容和第二电感，所述的最大功率点跟踪模块包括二极管、第二电容、pmos管、第一电阻、第二电阻和第三电阻，所述的压电换能器的一端、所述的第二npn管的基极、所述的第二pnp管的集电极、所述的第一npn管的集电极、所述的第二npn管的基极及所述的二极管的正极连接，所述的压电换能器的另一端、所述的第一电容的一端及所述的第二电感的一端连接，所述的第一pnp管的发射极、所述的第二npn管的发射极及所述的第一电容的另一端连接，所述的第一pnp管的集电极与所述的第一npn管的基极连接，所述的第二npn管的集电极与所述的第二pnp管的基极连接，所述的第一npn管的发射极、所述的第一储能电容的一端、所述的pmos管的源极及所述的dc-dc芯片的vin脚连接，所述的第二pnp管的发射极、所述的第二电感的另一端及所述的第一储能电容的另一端并接于地，所述的二极管的负极、所述的第二电容的一端及所述的第一电阻的一端连接，所述的第一电阻的另一端、所述的第二电阻的一端及所述的pmos管的栅极连接，所述的pmos管的漏极、所述的第三电阻的一端及所述的dc-dc芯片的en脚连接，所述的第二电容的另一端、所述的第二电阻的另一端及所述的第三电阻的另一端并接于地，所述的dc-dc芯片的sw脚与所述的第一电感的一端连接，所述的dc-dc芯片的vout脚、所述的第一电感的另一端、所述的第二储能电容的一端及所述的负载的一端连接，所述的第二储能电容的另一端与所述的负载的另一端并接于地。
与现有技术相比，本发明的优点在于包括压电换能器、同步整流模块、最大功率点跟踪模块、dc-dc芯片、第一储能电容、第二储能电容、第一电感和负载，其中，同步整流模块可将压电换能器产生的交流电转换为直流电能存储在第一储能电容中，根据压电换能器的特性，只有第一储能电容的电压和压电换能器开路电压的最大值比值最优时，压电换能器产生的电功率才是最大的，最大功率点跟踪模块中的二极管和第二电容可以提取压电换能器开路电压的最大值，再通过第一电阻和第二电阻分压来控制pmos管的栅极，当第一储能电容的电压高于最优电压时，第一电阻和第二电阻的分压比第一储能电容的电压低一个pmos管的阈值电压，此时pmos管会导通，dc-dc芯片的使能端en脚变为高电平，因此dc-dc芯片开始工作，将第一储能电容上的能量转移到负载，所以第一储能电容上的又会随之下降；当第一储能电容上的电压低于最优值时，pmos管会由于源极电压下降而关断，然后，第一储能电容被同步整流模块充电，电压再次慢慢升高，直至高于最优电压，再次触发dc-dc芯片，以此往复循环工作；整体电路中，通过简单的无源元器件就可以提取压电换能器的峰值电压，并通过无源的pmos管作为比较器，实现最大功率点的跟踪控制，不仅简化了电路，大大降低了电路自身的功耗，而且可以使整个压电能收集电路实现自启动，
电路中采用的最大功率点跟踪技术通过电容电阻网络提取接口电路的包络信号，再通过pmos管滞回控制dc-dc变换器，从而实现了最大功率点根据的目标；而且可以实时跟踪压电换能器的振动幅度变化，优化了压电换能器与负载之间的电路的阻抗匹配效果，实现压电振动能的最大功率收集。
附图说明
图1为本发明的整体电路原理图；
图2为本发明中同步整流模块的电路图；
图3为本发明中最大功率点跟踪模块的电路图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
一种基于最大功率点跟踪的压电能收集电路，包括压电换能器u1、同步整流模块u2、最大功率点跟踪模块u3、dc-dc芯片u4、第一储能电容c1、第二储能电容c2、第一电感l1和负载load，同步整流模块u2包括第一pnp管q1、第二pnp管q4、第一npn管q2、第二npn管q3、第一电容c3和第二电感l2，最大功率点跟踪模块u3包括二极管d1、第二电容c4、pmos管mp1、第一电阻r1、第二电阻r2和第三电阻r3，压电换能器u1的一端、第二npn管q3的基极、第二pnp管q4的集电极、第一npn管q2的集电极、第二npn管q3的基极及二极管d1的正极连接，压电换能器u1的另一端、第一电容c3的一端及第二电感l2的一端连接，第一pnp管q1的发射极、第二npn管q3的发射极及第一电容c3的另一端连接，第一pnp管q1的集电极与第一npn管q2的基极连接，第二npn管q3的集电极与第二pnp管q4的基极连接，第一npn管q2的发射极、第一储能电容c1的一端、pmos管mp1的源极及dc-dc芯片u4的vin脚连接，第二pnp管q4的发射极、第二电感l2的另一端及第一储能电容c1的另一端并接于地，二极管d1的负极、第二电容c4的一端及第一电阻r1的一端连接，第一电阻r1的另一端、第二电阻r2的一端及pmos管mp1的栅极连接，pmos管mp1的漏极、第三电阻r3的一端及dc-dc芯片u4的en脚连接，第二电容c4的另一端、第二电阻r2的另一端及第三电阻r3的另一端并接于地，dc-dc芯片u4的sw脚与第一电感l1的一端连接，dc-dc芯片u4的vout脚、第一电感l1的另一端、第二储能电容c2的一端及负载load的一端连接，第二储能电容c2的另一端与负载load的另一端并接于地。
以上实施例的工作原理如下：
同步整流模块u2可将压电换能器u1产生的交流电转换为直流电能存储在第一储能电容c1中，根据压电换能器u1的特性，只有第一储能电容c1的电压和压电换能器u1开路电压的最大值比值最优时，压电换能器u1产生的电功率才是最大的，最大功率点跟踪模块u3中的二极管d1和第二电容c4可以提取压电换能器u1开路电压的最大值，再通过第一电阻r1和第二电阻r2分压来控制pmos管mp1的栅极，当第一储能电容c1的电压高于最优电压时，第一电阻r1和第二电阻r2的分压比第一储能电容c1的电压低一个pmos管的阈值电压，此时pmos管mp1会导通，dc-dc芯片u4的使能端en脚变为高电平，因此dc-dc芯片u4开始工作，将第一储能电容c1上的能量转移到负载load，所以第一储能电容c1上的又会随之下降；当第一储能电容c1上的电压低于最优值时，pmos管mp1会由于源极电压下降而关断，然后，第一储能电容c1被同步整流模块u2充电，电压再次慢慢升高，直至高于最优电压，再次触发dc-dc芯片u4，以此往复循环工作。
1.一种基于最大功率点跟踪的压电能收集电路，其特征在于包括压电换能器、同步整流模块、最大功率点跟踪模块、dc-dc芯片、第一储能电容、第二储能电容、第一电感和负载，所述的同步整流模块包括第一pnp管、第二pnp管、第一npn管、第二npn管、第一电容和第二电感，所述的最大功率点跟踪模块包括二极管、第二电容、pmos管、第一电阻、第二电阻和第三电阻，所述的压电换能器的一端、所述的第二npn管的基极、所述的第二pnp管的集电极、所述的第一npn管的集电极、所述的第二npn管的基极及所述的二极管的正极连接，所述的压电换能器的另一端、所述的第一电容的一端及所述的第二电感的一端连接，所述的第一pnp管的发射极、所述的第二npn管的发射极及所述的第一电容的另一端连接，所述的第一pnp管的集电极与所述的第一npn管的基极连接，所述的第二npn管的集电极与所述的第二pnp管的基极连接，所述的第一npn管的发射极、所述的第一储能电容的一端、所述的pmos管的源极及所述的dc-dc芯片的vin脚连接，所述的第二pnp管的发射极、所述的第二电感的另一端及所述的第一储能电容的另一端并接于地，所述的二极管的负极、所述的第二电容的一端及所述的第一电阻的一端连接，所述的第一电阻的另一端、所述的第二电阻的一端及所述的pmos管的栅极连接，所述的pmos管的漏极、所述的第三电阻的一端及所述的dc-dc芯片的en脚连接，所述的第二电容的另一端、所述的第二电阻的另一端及所述的第三电阻的另一端并接于地，所述的dc-dc芯片的sw脚与所述的第一电感的一端连接，所述的dc-dc芯片的vout脚、所述的第一电感的另一端、所述的第二储能电容的一端及所述的负载的一端连接，所述的第二储能电容的另一端与所述的负载的另一端并接于地。
技术总结