本公开涉及半导体，尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。
背景技术：
1、存储器是一种常见半导体结构，例如动态随机存取存储器(dynamic randomaccess memory，dram)。存储器包括阵列区和外围电路区，其中，阵列区具有用于存储数据的存储阵列，外围电路区具有控制存储阵列的电路结构。随着存储器的尺寸变小以及结构复杂，在生产制造过程中极易发生存储器的结构及电性失效。
技术实现思路
1、本公开实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器。
2、第一方面，本公开实施例提供了一种半导体结构的制备方法，包括：
3、提供衬底；所述衬底包括阵列区和外围电路区；
4、于所述衬底上方形成器件层，所述器件层包括形成于所述阵列区上方的阵列器件层和形成于所述外围电路区上方的外围器件层；
5、对所述外围器件层进行第一图案化处理，形成至少一个外围器件结构；
6、对所述阵列器件层进行第二图案化处理，形成至少一个位线结构。
7、在一些实施例中，所述于所述衬底上方形成器件层，包括：
8、于所述衬底上方形成接触层；
9、于所述接触层上方形成阻挡层；
10、于所述阻挡层上方形成导电层；
11、于所述导电层上方形成第一介质层，所述第一介质层通过一体式连续沉积工艺制备。
12、在一些实施例中，所述对所述外围器件层进行第一图案化处理，形成至少一个外围器件结构，包括：
13、于所述外围器件层上方形成外围掩膜层，且所述外围掩膜层具有第一图案；
14、将所述第一图案转移至所述外围器件层，保留的所述外围器件层形成所述外围器件结构；
15、去除所述外围掩膜层。
16、在一些实施例中，在所述将所述第一图案转移至所述外围器件层之前，所述方法还包括：
17、于所述阵列器件层上方形成阵列保护层，以在将所述第一图案转移至所述外围器件层时，保护所述阵列器件层；
18、在所述将所述第一图案转移至所述外围器件层之后，所述方法还包括：
19、去除所述阵列保护层。
20、在一些实施例中，所述外围器件结构中的所述第一介质层的厚度小于所述阵列器件层中的所述第一介质层的厚度。
21、在一些实施例中，所述外围电路区包括外围隔离结构和被外围隔离结构分立的至少一个外围有源区，所述外围器件结构形成在所述外围有源区上方；在所述形成至少一个外围器件结构之后，所述方法还包括：
22、对所述外围有源区进行离子掺杂；
23、于所述外围器件结构的侧面形成保护侧墙；
24、于所述外围器件结构、所述保护侧墙和所述外围电路区的表面形成外围绝缘层；
25、于所述外围绝缘层的表面形成旋涂介质层，所述旋涂介质层的顶面与所述外围绝缘层的顶面平齐；
26、于所述外围绝缘层和所述旋涂介质层的上方形成外围介质层。
27、在一些实施例中，所述于所述外围器件结构、所述保护侧墙和所述外围电路区的表面形成外围绝缘层，包括：
28、于所述外围器件结构、所述保护侧墙、所述外围电路区和所述阵列器件层的表面形成初始绝缘层；
29、其中，所述初始绝缘层包括外围绝缘层和阵列绝缘层，所述外围绝缘层形成在所述外围器件结构、所述保护侧墙和所述外围电路区的表面，所述阵列绝缘层形成在所述阵列器件层的表面。
30、在一些实施例中，所述于所述外围绝缘层的表面形成旋涂介质层，包括：
31、于所述初始绝缘层的表面形成初始旋涂介质层；
32、去除位于所述阵列器件层上方的所述初始旋涂介质层和部分位于所述外围绝缘层的顶面所在平面上方的所述初始旋涂介质层，所述外围绝缘层上方的剩余所述初始旋涂介质层表面与所述外围器件结构的第一介质层表面齐平。
33、在一些实施例中，所述于所述外围绝缘层和所述旋涂介质层的上方形成外围介质层，包括：
34、于所述初始绝缘层和所述旋涂介质层上方形成第二介质层；
35、去除位于所述阵列器件层上方的所述第二介质层和所述阵列绝缘层，保留位于所述外围绝缘层和所述旋涂介质层上方的所述第二介质层形成所述外围介质层，使所述外围介质层的顶面和所述阵列器件层的顶面平齐。
36、在一些实施例中，所述对所述阵列器件层进行第二图案化处理，形成至少一个位线结构，包括：
37、于所述阵列器件层上方形成阵列掩膜层，所述阵列掩膜层具有沿第一方向延伸的第二图案；
38、将所述第二图案转移至所述阵列器件层，并去除所述阵列掩膜层，保留的所述阵列器件层形成所述至少一个位线结构。
39、在一些实施例中，在所述于所述阵列器件层上方形成阵列掩膜层时，所述方法还包括：
40、于所述外围介质层上方形成外围保护层，以在将所述第二图案转移至所述阵列器件层时，保护所述外围介质层。
41、在一些实施例中，所述阵列区包括阵列隔离结构和被阵列隔离结构分立的至少一个阵列有源区；所述阵列有源区包括第一掺杂区、位于所述第一掺杂区两侧的字线结构和位于所述字线结构另一侧的第二掺杂区，所述字线结构沿第二方向延伸；
42、所述至少一个位线结构均沿第一方向延伸，且与沿所述第一方向排列的若干个所述第一掺杂区连接。
43、在一些实施例中，所述提供衬底，包括：
44、提供初始衬底；
45、于所述初始衬底中形成所述阵列隔离结构和所述外围隔离结构，以在所述初始衬底中形成所述至少一个阵列有源区和所述至少一个外围有源区。
46、在一些实施例中，所述器件层的高度大于或者等于所述位线结构的高度。
47、第二方面，本公开实施例提供了一种半导体结构，所述半导体结构包括：
48、衬底，所述衬底包括阵列区和外围电路区；
49、外围器件结构，所述外围器件结构位于所述外围电路区；
50、位线结构，所述位线结构位于所述阵列区，所述位线结构包括一体式第一介质层。
51、第三方面，本公开实施例提供了一种半导体存储器，所述半导体存储器包括如第二方面所述的半导体结构。
52、本公开实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器，该方法包括：提供衬底；衬底包括阵列区和外围电路区；于衬底上方形成器件层，器件层包括形成于阵列区上方的阵列器件层和形成于外围电路区上方的外围器件层；对外围器件层进行第一图案化处理，形成至少一个外围器件结构；对阵列器件层进行第二图案化处理，形成至少一个位线结构。这样，本公开实施例首先在衬底上方同时形成外围器件层和阵列器件层，然后先将外围器件层处理为外围器件结构，再将阵列器件层处理为位线结构，从而位线结构是通过图案化阵列器件层一步制备得到的一体化位线结构，使得位线结构稳定，避免位线结构损坏。
1.一种半导体结构的制备方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述于所述衬底上方形成器件层，包括：
3.根据权利要求2所述的方法，其特征在于，所述对所述外围器件层进行第一图案化处理，形成至少一个外围器件结构，包括：
4.根据权利要求3所述的方法，其特征在于，在所述将所述第一图案转移至所述外围器件层之前，所述方法还包括：
5.根据权利要求3所述的方法，其特征在于，所述外围器件结构中的所述第一介质层的厚度小于所述阵列器件层中的所述第一介质层的厚度。
6.根据权利要求3所述的方法，其特征在于，所述外围电路区包括外围隔离结构和被外围隔离结构分立的至少一个外围有源区，所述外围器件结构形成在所述外围有源区上方；在所述形成至少一个外围器件结构之后，所述方法还包括：
7.根据权利要求6所述的方法，其特征在于，所述于所述外围器件结构、所述保护侧墙和所述外围电路区的表面形成外围绝缘层，包括：
8.根据权利要求7所述的方法，其特征在于，所述于所述外围绝缘层的表面形成旋涂介质层，包括：
9.根据权利要求8所述的方法，其特征在于，所述于所述外围绝缘层和所述旋涂介质层的上方形成外围介质层，包括：
10.根据权利要求9所述的方法，其特征在于，所述对所述阵列器件层进行第二图案化处理，形成至少一个位线结构，包括：
11.根据权利要求10所述的方法，其特征在于，在所述于所述阵列器件层上方形成阵列掩膜层时，所述方法还包括：
12.根据权利要求10所述的方法，其特征在于，所述阵列区包括阵列隔离结构和被阵列隔离结构分立的至少一个阵列有源区；所述阵列有源区包括第一掺杂区、位于所述第一掺杂区两侧的字线结构和位于所述字线结构另一侧的第二掺杂区，所述字线结构沿第二方向延伸；
13.根据权利要求12所述的方法，其特征在于，所述提供衬底，包括：
14.根据权利要求1至13任一项所述的方法，其特征在于，所述器件层的高度大于或者等于所述位线结构的高度。
15.一种半导体结构，其特征在于，所述半导体结构包括：
16.一种半导体存储器，所述半导体存储器包括如权利要求15所述的半导体结构。
