本发明涉及射频集成电路技术领域，具体涉及一种毫米波cmos正交混频器电路。
背景技术：
毫米波相控阵接收机有着高载波频率，采用简单的调制方案，并能达到高数据速率，可提高空间选择性和频谱效率，是宽带通信的理想解决方案，并且可以应用在无线高清视频，无线usb，对接和即时同步等方面。
如图1所示，一种基于射频路径信号相移的毫米波相控阵接收机，只需要一条射频路径，具有很少的硬件占用空间，该结构避免了无关方向上的干扰信号，从而产生更好的信号干扰比，使得接收机性能得到改善。然而这种接收机的混频器部分需要将本振信号搬移为正交的两路信号，并且需要两路混频器实现，这样势必需要能提供正交本振信号的振荡器。通常会消耗额外的振荡器功耗，不适合电子设备小型化、低功耗的要求。
如果混频器可以提供正交特性，那么上述问题可以得到解决。注意到正交信号产生的准确性同样重要，因为正交信号的幅度和相位两者的任何不匹配都将导致i路和q路输出的增益和相位不平衡。现在的无线系统会调制i路和q路信号中的不同信息，因此幅度和相位的平衡非常关键。传统方法上，正交混频器中的正交发生器可以通过rc-cr多相滤波器实现，然而rc-cr多相滤波器在高频下具有更大的插入损耗，基于cmos技术的多相滤波器显然不适用于毫米波正交信号发生器的设计。
技术实现要素：
本发明为解决上述技术问题，本发明目的在于提供一种毫米波cmos正交混频器电路，在高频下保持较低的功耗，高的转换增益，低的噪声系数，通过设计正交谐振级，使得混频器的i路和q路输出大小相等，相位差为90度，取得了良好的正交性。
本发明通过下述技术方案实现：
一种毫米波cmos正交混频器电路，包括：跨导输入级、正交谐振级、开关混频级和输出负载级，开关混频级包括i路混频器和q路混频器；
所述跨导输入级接收射频电压信号，进行放大处理将射频电压信号转换为电流信号；
所述正交谐振级将转换后的电流信号传输到i路，并通过变压器耦合将转换后的电流信号传输到q路；
所述开关混频级由本振信号控制，对所述电流信号进行周期性换向，将频率从射频变换到中频，完成频率下变换；及换向中频电流信号在所述输出负载级被转换为中频电压；
其中，所述正交谐振级将电流信号转化为两路大小相等、相位差为90度的信号，分别送至i路和q路，实现了混频器的正交性。
工作原理是：基于传统方法上，正交混频器中的正交发生器可以通过rc-cr多相滤波器实现，然而rc-cr多相滤波器在高频下具有更大的插入损耗，基于cmos技术的多相滤波器显然不适用于毫米波正交信号发生器的设计。本发明设计了一种毫米波cmos正交混频器电路，包括：跨导输入级、正交谐振级、开关混频级和输出负载级，且本发明电路的正交谐振级、开关混频级和输出负载级均为左右两个完全一样结构；本发明通过设计正交谐振级，使得混频器的i路和q路输出信号大小相等，相位差为90度，实现了良好的正交性；另外i路和q路两个混频器支路共用一组射频输入端口，实现正交混频的同时利用低功耗的实现。
本发明电路结构合理，在高频下保持较低的功耗，高的转换增益，低的噪声系数，通过设计正交谐振级，使得混频器的i路和q路输出大小相等，相位差为90度，取得了良好的正交性。
作为进一步地优选方案，所述跨导输入级包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第一电感l1、第二电感l2、第三电感l3、第四电感l4、第一电容c1、第二电容c2、第一电阻r1、第二电阻r2；
所述第一晶体管m1的栅极连接第一电容c1的第一端，第一电容c1的第二端连接射频输入电压信号vrf-，第一晶体管m1的源极连接第一电阻r1的第一端，第一电阻r1的第二端连接射频输入电压信号vrf ，第一晶体管m1的漏极连接第三电感l3的第一端，第三电感l3的第二端连接第三晶体管m3的源极；
所述第二晶体管m2的栅极连接第二电容c2的第一端，第二电容c2的第二端连接射频输入电压信号vrf ，第二晶体管m2的源极连接第二电阻r2的第一端，第二电阻r2的第二端连接射频输入电压信号vrf-，第二晶体管m2的漏极连接第四电感l4的第一端，第四电感l4的第二端连接第四晶体管的源极；
所述第三晶体管m3的栅极连接偏置电压vb，第三晶体管m3的源极连接第三电感l3的第二端，第三晶体管m3的漏极连接所述正交谐振级(即第五电感l5的第一端)；
所述第四晶体管m4的栅极连接偏置电压vb，第四晶体管m4的源极连接第四电感l4的第二端，第四晶体管m4的漏极连接所述正交谐振级(即第五电感l5的第二端)。
作为进一步地优选方案，所述正交谐振级包括i路正交谐振级和q路正交谐振级，所述i路正交谐振级和q路正交谐振级之间通过变压器进行交流耦合；所述i路正交谐振级包括第五电感l5、第三电容c3，所述q路正交谐振级包括第六电感l6、第四电容c4；
所述第五电感l5的第一端连接所述跨导输入级(即第三晶体管m3的漏极)，第五电感l5的第二端连接所述跨导输入级(即第四晶体管m4的漏极)，第五电感l5的第三端连接电源电压vdd；所述第五电感l5与第三电容c3并联，第三电容c3连接对应的开关混频级(即第三电容c3的第一端连接第五晶体管m5源极、第六晶体管m6源极的公共端)；
第六电感l6的第一端连接第四电容c4的第一端，第六电感l6的第二端连接第四电容c4的第二端，第六电感l6的第三端连接电源电压vdd；第四电容c4连接对应的开关混频级(即第四电容c4的第一端连接第九晶体管m9源极、、第十晶体管m10源极的公共端)；
结合第五电感l5、第六电感l6实现变压器耦合。
作为进一步地优选方案，所述变压器的主副线圈耦合系数为k，k的取值范围为0.2～0.3。
作为进一步地优选方案，所述变压器的主副线圈之间耦合系数为0.23，主副线圈自感l5＝l6＝210ph。
作为进一步地优选方案，所述开关混频级包括i路开关混频器和q路开关混频器，所述i路开关混频器包括第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8，所述q路开关混频器包括第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12；
所述第五晶体管m5的源极与第六晶体管m6的源极相连接，且其公共端连接第三电容c3的第一端；第七晶体管m7的源极与第八晶体管m8的源极相连接，且其公共端连接第三电容c3的第二端；第九晶体管m9的源极与第十晶体管m10的源极相连接，且其公共端连接第四电容c4的第一端；第十一晶体管m11的源极与第十二晶体管m12的源极相连接，且其公共端连接第四电容c4的第二端；
第五晶体管m5的栅极连接本振电压信号vlo ，第五晶体管m5的漏极连接第三电阻r3的第一端；第六晶体管m6的栅极连接本振电压信号vlo-，第六晶体管m6的漏极连接第四电阻r4的第一端；第七晶体管m7的栅极连接本振电压信号vlo-；第七晶体管m7的漏极连接第三电阻r3的第一端；第八晶体管m8的栅极连接本振电压信号vlo ，第八晶体管m8的漏极连接第四电阻r4的第一端；第九晶体管m9的栅极连接本振电压信号vlo ，第九晶体管m9的漏极连接第五电阻r5的第一端；第十晶体管m10的栅极连接本振电压信号vlo-，第十晶体管m10的漏极连接第六电阻r6的第一端；第十一晶体管m11的栅极连接本振电压信号vlo-，第十一晶体管m11的漏极连接第五电阻r5的第一端；第十二晶体管m12的栅极连接本振电压信号vlo ，第十二晶体管m12的漏极连接第六电阻r6的第一端。
作为进一步地优选方案，所述第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12均采用180nmcmos工艺设计而成。
作为进一步地优选方案，所述输出负载级包括i路输出负载级和q路输出负载级，所述i路输出负载级包括第三电阻r3、第四电阻r4，所述q路输出负载级包括第五电阻r5、第六电阻r6；
所述第三电阻r3的第一端连接中频电压信号vif1 ，第二端接地；第四电阻r4的第一端连接中频电压信号vif1-，第二端接地；第五电阻r5的第一端连接中频电压信号vif2 ，第二端接地；第六电阻r6的第一端连接中频电压信号vif2-，第二端接地。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明通过设计正交谐振级，使得混频器的i路和q路输出信号大小相等，相位差为90度，实现了良好的正交性；
2、本发明i路和q路两个混频器支路共用一组射频输入端口，实现正交混频的同时利用低功耗的实现。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1是现有一种基于射频信号相移的毫米波相控阵接收机示意图。
图2是本发明一种毫米波cmos正交混频器电路图。
图3是本发明一种毫米波cmos正交混频器电路的相位平衡特性图。
图4是本发明一种毫米波cmos正交混频器电路的转换增益平衡特性图。
图5是本发明一种毫米波cmos正交混频器电路的噪声指数图。
图6是本发明一种毫米波cmos正交混频器电路的线性度图。
图7是本发明一种毫米波cmos正交混频器电路的输入反射系数图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的结构、电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
在本发明的描述中，需要理解的是，术语“前”、“后”、“左”、“右”、“上”、“下”、“竖直”、“水平”、“高”、“低”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。
实施例1
如图1至图7所示，本发明一种毫米波cmos正交混频器电路，包括：跨导输入级、正交谐振级、开关混频级和输出负载级，开关混频级包括i路混频器和q路混频器；
所述跨导输入级接收射频电压信号，进行放大处理将射频电压信号转换为电流信号；
所述正交谐振级将转换后的电流信号传输到i路，并通过变压器耦合将转换后的电流信号传输到q路；
所述开关混频级由本振信号控制，对所述电流信号进行周期性换向，将频率从射频变换到中频，完成频率下变换；及换向中频电流信号在所述输出负载级被转换为中频电压；
其中，所述正交谐振级将电流信号转化为两路大小相等、相位差为90度的信号，分别送至i路和q路，实现了混频器的正交性。
本发明设计了一种毫米波cmos正交混频器电路，包括：跨导输入级、正交谐振级、开关混频级和输出负载级，且本发明电路的正交谐振级、开关混频级和输出负载级均为左右两个完全一样结构；本发明通过设计正交谐振级，使得混频器的i路和q路输出信号大小相等，相位差为90度，实现了良好的正交性；另外i路和q路两个混频器支路共用一组射频输入端口，实现正交混频的同时利用低功耗的实现。
本实施例中，所述跨导输入级包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第一电感l1、第二电感l2、第三电感l3、第四电感l4、第一电容c1、第二电容c2、第一电阻r1、第二电阻r2；
所述第一晶体管m1的栅极连接第一电容c1的第一端，第一电容c1的第二端连接射频输入电压信号vrf-，第一晶体管m1的源极连接第一电阻r1的第一端，第一电阻r1的第二端连接射频输入电压信号vrf ，第一晶体管m1的漏极连接第三电感l3的第一端，第三电感l3的第二端连接第三晶体管m3的源极；
所述第二晶体管m2的栅极连接第二电容c2的第一端，第二电容c2的第二端连接射频输入电压信号vrf ，第二晶体管m2的源极连接第二电阻r2的第一端，第二电阻r2的第二端连接射频输入电压信号vrf-，第二晶体管m2的漏极连接第四电感l4的第一端，第四电感l4的第二端连接第四晶体管的源极；
所述第三晶体管m3的栅极连接偏置电压vb，第三晶体管m3的源极连接第三电感l3的第二端，第三晶体管m3的漏极连接所述第五电感l5的第一端；
所述第四晶体管m4的栅极连接偏置电压vb，第四晶体管m4的源极连接第四电感l4的第二端，第四晶体管m4的漏极连接所述第五电感l5的第二端。
本实施例中，所述正交谐振级包括i路正交谐振级和q路正交谐振级，所述i路正交谐振级和q路正交谐振级之间通过变压器进行交流耦合；所述i路正交谐振级包括第五电感l5、第三电容c3，所述q路正交谐振级包括第六电感l6、第四电容c4；
所述第五电感l5的第一端连接所述第三晶体管m3的漏极，第五电感l5的第二端连接所述第四晶体管m4的漏极，第五电感l5的第三端连接电源电压vdd；所述第五电感l5与第三电容c3并联，第三电容c3连接第三电容c3的第一端连接第五晶体管m5源极、第六晶体管m6源极的公共端；
第六电感l6的第一端连接第四电容c4的第一端，第六电感l6的第二端连接第四电容c4的第二端，第六电感l6的第三端连接电源电压vdd；第四电容c4连接第四电容c4的第一端连接第九晶体管m9源极、、第十晶体管m10源极的公共端；
结合第五电感l5、第六电感l6实现变压器耦合。
本实施例中，所述变压器的主副线圈耦合系数为k，k的取值范围为0.2～0.3。
本实施例中，所述变压器的主副线圈之间耦合系数为0.23，主副线圈自感l5＝l6＝210ph。
本实施例中，所述开关混频级包括i路开关混频器和q路开关混频器，所述i路开关混频器包括第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8，所述q路开关混频器包括第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12；
所述第五晶体管m5的源极与第六晶体管m6的源极相连接，且其公共端连接第三电容c3的第一端；第七晶体管m7的源极与第八晶体管m8的源极相连接，且其公共端连接第三电容c3的第二端；第九晶体管m9的源极与第十晶体管m10的源极相连接，且其公共端连接第四电容c4的第一端；第十一晶体管m11的源极与第十二晶体管m12的源极相连接，且其公共端连接第四电容c4的第二端；
第五晶体管m5的栅极连接本振电压信号vlo ，第五晶体管m5的漏极连接第三电阻r3的第一端；第六晶体管m6的栅极连接本振电压信号vlo-，第六晶体管m6的漏极连接第四电阻r4的第一端；第七晶体管m7的栅极连接本振电压信号vlo-；第七晶体管m7的漏极连接第三电阻r3的第一端；第八晶体管m8的栅极连接本振电压信号vlo ，第八晶体管m8的漏极连接第四电阻r4的第一端；第九晶体管m9的栅极连接本振电压信号vlo ，第九晶体管m9的漏极连接第五电阻r5的第一端；第十晶体管m10的栅极连接本振电压信号vlo-，第十晶体管m10的漏极连接第六电阻r6的第一端；第十一晶体管m11的栅极连接本振电压信号vlo-，第十一晶体管m11的漏极连接第五电阻r5的第一端；第十二晶体管m12的栅极连接本振电压信号vlo ，第十二晶体管m12的漏极连接第六电阻r6的第一端。
本实施例中，所述第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12均采用180nmcmos工艺设计而成。
本实施例中，所述输出负载级包括i路输出负载级和q路输出负载级，所述i路输出负载级包括第三电阻r3、第四电阻r4，所述q路输出负载级包括第五电阻r5、第六电阻r6；
所述第三电阻r3的第一端连接中频电压信号vif1 ，第二端接地；第四电阻r4的第一端连接中频电压信号vif1-，第二端接地；第五电阻r5的第一端连接中频电压信号vif2 ，第二端接地；第六电阻r6的第一端连接中频电压信号vif2-，第二端接地。
实施时：毫米波混频器的正交谐振级利用第五电感l5、第六电感l6实现了变压器耦合的结构，当方向合适时，两个电感线圈之间的耦合相互增强有效的感性，而电感线圈的寄生电阻不受耦合的影响，相当于增大了电感的有效品质因数q值。变压器本质上还是一个高阶的lc网络，高阶网络有更多的自由度，更多的极点位置，因此有更大的带宽。具体地，本实施例变压器主副线圈之间耦合系数为0.23，主副线圈自感l5＝l6＝210ph。其版图如图2所示，采用靠近顶层的厚金属实现，低的欧姆损耗获得较高的q值。
毫米波混频器的正交谐振级使得混频器的i路和q路输出信号大小相等，相位差为90度，实现了良好的正交性。并且i路和q路两个混频器支路共用一组射频输入端口，实现正交混频的同时降低功耗。
毫米波混频器的跨导输入级采用了共栅 cascode结构，共栅晶体管为第一晶体管m1、第二晶体管m2，提供输入阻抗匹配。特别地，整个电路的噪声由该跨导级决定，可以表示为：
gm1为晶体管m1的跨导。参数γ代表热噪声系数。而电路的输入阻抗又可以表示为：
注意到在传统的共栅结构中，因为阻抗匹配的约束，纵然在使用了电容交叉耦合后，需要满足gm1＝10ms的要求，于是噪声系数可以表征为1 γ。在器件沟道变短后，γ值较大(其典型值为2.5)，使得共栅管的噪声贡献变得显著。这里本方案引入一个电阻器r1(约为30欧姆)来增加噪声设计的自由度，于是在gm1＝14.3ms条件下满足方程(2)，又可以计算公式(1)中后两项的结果为2.05，对比传统结构，降低了近0.5，呈现显著的噪声优势。本发明方法对于短沟道情况下高器件γ值情况尤其效果显著。另一方面，cascode晶体管为第三晶体管m3、第四晶体管m4，可以提高输出阻抗，提高输入输出隔离度，也可以用来减少调谐输出与调谐输入之间的相互作用，并同时减少共栅晶体管的栅极-漏极寄生电容cgd的影响。第一电感l1、第二电感l2用于谐振吸收共栅晶体管的输入寄生电容，第三电感l3、第四电感l4用于谐振吸收共栅晶体管的输出寄生电容和cascode晶体管的输入寄生电容，从而构成π型谐振网络，以获得宽带级间匹配。第三电感l3、第四电感l4不仅可以提升跨导输入级在中心频率处的增益，抑制共栅晶体管的噪声，而且可以调整cascode级的中间极点并补偿其较低的ft.
本发明采用180nmcmos工艺进行设计，使用cadencespectre软件仿真，并使用了ads的momentum对电感进行了建模和仿真，得到了em模型，将电感模型导入cadence，进行了版图后仿真。电路工作在1.5v电源电压下，电路功耗为23.7mw。毫米波cmos正交混频器电路的相位如图3所示，可以看到，在25ghz本振频率附近的100mhz中频范围内，i路相位为140度，q路相位为50度，相位差大致为90度。毫米波cmos正交混频器电路的增益如图4所示，在25ghz本振频率附近的100mhz中频内观察正交混频器i路和q路的增益，两路的增益大致相等，大小为7.45db。类似地，已经对毫米波正交混频器的噪声性能进行了仿真，图5展示了当本振频率固定在25ghz附近时，所提出的毫米波cmos正交混频器电路的噪声指数相对于中频频率的变化，混频器在0～300mhz频率范围内噪声指数不高于9.51db。如图6所示为毫米波cmos正交混频器电路的线性度仿真图，双音测试表明了iip3为0.33dbm。图7则给出了毫米波cmos正交混频器电路的输入反射系数图，可以看到射频端口的反射系数低于-10db的频率范围将近5ghz，获得较大的匹配带宽。
由此可见，本发明电路结构合理，在高频下保持较低的功耗，高的转换增益，低的噪声系数，通过设计正交谐振级，使得混频器的i路和q路输出大小相等，相位差为90度，取得了良好的正交性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
1.一种毫米波cmos正交混频器电路，其特征在于，包括：跨导输入级、正交谐振级、开关混频级和输出负载级，开关混频级包括i路混频器和q路混频器；
所述跨导输入级接收射频电压信号，进行放大处理将射频电压信号转换为电流信号；
所述正交谐振级将转换后的电流信号传输到i路，并通过变压器耦合将转换后的电流信号传输到q路；
所述开关混频级由本振信号控制，对所述电流信号进行周期性换向，将频率从射频变换到中频，完成频率下变换；及换向中频电流信号在所述输出负载级被转换为中频电压；
其中，所述正交谐振级将电流信号转化为两路大小相等、相位差为90度的信号，分别送至i路和q路，实现了混频器的正交性。
2.根据权利要求1所述的一种毫米波cmos正交混频器电路，其特征在于，所述跨导输入级包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第一电感l1、第二电感l2、第三电感l3、第四电感l4、第一电容c1、第二电容c2、第一电阻r1、第二电阻r2；
所述第一晶体管m1的栅极连接第一电容c1的第一端，第一电容c1的第二端连接射频输入电压信号vrf-，第一晶体管m1的源极连接第一电阻r1的第一端，第一电阻r1的第二端连接射频输入电压信号vrf ，第一晶体管m1的漏极连接第三电感l3的第一端，第三电感l3的第二端连接第三晶体管m3的源极；
所述第二晶体管m2的栅极连接第二电容c2的第一端，第二电容c2的第二端连接射频输入电压信号vrf ，第二晶体管m2的源极连接第二电阻r2的第一端，第二电阻r2的第二端连接射频输入电压信号vrf-，第二晶体管m2的漏极连接第四电感l4的第一端，第四电感l4的第二端连接第四晶体管的源极；
所述第三晶体管m3的栅极连接偏置电压vb，第三晶体管m3的源极连接第三电感l3的第二端，第三晶体管m3的漏极连接所述正交谐振级；
所述第四晶体管m4的栅极连接偏置电压vb，第四晶体管m4的源极连接第四电感l4的第二端，第四晶体管m4的漏极连接所述正交谐振级。
3.根据权利要求1所述的一种毫米波cmos正交混频器电路，其特征在于，所述正交谐振级包括i路正交谐振级和q路正交谐振级，所述i路正交谐振级和q路正交谐振级之间通过变压器进行交流耦合；所述i路正交谐振级包括第五电感l5、第三电容c3，所述q路正交谐振级包括第六电感l6、第四电容c4；
所述第五电感l5的第一端连接所述跨导输入级，第五电感l5的第二端连接所述跨导输入级，第五电感l5的第三端连接电源电压vdd；所述第五电感l5与第三电容c3并联，第三电容c3连接对应的开关混频级；
第六电感l6的第一端连接第四电容c4的第一端，第六电感l6的第二端连接第四电容c4的第二端，第六电感l6的第三端连接电源电压vdd；第四电容c4连接对应的开关混频级；
结合第五电感l5、第六电感l6实现变压器耦合。
4.根据权利要求3所述的一种毫米波cmos正交混频器电路，其特征在于，所述变压器的主副线圈耦合系数为k，k的取值范围为0.2～0.3。
5.根据权利要求4所述的一种毫米波cmos正交混频器电路，其特征在于，所述变压器的主副线圈之间耦合系数为0.23，主副线圈自感l5＝l6＝210ph。
6.根据权利要求3所述的一种毫米波cmos正交混频器电路，其特征在于，所述开关混频级包括i路开关混频器和q路开关混频器，所述i路开关混频器包括第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8，所述q路开关混频器包括第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12；
所述第五晶体管m5的源极与第六晶体管m6的源极相连接，且其公共端连接第三电容c3的第一端；第七晶体管m7的源极与第八晶体管m8的源极相连接，且其公共端连接第三电容c3的第二端；第九晶体管m9的源极与第十晶体管m10的源极相连接，且其公共端连接第四电容c4的第一端；第十一晶体管m11的源极与第十二晶体管m12的源极相连接，且其公共端连接第四电容c4的第二端；
第五晶体管m5的栅极连接本振电压信号vlo ，第五晶体管m5的漏极连接第三电阻r3的第一端；第六晶体管m6的栅极连接本振电压信号vlo-，第六晶体管m6的漏极连接第四电阻r4的第一端；第七晶体管m7的栅极连接本振电压信号vlo-；第七晶体管m7的漏极连接第三电阻r3的第一端；第八晶体管m8的栅极连接本振电压信号vlo ，第八晶体管m8的漏极连接第四电阻r4的第一端；第九晶体管m9的栅极连接本振电压信号vlo ，第九晶体管m9的漏极连接第五电阻r5的第一端；第十晶体管m10的栅极连接本振电压信号vlo-，第十晶体管m10的漏极连接第六电阻r6的第一端；第十一晶体管m11的栅极连接本振电压信号vlo-，第十一晶体管m11的漏极连接第五电阻r5的第一端；第十二晶体管m12的栅极连接本振电压信号vlo ，第十二晶体管m12的漏极连接第六电阻r6的第一端。
7.根据权利要求6所述的一种毫米波cmos正交混频器电路，其特征在于，所述第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12均采用180nmcmos工艺设计而成。
8.根据权利要求1所述的一种毫米波cmos正交混频器电路，其特征在于，所述输出负载级包括i路输出负载级和q路输出负载级，所述i路输出负载级包括第三电阻r3、第四电阻r4，所述q路输出负载级包括第五电阻r5、第六电阻r6；
所述第三电阻r3的第一端连接中频电压信号vif1 ，第二端接地；第四电阻r4的第一端连接中频电压信号vif1-，第二端接地；第五电阻r5的第一端连接中频电压信号vif2 ，第二端接地；第六电阻r6的第一端连接中频电压信号vif2-，第二端接地。
技术总结