本发明涉及集成电路技术领域，特别涉及一种功率放大器。
背景技术：
随着无线通信技术的发展，调制信号的峰均比也变得越来越高。提升功率放大器在较大回退输出功率处的效率是非常有必要的。同时mimo技术在5g中的大规模应用使得对单功放输出功率的需求降低，对功放尺寸小型化的需求提升。基于gan的高电子迁移率单片集成doherty功率放大器是满足以上需求的最佳选择之一，因而引起了广泛关注。
为了进一步提升放大器的效率，通常需要对晶体管的谐波进行控制。一种常规方法是在载波或者峰值放大器的晶体管与输出匹配网络之间使用一个谐振网络对晶体管的二次谐波进行控制。另一种常用方法是在载波或者峰值放大器的输入匹配网络与晶体管之间使用一个谐振网络对晶体管的二次谐波进行控制。但是这两种方法有一个相同的局限性，即每一个晶体管均需要一个谐振网络来控制谐波，这无疑将引入更大的损耗并且占用更多的芯片版图面积。
因此十分有必要研究出一种功率放大器来解决上述问题。
技术实现要素：
发明目的：为了解决现有技术中的不足，本发明提供了一种基于单并联谐振块的宽带doherty功率放大器。
技术方案：为解决上述技术问题，本发明提供的一种基于单并联谐振块的宽带doherty功率放大器，其包括：
宽带输入功分器，所述宽带输入功分器的输入端与射频信号输入端连接；
载波放大电路，载波放大电路的输入端与所述宽带输入功分器的第一输出端连接；所述载波放大电路主要由移相网络、第一输入匹配网络、载波放大器t1、第一输出匹配网络依次级联而成；
峰值放大电路，峰值放大电路的输入端与所述宽带输入功分器的第二输出端连接；所述峰值放大电路主要由第二输入匹配网络、峰值放大器t2、第二输出匹配网络依次级联而成；
合路谐振电路，载波放大电路的输出端与峰值放大电路的输出端合路后，与合路谐振电路的输入端连接；合路谐振电路的输出端与射频信号输出端连接；
所述合路谐振电路包括一个并联谐振块；所述并联谐振块包括传输线电感l1及集总电容c1，且主要由传输线电感l1与集总电容c1并联而成；
所述传输线电感l1的感值选取的约束条件m为：当并联谐振块的两端接阻抗为ropt的端接负载时，所述并联谐振块的s11幅度不大于-15db，且并联谐振块的s21相位的绝对值不大于10°；
其中ropt为载波放大器t1和/或峰值放大器t2处于b类工作模式时饱和状态下的负载线电阻值。
优选的，所述合路谐振电路主要由并联谐振块和后匹配网络依次级联而成；所述并联谐振块的谐振频率为宽带doherty功率放大器工作频段中心频率的2倍。
进一步优选的，所述传输线电感l1的感值，为同时符合约束条件m和符合芯片工艺布版规则的最小感值。
作为优选的，所述并联谐振块中传输线电感l1的感值与集总电容c1的容值的约束关系k包括：
其中f0是宽带doherty功率放大器工作频段的中心频率。
优选的，所述第一输出匹配网络为饱和时将载波放大器基波阻抗匹配至ropt j*2x1及二次谐波最优阻抗匹配至ropt j*2x2，在6-db回退点将载波放大器基波阻抗匹配至ropt/2 j*x1及二次谐波最优阻抗匹配至ropt/2 j*x2的第一输出匹配网络；第二输出匹配网络为饱和时将峰值放大器基波阻抗匹配至ropt j*2x1及二次谐波最优阻抗匹配至ropt j*2x2，在6-db回退点使得峰值放大器输出阻抗zout为无穷大的第二输出匹配网络；
其中x1为并联谐振块在基波频率处引入的电抗，x2为并联谐振块在二次谐波频率处引入的电抗：
其中f0是宽带doherty功率放大器工作频段的中心频率，式中l1为并联谐振块中传输线电感l1的感值，式中c1为并联谐振块中集总电容c1的容值；
所述后匹配网络为将50ω端接负载变换至ropt/2的后匹配网络。
进一步优选的，所述第二输出匹配网络为阻抗变换网络，其包括主要由电感lp2与电容cp1组成的阻抗变换器，以及电感lp1和电容cp2；
所述电感lp1的一端与所述峰值放大器t2的漏极相连，另一端与第四外部供电端vdp相连；所述电感lp2的一端与峰值放大器t2的漏极相连，另一端与电容cp2的一端相连；所述电容cp2的另一端与合路谐振电路的输入端相连；
所述电容cp1的一端与电感lp2和电容cp2之间的连接点相连，电容cp1的另一端接地。
进一步优选的，所述第一输出匹配网络包括主要由电感lc1、电感lc2和电容cc1组成的π型阻抗变换网络；所述电感lc1的一端与所述载波放大器t1的漏极相连，另一端与第二外部供电端vdc相连；电容cc1的一端与载波放大器t1的漏极相连，另一端与合路谐振电路的输入端相连；电感lc2的一端与合路谐振电路的输入端相连，另一端接地。
作为优选的，所述第一输入匹配网络和第二输入匹配网络拓扑结构相同；和/或
所述宽带输入功分器、移相网络、第一输入匹配网络、第二输入匹配网络、第一输出匹配网络、第二输出匹配网络、后匹配网络中的元件均为集总元件。
优选的，所述第一输入匹配网络与第一外部供电端vgc电路连接；所述第一输出匹配网络与第二外部供电端vdc电路连接；所述第二输入匹配网络与第三外部供电端vgp电路连接；所述第二输出匹配网络与第四外部供电端vdp电路连接。
优选的，所述载波放大器t1为高电子迁移率晶体管，和/或所述峰值放大器t2为高电子迁移率晶体管。
有益效果：本发明提供的一种基于单并联谐振块的宽带doherty功率放大器，相对现有技术而言具有如下优点：
1、仅采用一个并联lc谐振网络即可实现对两个晶体管二次谐波的控制，在实现高回退及饱和效率的同时，插入损耗低，结构紧凑，与传统的doherty功率放大器相比，能够进一步降低整个输出网络的插入损耗及尺寸，整体体积更小，十分有利于小型化设计，且节约成本。
2、进一步的，本发明提供的基于单并联谐振块的宽带doherty功率放大器中，除并联lc谐振网络内的电感采用分布式传输线电感外，其余元件全部采用集总元件，相较于传统的doherty功率放大器，进一步大大减少了电路面积，整体结构更为紧凑，面积更小，成本低，在集成芯片中具有更大的应用优势和更广的应用空间，可广泛应用于第五代移动通信系统中。
总体而言，本发明提供的一种基于单并联谐振块的宽带doherty功率放大器，其回退及饱和效率高，结构紧凑，占用面积小，在较宽的频率范围内具有良好的功率效率特性，较小的增益波动以及较低的插入损耗，可以很好地作为功率放大器件广泛应用在第五代移动通信系统中。
附图说明
图1为本实施例提供的基于单并联谐振块的宽带doherty功率放大器的电路结构原理框图；
图2为并联谐振块的s参数仿真环境示意图；
图3为图2中l1取三种不同值时并联谐振块的s11幅度仿真结果；
图4为图2中l1取三种不同值时并联谐振块的s21相位仿真结果；
图5为三种不同情况下并联谐振块合并前后对负载调制的影响仿真结果；
图6为三种不同情况下并联谐振块合并前的电路仿真拓扑示意图；
图7为输出匹配网络双状态匹配优化目标示意图；
图8为当基波频率为4.9ghz时，载波及峰值放大器饱和时及载波放大器6-db回退时的最优基波阻抗负载牵引仿真结果；
图9为载波及峰值放大器在基波频率为4.9ghz时，其饱和时的二次谐波阻抗负载牵引仿真结果；
图10为本实施例具体选用的其中一种第一输出匹配网络及第二输出匹配的网络拓扑结构示意图；
图11为载波放大器及峰值放大器负载阻抗仿真结果；
图12为4.6～5.2ghz基于单并联谐振块的宽带doherty功率放大器的大信号特性的仿真结果示意图。
具体实施方式
下面结合实施例和附图对本发明做进一步的详细说明，以下实施列对本发明不构成限定。
本实施例提供的一种基于单并联谐振块的宽带doherty功率放大器，如图1所示，其包括：
宽带输入功分器，所述宽带输入功分器的输入端与射频信号输入端连接；
载波放大电路，载波放大电路的输入端与所述宽带输入功分器的第一输出端连接；所述载波放大电路主要由移相网络、第一输入匹配网络、载波放大器t1、第一输出匹配网络依次级联而成；
峰值放大电路，峰值放大电路的输入端与所述宽带输入功分器的第二输出端连接；所述峰值放大电路主要由第二输入匹配网络、峰值放大器t2、第二输出匹配网络依次级联而成；
合路谐振电路，载波放大电路的输出端与峰值放大电路的输出端合路后，与合路谐振电路的输入端连接；合路谐振电路的输出端与射频信号输出端连接；
所述合路谐振电路包括一个并联谐振块。本实施例中，该合路谐振电路主要由一个并联谐振块和后匹配网络依次级联而成。也可以说是：上述并联谐振块位于第一输出匹配网络与第二输出匹配网络的合路点之后，且位于后匹配网络之前。
图中的rfin为射频输入，即对应文中的射频信号输入端；图中的rfout为射频输出，即对应文中的射频信号输出端。
本发明中的宽带输入功分器、移相网络、第一输入匹配网络、第二输入匹配网络，均可采用现有技术或本领域常规技术手段实现。
上述并联谐振块包括传输线电感l1及集总电容c1，并由传输线电感l1与集总电容c1并联而成。
在本实施例中，上述传输线电感l1的感值选取的约束条件m为(也即符合约束条件m)：当并联谐振块的两端接阻抗为ropt的端接负载时，所述并联谐振块的s11幅度不大于-15db，且并联谐振块的s21相位的绝对值不大于10°。其中ropt为载波放大器t1和/或峰值放大器t2处于b类工作模式时饱和状态下的负载线电阻值。
在本实施例中，上述并联谐振块的谐振频率为宽带doherty功率放大器工作频段中心频率的2倍。其中并联谐振块中传输线电感l1的感值与集总电容c1的容值还满足约束关系k：
其中f0是宽带doherty功率放大器工作频段的中心频率。
对本实施例中采用的并联谐振块进行仿真，该并联谐振块s参数仿真环境示意图如图2所示，在该仿真环境下中选取了三种情况为例来进行仿真以进一步详细说明：
情况ⅰ：l1＝0.2nh，c1＝1.32pf；
情况ⅱ：l1＝0.4nh，c1＝0.66pf；
情况ⅲ：l1＝0.8nh，c1＝0.33pf；
图3是l1在上述三种情况中对应三种不同取值时并联谐振块的s11幅度仿真结果，由图3可以看出，l1的值越小，并联谐振块在基波中心频率4.9ghz处的s11幅度越小，此时由l1和c1并联而成的谐振块的等效阻抗就越接近ropt。图4是l1在上述三种情况中对应三种不同取值时并联谐振块的s21相位仿真结果，由图4可以看出，l1的值越小，并联谐振块在基波中心频率4.9ghz处的相移越小(也即s21相位的绝对值越小)。只有当并联谐振块在基波频率处的s11幅度足够小时才可以将此时的并联谐振块对基波频率的影响等效为特征阻抗为ropt且具有一定电长度的传输线，此时，只要电长度足够小，即谐振块的相移足够小(也即s21相位的绝对值足够小)，就不会对有源负载调制产生明显的影响。结合图3和图4可见，并联谐振块在上述三种情况对应三种不同取值时，在基波中心频率4.9ghz处的s11幅度和s21相位分别为：
情况ⅰ：l1＝0.2nh，c1＝1.32pf；s11＝-21.7db，s21＝-4.7°；
情况ⅱ：l1＝0.4nh，c1＝0.66pf；s11＝-15.8db，s21＝-9.3°；
情况ⅲ：l1＝0.8nh，c1＝0.33pf；s11＝-10.1db，s21＝-18.2°；
其中情况ⅰ、情况ⅱ均满足上述并联谐振块的s11幅度不大于-15db，且并联谐振块的相移(也即s21相位的绝对值)不大于10°，也即情况ⅰ、情况ⅱ中传输线电感l1的感值选取符合约束条件m。其中情况ⅲ对应的上述并联谐振块的s11幅度大于-15db，且并联谐振块的相移(s21相位的绝对值)大于10°，也即情况ⅲ中传输线电感l1的感值选取不符合约束条件m。
以上述三种情况对应的三种不同取值为仿真测试例，对lc谐振网络(亦可称为并联谐振网络或并联谐振块)合并前后(两支路合并为一路)对负载调制的影响进行对比仿真，其中：并联谐振块合并后的电路大信号特性仿真(hb谐波平衡仿真)环境示意图如图1所示；并联谐振块合并前的大信号特性仿真环境的电路拓扑结构如图6所示，图6中两个支路的并联谐振块均由传输线电感l0与集总电容c0并联而成，其中l0＝2l1，c0＝c1/2；该对比仿真中合并前后的仿真环境中选用相同的宽带输入功分器、移相网络、第一输入匹配网络、第二输入匹配网络、第一输出匹配网络、第二输出匹配网络、后匹配网络、载波放大器t1和峰值放大器t2。该对比仿真结果如图5所示，由图5可以看出，当并联谐振块s11幅度大于-15db，且并联谐振块的相移(s21相位的绝对值)大于10°时(对应情况ⅲ)，合并后放大器在6-db回退点的效率明显下降，合并后的lc谐振网络对放大器的负载调制影响较大，此时无法合并成一路并联lc谐振网络，或者说是此时对应合并/合路后的由单并联谐振块构成的lc谐振网络无法满足谐波控制的需要；而当并联谐振块s11幅度不大于-15db，且并联谐振块的相移(s21相位的绝对值)不大于10°时(对应情况ⅰ、情况ⅱ)，合并后的lc谐振网络对负载调制几乎没有影响，也就是说此时对应合并/合路后的由单并联谐振块构成的lc谐振网络可以很好地满足谐波控制的需要。
同时在实际应用场景中需要注意的是，在上述约束条件(约束条件m和/或约束关系k)的限制下，随着电感l1感值的减小，电容c1的容值会逐渐增大，此时就有可能出现l1和c1在芯片工艺布版时无法并联的情况。因此在实际应用选取l1感值和c1容值的时候还需使得电感l1和电容c1能够最终在芯片工艺布版时实现并联。
在某些实施例中，上述传输线电感l1的感值，为同时符合芯片工艺布版规则约束的感值。也即：上述传输线电感l1的感值，为同时符合约束条件m和符合芯片工艺布版规则的感值，或为同时符合约束条件m、符合约束关系k和符合芯片工艺布版规则的感值。上述三种情况中，情况ⅰ和情况ⅱ均满足s11幅度应当小于-15db，且并联谐振块的相移(s21相位的绝对值)应小于10°的约束条件，但是情况ⅰ无法在芯片工艺布版时实现并联，因此在上述三种情况中优选情况ⅱ中的l1和c1。
在某些具体实施例中，上述传输线电感l1的感值，为同时符合约束条件m和符合芯片工艺布版规则的最小感值。在某些具体实施例中，上述传输线电感l1的感值，为同时符合约束条件m、符合约束关系k和符合芯片工艺布版规则的最小感值。
在l1和c1确定/选定后，载波放大器及峰值放大器的输出匹配网络可采用双状态匹配的方法通过优化确定。如图7所示(图7中hp对应饱和，lp对应回退，1st对应基波，2nd对应二次谐波，sat对应饱和状态，pbo对应6-db回退状态)，饱和时，第一输出匹配网络和第二输出匹配网络需将放大器基波阻抗匹配至ropt j*2x1，二次谐波最优阻抗匹配至ropt j*2x2。在6-db回退点，第一输出匹配网络需将载波放大器基波阻抗匹配至ropt/2 j*x1，将二次谐波最优阻抗匹配至ropt/2 j*x2，第二输出匹配网络则需确保输出阻抗zout为无穷大。也即：第一输出匹配网络为饱和时将载波放大器基波阻抗匹配至ropt j*2x1及二次谐波最优阻抗匹配至ropt j*2x2，在6-db回退点将载波放大器基波阻抗匹配至ropt/2 j*x1及二次谐波最优阻抗匹配至ropt/2 j*x2的第一输出匹配网络；第二输出匹配网络为饱和时将峰值放大器基波阻抗匹配至ropt j*2x1及二次谐波最优阻抗匹配至ropt j*2x2，在6-db回退点使得峰值放大器输出阻抗zout为无穷大的第二输出匹配网络。文中*表示乘号。
其中x1为并联谐振块在基波频率处引入的电抗，x2为并联谐振块在二次谐波频率处引入的电抗，具体为：
其中f0是宽带doherty功率放大器工作频段的中心频率；式中l1为并联谐振块中传输线电感l1的感值；式中c1为并联谐振块中集总电容c1的容值。
其中后匹配网络将50ω端接负载变换至所需的负载阻抗ropt/2。也即：后匹配网络为将50ω端接负载变换至ropt/2的后匹配网络。
在某些实施例中，上述载波放大器t1为高电子迁移率晶体管，和/或所述峰值放大器t2为高电子迁移率晶体管。
本实施例中，载波放大器t1和峰值放大器t2均采用相同的高电子迁移率晶体管。载波及峰值放大器在饱和时及载波放大器在回退6-db时的最佳基波负载阻抗牵引仿真结果如图8所示，其中实线区域是载波及峰值放大器饱和时的负载牵引仿真结果，当基波阻抗落在此区域内时，晶体管的输出功率大于39.5dbm，功率附加效率大于65％；其中虚线区域是载波放大器回退时的负载牵引仿真结果，当基波阻抗落在此区域内时，晶体管的输出功率大约为36dbm，功率附加效率大于60％。载波及峰值放大器在饱和时的二次谐波负载阻抗牵引结果如图9所示，图中实线表示等输出功率线，虚线表示等功率附加效率线，从图9可以看出，本发明所使用晶体管饱和时的最佳二次谐波阻抗区域位于史密斯圆图的左上方区域。此外，载波放大器在回退6-db时，放大器仍然处于高功率区，此时放大器的二次谐波阻抗分布与饱和时的情况相似或相近(图中未示出)，具有一致性。
上述第一输出匹配网络、第二输出匹配网络、后匹配网络，均可采用现有技术或本领域常规技术手段实现即可。在某些具体实施例中，第一输出匹配网络及第二输出匹配网络均采用低阶lc网络实现。在某些具体实施例中，第二输出匹配网络为阻抗变换网络。
本实施例中采用的第二输出匹配网络，其拓扑结构与图10中所示的第二输出匹配网络的拓扑结构相同。也即本实施例提供的如图1所示的基于单并联谐振块的宽带doherty功率放大器中，采用图10中所示的第二输出匹配网络。该第二输出匹配网络为阻抗变换网络，其包括由电感lp2与电容cp1组成的阻抗变换器，以及电感lp1和电容cp2。所述电感lp1的一端与所述峰值放大器t2的漏极相连，另一端与第四外部供电端vdp相连；所述电感lp2的一端与峰值放大器t2的漏极相连，另一端与电容cp2的一端相连；所述电容cp2的另一端与合路谐振电路的输入端相连；所述电容cp1的一端与电感lp2和电容cp2之间的连接点相连，电容cp1的另一端接地。此时，第二输出匹配网络通过电感lp2的一端与峰值放大器t2的漏极相连，实现峰值放大器t2与第二输出匹配网络的级联，通过电容cp2的另一端与合路谐振电路的输入端相连，实现峰值放大电路的输出端与载波放大电路的输出端合路后，与合路谐振电路的输入端连接。
本实施例中采用的第一输出匹配网络，其拓扑结构与图10中所示的第一输出匹配网络的拓扑结构相同。也即本实施例提供的如图1所示的基于单并联谐振块的宽带doherty功率放大器中，采用图10中所示的第一输出匹配网络。该第一输出匹配网络包括由电感lc1、电感lc2和电容cc1组成的π型阻抗变换网络；所述电感lc1的一端与所述载波放大器t1的漏极相连，另一端与第二外部供电端vdc相连；电容cc1的一端与载波放大器t1的漏极相连，另一端与合路谐振电路的输入端相连；电感lc2的一端与合路谐振电路的输入端相连，另一端接地。此时，第一输出匹配网络通过电容cc1的一端与载波放大器t1的漏极相连，实现载波放大器t1与第一输出匹配网络的级联，通过电容cc1的另一端与合路谐振电路的输入端相连，实现载波放大电路的输出端与峰值放大电路的输出端合路后，与合路谐振电路的输入端连接。
上述电感lc1及电感lp1在参与匹配的同时充当载波及峰值放大器的漏极馈电电感，以遏制射频信号的泄露。电容cc1及电容cp2在参与匹配的同时充当隔直电容，以防止直流信号泄露进负载端；本实施例中，通过电感lp2与电容cp1组成一个阻抗变换器，通过电感lc1、lc2与电容cc1组成一个π型阻抗变换网络，以实现所需的阻抗变换。
当图10中端口1和端口2均端接50ω系统参考阻抗时，由端口1向负载端看过去的阻抗代表饱和时载波放大器的负载阻抗，由端口2向负载端看过去的阻抗代表饱和时峰值放大器的负载阻抗。本实施例中使用上述输出匹配网络时的仿真结果，也即本实施例中载波放大器及峰值放大器的负载阻抗仿真结果如图11所示，图11中标记为黑色及灰色的‘★’对应二次谐波9.8ghz，标记为黑色及灰色的‘×’对应基波4.9ghz。由图11可以看出，本实施例提供的基于单并联谐振块的宽带doherty功率放大器，饱和时载波及峰值放大器的基波及二次谐波阻抗均落在其所需的最佳阻抗区域内。图11中需说明的是，饱和及回退时载波放大器二次谐波负载阻抗重叠(也即：表示饱和时载波放大器二次谐波负载阻抗的‘★’，与表示回退时载波放大器二次谐波负载阻抗的‘★’重叠)。与此同时，当图10中端口1端接50ω系统参考阻抗且端口2开路时，由端口1向负载端看过去的阻抗代表回退时载波放大器的负载阻抗，此时zout是回退时峰值放大电路的输出阻抗。由图11给出的仿真结果可以看出，本实施例提供的基于单并联谐振块的宽带doherty功率放大器，回退时载波放大器的基波及二次谐波阻抗也均落在最佳区域内；回退时峰值放大器的输出阻抗zout位于史密斯圆图的开路点附近。
在本实施例中，第一输入匹配网络和第二输入匹配网络拓扑结构相同。
在本实施例中，上述宽带输入功分器、移相网络、第一输入匹配网络、第二输入匹配网络、第一输出匹配网络、第二输出匹配网络、后匹配网络中的元件均为集总元件。也可以说是：本实施例提供的doherty功率放大器除并联lc谐振网络内的电感采用分布式传输线电感外，其余元件全部采用集总元件，相较于传统的doherty功率放大器，进一步大大减少了电路面积，整体结构更为紧凑，面积小，成本低，在集成芯片应用中具有较大优势和应用空间，可广泛应用于第五代移动通信系统。
在本实施例中，上述第一输入匹配网络与第一外部供电端vgc电路连接；所述第一输出匹配网络与第二外部供电端vdc电路连接；所述第二输入匹配网络与第三外部供电端vgp电路连接；所述第二输出匹配网络与第四外部供电端vdp电路连接。
文中所述射频信号输入端亦可称为射频输入端，文中所述射频信号输出端亦可称为射频输出端。文中所述宽带输入功分器亦可称为宽带功分器；文中所述移相网络亦可称为相位补偿网络。
本实施例对所需工作带宽4.6～5.2ghz通过谐波平衡进行仿真，上述实施例提供的基于单并联谐振块的宽带doherty功率放大器在所需工作带宽4.6-5.2ghz内的大信号特性的仿真结果如图12所示(图12中的箭头指向，是示意该曲线上的数值所对应的竖坐标方向)，图12给出的测试结果表明：在该doherty放大器的全工作频带内，放大器的饱和功率大于41.8dbm，饱和漏极效率大于62％，6-db回退漏极效率大于56％。由此可见，本发明在较宽的射频带宽内具有很好的功率效率特性。同时由图12可以看出，本发明不同频点曲线之间的一致性较好，由此可见，该宽带doherty功率放大器具有很好的宽带特性。
以上仅是本发明的优选实施方式，应当指出以上实施列对本发明不构成限定，相关工作人员在不偏离本发明技术思想的范围内，所进行的多样变化和修改，均落在本发明的保护范围内。
1.一种基于单并联谐振块的宽带doherty功率放大器，其特征在于，包括：
宽带输入功分器，所述宽带输入功分器的输入端与射频信号输入端连接；
载波放大电路，载波放大电路的输入端与所述宽带输入功分器的第一输出端连接；所述载波放大电路主要由移相网络、第一输入匹配网络、载波放大器t1、第一输出匹配网络依次级联而成；
峰值放大电路，峰值放大电路的输入端与所述宽带输入功分器的第二输出端连接；所述峰值放大电路主要由第二输入匹配网络、峰值放大器t2、第二输出匹配网络依次级联而成；
合路谐振电路，载波放大电路的输出端与峰值放大电路的输出端合路后，与合路谐振电路的输入端连接；合路谐振电路的输出端与射频信号输出端连接；
所述合路谐振电路包括一个并联谐振块；所述并联谐振块包括传输线电感l1及集总电容c1，且主要由传输线电感l1与集总电容c1并联而成；
所述传输线电感l1的感值选取的约束条件m为：当并联谐振块的两端接阻抗为ropt的端接负载时，所述并联谐振块的s11幅度不大于-15db，且并联谐振块的s21相位的绝对值不大于10°；
其中ropt为载波放大器t1和/或峰值放大器t2处于b类工作模式时饱和状态下的负载线电阻值。
2.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述合路谐振电路主要由并联谐振块和后匹配网络依次级联而成；所述并联谐振块的谐振频率为宽带doherty功率放大器工作频段中心频率的2倍。
3.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述传输线电感l1的感值，为同时符合约束条件m和符合芯片工艺布版规则的最小感值。
4.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述并联谐振块中传输线电感l1的感值与集总电容c1的容值的约束关系k包括：
其中f0是宽带doherty功率放大器工作频段的中心频率。
5.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述第一输出匹配网络为饱和时将载波放大器基波阻抗匹配至ropt j*2x1及二次谐波最优阻抗匹配至ropt j*2x2，在6-db回退点将载波放大器基波阻抗匹配至ropt/2 j*x1及二次谐波最优阻抗匹配至ropt/2 j*x2的第一输出匹配网络；第二输出匹配网络为饱和时将峰值放大器基波阻抗匹配至ropt j*2x1及二次谐波最优阻抗匹配至ropt j*2x2，在6-db回退点使得峰值放大器输出阻抗zout为无穷大的第二输出匹配网络；
其中x1为并联谐振块在基波频率处引入的电抗，x2为并联谐振块在二次谐波频率处引入的电抗：
其中f0是宽带doherty功率放大器工作频段的中心频率，式中l1为并联谐振块中传输线电感l1的感值，式中c1为并联谐振块中集总电容c1的容值；
所述后匹配网络为将50ω端接负载变换至ropt/2的后匹配网络。
6.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述第二输出匹配网络为阻抗变换网络，其包括主要由电感lp2与电容cp1组成的阻抗变换器，以及电感lp1和电容cp2；
所述电感lp1的一端与所述峰值放大器t2的漏极相连，另一端与第四外部供电端vdp相连；所述电感lp2的一端与峰值放大器t2的漏极相连，另一端与电容cp2的一端相连；所述电容cp2的另一端与合路谐振电路的输入端相连；
所述电容cp1的一端与电感lp2和电容cp2之间的连接点相连，电容cp1的另一端接地。
7.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述第一输出匹配网络包括主要由电感lc1、电感lc2和电容cc1组成的π型阻抗变换网络；所述电感lc1的一端与所述载波放大器t1的漏极相连，另一端与第二外部供电端vdc相连；电容cc1的一端与载波放大器t1的漏极相连，另一端与合路谐振电路的输入端相连；电感lc2的一端与合路谐振电路的输入端相连，另一端接地。
8.如权利要求2所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述第一输入匹配网络和第二输入匹配网络拓扑结构相同；和/或
所述宽带输入功分器、移相网络、第一输入匹配网络、第二输入匹配网络、第一输出匹配网络、第二输出匹配网络、后匹配网络中的元件均为集总元件。
9.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述第一输入匹配网络与第一外部供电端vgc电路连接；所述第一输出匹配网络与第二外部供电端vdc电路连接；所述第二输入匹配网络与第三外部供电端vgp电路连接；所述第二输出匹配网络与第四外部供电端vdp电路连接。
10.如权利要求1所述的基于单并联谐振块的宽带doherty功率放大器，其特征在于，所述载波放大器t1为高电子迁移率晶体管，和/或所述峰值放大器t2为高电子迁移率晶体管。
技术总结