多锁相环环境中的锁相环间通信的制作方法

    专利2025-12-13  2


    本申请的实施例总体上涉及锁相环(pll),并且更具体地涉及多锁相环环境中的锁相环间通信。


    背景技术:

    1、通常存在使用多个pll的环境。示例环境是电信网络的网络交换机(例如,同步以太网(synce)交换机)、路由器、synce(同步以太网)定时卡、线路卡等。每个pll通常可被设计为单独/独立的pll以执行特定任务。

    2、然而,通常存在pll可能受益于另一个pll或其它多个pll中的一个或多个信号(内部信号或输出信号,或不同信号的组合)的情况。本申请的各个方面是针对这种多pll环境中的pll间通信。


    技术实现思路

    1、本申请的实施例提供了一种电子块,包括:

    2、多个独立的锁相环,每个锁相环具有输入通道和输出通道;以及

    3、开关矩阵,所述开关矩阵能够被操作以便将每个锁相环的输出通道上的相应信号同时连接到另一锁相环的输入通道;

    4、其中,每个锁相环包括:

    5、相位检测器和低通滤波器,所述低通滤波器能够被操作以便滤除由所

    6、述相位检测器生成的误差信号的高频分量并形成频率修正信号;

    7、频率修正信号组合器,用于将所述频率修正信号与从任何其它锁相环接收到的一个或多个频率修正信号进行组合以形成组合信号;以及

    8、受控振荡器,用于基于所述组合信号生成所述锁相环的输出时钟;

    9、其中,所述相应信号是对应的锁相环的所述频率修正信号。

    10、本申请的实施例还提供了一种系统,包括:

    11、被联接成接收第一数据包的线路卡,所述线路卡用于参考第一重新定时时钟对所述第一数据包进行重新定时,并且发送第一重新定时的包;

    12、所述线路卡被联接成接收第二数据包,所述线路卡用于参考第二重新定时时钟对所述第二数据包进行重新定时,并发送第二重新定时的包;

    13、第一时序卡,用于生成第一时钟;以及

    14、第二时序卡,用于生成第二时钟;

    15、其中,所述线路卡包括电子块,所述电子块包括:

    16、多个独立的锁相环,每个锁相环具有输入通道和输出通道;以及

    17、开关矩阵,所述开关矩阵能够被操作以便将每个锁相环的输出通道上的相应信号同时连接到另一锁相环的输入通道;

    18、其中,每个锁相环包括:

    19、相位检测器和低通滤波器,所述低通滤波器能够被操作以便滤除由所述相位检测器生成的误差信号的高频分量并形成频率修正信号;

    20、频率修正信号组合器,用于将所述频率修正信号与从任何其它锁相环接收到的一个或多个频率修正信号进行组合以形成组合信号;以及

    21、受控振荡器,用于基于所述组合信号生成所述锁相环的输出时钟;

    22、其中,所述相应信号是所述频率修正信号;

    23、其中,所述多个独立的锁相环中的第一锁相环被联接成接收所述第一时钟,所述第一锁相环用于生成锁定到所述第一时钟的所述第一重新定时时钟,以及

    24、其中,所述多个独立的锁相环中的第二锁相环被联接成接收所述第二时钟,所述第一锁相环用于生成锁定到所述第二时钟的所述第二重新定时时钟。



    技术特征:

    1.一种电子块,包括:

    2.根据权利要求1所述的电子块,其中,所述频率修正信号为模拟信号的形式,并且所述开关矩阵为模拟开关矩阵。

    3.根据权利要求1所述的电子块,其中,所述频率修正信号为数字值的形式,并且所述开关矩阵为数字开关矩阵。

    4.根据权利要求1所述的电子块,其中,所述多个独立的锁相环包括至少三个锁相环,其中,三个锁相环中的每一个锁相环被设计为接收其余两个锁相环的频率修正信号并且进行所述组合。

    5.根据权利要求1所述的电子块,其中,所述频率修正信号组合器能够被操作以便通过算术运算的任意组合来组合两个或两个以上频率修正信号。

    6.根据权利要求5所述的电子块,其中,所述算术运算包括加法和减法。

    7.根据权利要求6所述的电子块,其中,所述频率修正信号组合器还能够被操作以便对所述频率修正信号和所述组合信号中的一个或多个进行滤波。

    8.根据权利要求7所述的电子块,其中,所述多个独立的锁相环包括:

    9.根据权利要求8所述的电子块,其中,所述第一锁相环包括:

    10.根据权利要求1所述的电子块,其中,所述多个独立的锁相环至少包括第一锁相环、第二锁相环和第三锁相环,并且其中,所述开关矩阵在第一持续时间内将所述第一锁相环,所述第二锁相环和所述第三锁相环中的每一个的输出通道同时联接到其余两个锁相环的输入通道;

    11.一种系统,包括:

    12.根据权利要求11所述的系统,其中,所述频率修正信号为模拟信号的形式,并且所述开关矩阵为模拟开关矩阵。

    13.根据权利要求11所述的系统,其中,所述频率修正信号为数字值的形式,并且所述开关矩阵为数字开关矩阵。

    14.根据权利要求11所述的系统,其中,所述多个独立的锁相环包括至少三个锁相环,其中,三个锁相环中的每一个锁相环被设计为接收其余两个锁相环的频率修正信号并且进行所述组合。

    15.根据权利要求11所述的系统,其中,所述频率修正信号组合器能够被操作以便通过算术运算的任意组合来组合两个或两个以上频率修正信号。

    16.根据权利要求15所述的系统,其中,所述算术运算包括加法和减法。

    17.根据权利要求16所述的系统,其中,所述频率修正信号组合器还能够被操作以便对所述频率修正信号和所述组合信号中的一个或多个进行滤波。

    18.根据权利要求17所述的系统,其中,所述第一锁相环使用由第一高稳定性时钟源生成的第一参考时钟,所述第一锁相环使用第一受控振荡器来生成第一输出时钟,其中,所述第一受控振荡器与所述高稳定性时钟源相比是相对低稳定性的时钟源;以及

    19.根据权利要求18所述的系统,其中,所述第二锁相环包括:

    20.根据权利要求11所述的系统,其中,所述多个独立的锁相环至少包括第一锁相环、第二锁相环和第三锁相环,并且其中,所述开关矩阵在第一持续时间内将所述第一锁相环,所述第二锁相环和所述第三锁相环中的每一个的输出通道同时联接到其余两个锁相环的输入通道;


    技术总结
    一种电子块,包括多个独立的锁相环(PPL)和开关矩阵。每个锁相环具有输入通道和输出通道。开关矩阵能够被操作以便将每个锁相环的输出通道上的相应信号同时连接到另一锁相环的输入通道。在一实施例中,输出通道上的各个信号中的每一个是由对应的PLL中的低通滤波器(LPF)生成的对应频率修正信号。在一实施例中,每个PLL包括频率修正信号组合器,用于将从任何其它PLL接收到的频率修正信号与其自身的频率修正信号组合以形成组合的频率修正信号。组合的频率修正信号被提供给PLL中的受控振荡器,以基于组合的频率修正信号生成PLL的输出时钟。频率修正信号可以是模拟信号或数字信号。

    技术研发人员:斯里纳特·斯里达兰,安基·塞瑟,拉贾·普拉布·J,普瓦·乔杜里,桑迪普·萨西,阿卡什·古普塔,吉瓦巴拉蒂·G,布潘德拉·夏尔玛,德巴斯什·布哈拉,南蒂尼·加尼格·BS,钱德拉什卡尔·BG
    受保护的技术使用者:绍兴圆方半导体有限公司
    技术研发日:
    技术公布日:2024/4/29
    转载请注明原文地址:https://wp.8miu.com/read-92916.html

    最新回复(0)