本发明涉及集成电路技术领域，具体地涉及一种用于芯片的基于基准源的加速启动电路。
背景技术：
基准源电路是芯片中最常用的基本电路，可独立使用或集成应用。芯片中的模拟集成电路，通常需要使用基准源电路产生不随电源电压、温度及工艺误差的变化而变化的基准电压和基准电流，以便为其它电路提供合适的、稳定的静态偏置，使集成电路稳定地工作在期望状态。
图1是基准源电路的架构图，如图1所示，基准源电路由偏置电流产生电路(含启动电路)、vbe产生电路、分压电路以及ptat(正温度系数)电压产生电路构成。基准源电路的工作过程为：首先偏置电流产生电路分别为vbe产生电路和ptat电压产生电路提供偏置电流ibias1、ibias2，然后由vbe产生电路形成电压vbe，经由分压电路对其进行分压，得到(1/n)*vbe，最后(1/n)*vbe与ptat电压产生电路共同作用得到不随电源电压、温度及工艺误差的变化而变化的电压vref。
通常，偏置电流产生电路中存在“简并”偏置点，电路可以稳定在两种不同状态(零稳定状态和正常工作状态)。由于电路中允许零电流，因此在电源电压上电过程中，如果所有晶体管均传输零电流，则电路可以无限期地保持关断。在复杂的电路实现中，甚至可能存在多个“简并”偏置点。为了解决“简并”偏置点引起的问题，需要在基准源电路中加入启动电路。启动电路的作用是在电源上电时驱使电路摆脱非正常工作状态“简并”偏置点，逃离零稳定状态而进入正常工作状态。
现有的基准源电路中，在设计启动电路时通常会考虑功耗、上电完成后能否自动关断、是否影响主电路的正常工作等性能。例如，为了保证系统上电时启动电路能正常工作，启动电路的输入端直接与主电路相连，或者由二极管接法的pmos管构成；为了确保主电路离开零稳定状态，启动电路的输出端与主电路的栅极相连；为了实现自动关断功能，启动电路与主电路之间建立反馈回路。但是，现有的启动电路无法控制上、下电速度，从而无法控制芯片中主电路的启动速度，且无法避免上电过程中产生的过冲对芯片中基准源电路的影响。
技术实现要素：
本发明的目的是提供一种用于芯片的基于基准源的加速启动电路，以极大地加速芯片中基准源电路的启动速度。
为了实现上述目的，本发明提供一种用于芯片的基于基准源的加速启动电路，包括启动电路、偏置电流产生电路、基准电压产生电路，还包括加速启动电路；
所述加速启动电路设于所述偏置电流产生电路与所述基准电压产生电路之间，用于将所述偏置电流产生电路的上电过程与所述基准电压产生电路的上电过程相隔离，在所述偏置电流产生电路上电完成后开启所述基准电压产生电路的上电过程，以阻断在上电过程中所述偏置电流产生电路与所述基准电压产生电路之间的相互干扰。
进一步地，所述加速启动电路包括第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管以及第九mos管；所述第二mos管的漏极与所述第三mos管的栅极以及所述第四mos管的栅极连接，所述第二mos管的源极、所述第三mos管的源极、所述第四mos管的源极以及所述第五mos管的源极连接电源端；所述第六mos管的栅极和所述第七mos管的栅极与所述偏置电流产生电路连接，所述第六mos管的漏极与所述第三mos管的栅极、所述第三mos管的漏极以及所述第四mos管的栅极连接，所述第六mos管的源极与所述第七mos管的漏极连接，所述第四mos管的漏极与所述第八mos管的漏极和栅极连接，所述第八mos管的栅极与所述第九mos管的栅极连接，所述第九mos管的漏极与所述第五mos管的漏极和栅极连接，所述第七mos管的源极、所述第八mos管的源极以及所述第九mos管的源极接地。
进一步地，所述偏置电流产生电路包括第十三mos管、第十四mos管、第十五mos管、第十六mos管、第十七mos管、第十八mos管、第十九mos管、第二十mos管、第二十一mos管以及第二十二mos管；所述第十七mos管的栅极、所述第十八mos管的栅极以及所述第十九mos管的栅极与所述加速启动电路的第六mos管的栅极连接，所述第二十mos管的栅极、所述第二十一mos管的栅极以及所述第二十二mos管的栅极与所述加速启动电路的第七mos管的栅极连接。
进一步地，还包括二次加速启动电路；所述二次加速启动电路与所述启动电路连接，用于在脉冲信号的控制下对所述启动电路加速放电，减少所述启动电路因上次下电不完全而引入的电荷残留，并减小上电过程中的过冲，降低二次上电过程中电荷残留及上电过冲对上电速度的影响。
进一步地，所述二次加速启动电路包括第一mos管；所述启动电路包括第十mos管、第十一mos管、第十二mos管、第一电容、第二电容、第三电容以及第四电容；所述第一mos管的栅极输入所述脉冲信号，所述第一mos管的漏极与所述第十mos管的漏极、所述第十一mos管的栅极、所述第十二mos管的栅极、所述第一电容的第一端以及所述第二电容的第一端连接；所述第十mos管的源极、所述第十一mos管的源极、所述第十二mos管的源极以及所述第一电容的第二端连接电源端，所述第十一mos管的漏极与所述第三电容的第一端连接，所述第十二mos管的漏极与所述第四电容的第一端连接，所述第一mos管的源极、所述第二电容的第二端、所述第三电容的第二端以及所述第四电容的第二端接地。
进一步地，所述基准电压产生电路包括vbe产生电路、分压电路以及ptat电压产生电路；所述vbe产生电路在所述偏置电流产生电路完成启动后，由所述偏置电流产生电路提供的偏置电流作用下形成vbe电压，所述vbe电压经过所述分压电路分压后经由所述ptat电压产生电路形成基准电压。
进一步地，所述vbe产生电路包括第二十三mos管和第一三极管，所述第二十三mos管的漏极与所述第一三极管的发射极连接，所述第二十三mos管的源极连接电源端，所述第一三极管的基极和集电极接地。
进一步地，所述分压电路包括第二十四mos管和第二十五mos管，所述第二十四mos管的栅极与所述第二十三mos管的漏极和所述第一三极管的发射极连接，所述第二十四mos管的漏极连接电源端，所述第二十四mos管的源极与所述第二十五mos管的漏极和栅极连接，所述第二十五mos管的源极接地。
进一步地，所述ptat电压产生电路包括第二十六mos管、第二十七mos管、第二十八mos管、第二十九mos管、第三十mos管、第三十一mos管、第三十二mos管以及第五电容；所述第二十七mos管的栅极与所述第二十四mos管的源极、所述第二十五mos管的漏极以及所述第五电容连接。
进一步地，所述脉冲信号的高电平脉冲持续时间为1us。
本发明在现有的基准源电路的架构上增加了加速启动电路，通过加速启动电路将偏置电流产生电路的启动过程和基准电压的产生过程隔离开，并通过控制偏置信号的输出时间来抑制上电过程及其伴随上电过程出现的过冲现象对芯片中整体电路启动时间的影响。一方面减小电路中参与充电的节点数，避免整体电路参与启动过程而拖慢启动时间，加速基准源电路的启动速度；另一方面阻断了上电过程中的过冲对基准电压产生电路的影响，减少电路因过冲而引起的泄放电时间，从而极大的加速芯片中整体电路的启动速度。
在此基础上，本发明还增加了二次加速启动电路，一方面减小上电过程中的过冲，另一方面减小因上次下电不完全而引入的电荷残留，进一步加速芯片中整体电路的上电速度，提升整体电路的启动速度。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是基准源电路的架构图；
图2是本发明实施方式提供的用于芯片的基于基准源的加速启动电路的框图；
图3是本发明一种实施方式提供的启动电路、偏置电流产生电路、加速启动电路和二次加速启动电路的电路图；
图4是本发明一种实施方式提供的基准电压产生电路的电路图；
图5是vref过冲波形示意图；
图6是enha脉冲信号和电源电压vdd信号的时序关系图。
附图标记说明
1二次加速启动电路2启动电路
3偏置电流产生电路4加速启动电路
5vbe产生电路6分压电路
7ptat电压产生电路
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图2是本发明实施方式提供的用于芯片的基于基准源的加速启动电路的框图。如图2所示，本发明实施方式提供一种用于芯片的基于基准源的加速启动电路，包括启动电路、偏置电流产生电路、基准电压产生电路，还包括加速启动电路和二次加速启动电路。所述加速启动电路设于所述偏置电流产生电路与所述基准电压产生电路之间，用于将所述偏置电流产生电路的上电过程与所述基准电压产生电路的上电过程相隔离，在所述偏置电流产生电路上电完成后开启所述基准电压产生电路的上电过程，以阻断在上电过程中所述偏置电流产生电路与所述基准电压产生电路之间的相互干扰。所述二次加速启动电路与所述启动电路连接，用于在脉冲信号的控制下对所述启动电路加速放电，减少所述启动电路因上次下电不完全而引入的电荷残留，并减小上电过程中的过冲，降低二次上电过程中电荷残留及上电过冲对上电速度的影响。
图3是本发明一种实施方式提供的启动电路、偏置电流产生电路、加速启动电路和二次加速启动电路的电路图。如图3所示，本发明实施方式提供的加速启动电路4包括：第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5、第六mos管m6、第七mos管m7、第八mos管m8以及第九mos管m9。所述第二mos管m2的栅极输入开启电压vstart，所述第二mos管m2的漏极与所述第三mos管m3的栅极以及所述第四mos管m4的栅极连接，所述第二mos管m2的源极、所述第三mos管m3的源极、所述第四mos管m4的源极以及所述第五mos管m5的源极连接电源端。所述第六mos管m6的栅极和所述第七mos管m7的栅极与所述偏置电流产生电路3连接，所述第六mos管m6的漏极与所述第三mos管m3的栅极、所述第三mos管m3的漏极以及所述第四mos管m4的栅极连接，所述第六mos管m6的源极与所述第七mos管m7的漏极连接，所述第四mos管m4的漏极与所述第八mos管m8的漏极和栅极连接，所述第八mos管m8的栅极与所述第九mos管m9的栅极连接，所述第九mos管m9的漏极与所述第五mos管m5的漏极和栅极连接，所述第七mos管m7的源极、所述第八mos管m8的源极以及所述第九mos管m9的源极接地。
如图3所示，本发明实施方式提供的偏置电流产生电路3包括电阻r1、第十三mos管m13、第十四mos管m14、第十五mos管m15、第十六mos管m16、第十七mos管m17、第十八mos管m18、第十九mos管m19、第二十mos管m20、第二十一mos管m21以及第二十二mos管m22。所述第十七mos管m17的栅极、所述第十八mos管m18的栅极以及所述第十九mos管m19的栅极与所述加速启动电路4的第六mos管m6的栅极连接，所述第二十mos管m20的栅极、所述第二十一mos管m21的栅极以及所述第二十二mos管m22的栅极与所述加速启动电路4的第七mos管m7的栅极连接。
如图3所示，本发明实施方式提供的二次加速启动电路1包括第一mos管m1；启动电路2包括第十mos管m10、第十一mos管m11、第十二mos管m12、第一电容c1、第二电容c2、第三电容c3以及第四电容c4。所述第一mos管m1的栅极输入所述脉冲信号enha，所述第一mos管m1的漏极与所述第十mos管m10的漏极、所述第十一mos管m11的栅极、所述第十二mos管m12的栅极、所述第一电容c1的第一端以及所述第二电容c2的第一端连接。所述第十mos管m10的源极、所述第十一mos管m11的源极、所述第十二mos管m12的源极以及所述第一电容c1的第二端连接电源端，所述第十一mos管m11的漏极与所述第三电容c3的第一端连接，所述第十二mos管m12的漏极与所述第四电容c4的第一端连接，所述第一mos管m1的源极、所述第二电容c2的第二端、所述第三电容c3的第二端以及所述第四电容c4的第二端接地。
图4是本发明一种实施方式提供的基准电压产生电路的电路图。如图4所示，本发明实施方式提供的基准电压产生电路包括vbe产生电路5、分压电路6以及ptat电压产生电路7。所述vbe产生电路5在偏置电流产生电路3完成启动后，由所述偏置电流产生电路3提供的偏置电流作用下形成vbe电压，所述vbe电压经过所述分压电路6分压后经由所述ptat电压产生电路7形成基准电压vref。
如图4所示，vbe产生电路5包括第二十三mos管m23和第一三极管v1，所述第二十三mos管m23的漏极与所述第一三极管v1的发射极连接，所述第二十三mos管m23的源极连接电源端，所述第一三极管v1的基极和集电极接地。分压电路6包括第二十四mos管m24和第二十五mos管m25，所述第二十四mos管m24的栅极与所述第二十三mos管m23的漏极和所述第一三极管v1的发射极连接，所述第二十四mos管m24的漏极连接电源端，所述第二十四mos管m24的源极与所述第二十五mos管m25的漏极和栅极连接，所述第二十五mos管m25的源极接地。ptat电压产生电路7包括第二十六mos管m26、第二十七mos管m27、第二十八mos管m28、第二十九mos管m29、第三十mos管m30、第三十一mos管m31、第三十二mos管m32以及第五电容c5，还包括第三十三mos管m33至第三十九mos管m39和第六电容c6；所述第二十七mos管m27的栅极与所述第二十四mos管m24的源极、所述第二十五mos管m25的漏极以及所述第五电容c5连接。
现有的基准源电路的架构，仅有启动电路、偏置电流产生电路和基准电压产生电路。启动电路中vstart端的主要放电通路为第十mos管m10的源极和漏极，当电源电压vdd上电完成时vbp1为低电平，此时vstart端维持高电平；当电源电压vdd下电时，vbp1初始时仍为低电平，此时vstart端电压高于电源电压，从而通过m10对vstart端放电，随着电源电压的继续下电直至电路不再工作，电压vbp1高于零电位，则m10中的放电效果将减弱，电容c1、c2上积累的电荷无法完全泄放，将导致在二次上电时vstart端可能残留电荷，从而影响电路二次启动的速度。另外，在电路设计过程中发现直接使用现有的基准源结构得到的vref信号会出现过冲太大且建立时间很长的现象。vref过冲波形如图5所示，从图中可以看出，vref趋于稳定的时间t1较长，其主要原因是启动电路将启动过程中的过冲也传递到了vbe产生电路和ptat电压产生电路，而且启动电路会拉拽整个电路的工作状态，使得整个电路中所有节点都参与到电路启动过程中，大大增加了电路的启动时间；另一方面上电过程中的过冲加大了电路恢复正常工作状态所需要的泄放电时间，极大的增加了电路的启动时间。
本发明实施方式在现有的基准源电路的架构上增加了加速启动电路和二次加速启动电路。加速启动电路的作用是通过控制偏置信号的输出时间来抑制上电过程及其伴随上电过程出现的过冲现象对整体电路启动时间的影响。图3中m5和m8在开关管m2的控制下为vbe产生电路和ptat电压产生电路提供电流源。当电源电压开始上电时，启动电路先工作，对偏置电流产生电路的电路节点进行拉拽，使其逐步进入工作状态。此时偏置电流产生电路尚未正常工作，vstart端仍为低电平，m2打开，电源电压对m3和m4的栅极充电，m3和m4不工作，从而m5和m8不工作，vbe产生电路和ptat电压产生电路无法获得偏置电流源，而处于不工作状态。当启动电路完成工作被关断后，偏置电流产生电路正常工作时，此时vstart端维持高电平，m2关断，m3和m4开始工作，从而m5和m8才开始为vbe产生电路和ptat电压产生电路提供电流源。此时偏置电流产生电路已经正常工作，能形成稳定的偏置电流源，从而一方面减小电路中参与充电的节点数，大大减少电路的启动时间；另一方面阻断了上电过程中的过冲对vbe产生电路和ptat电压产生电路的影响，降低电路因过冲而引起的泄放电时间，极大的加速了整体电路的启动速度。之后，vbe产生电路形成负温度系数的电压vbe，ptat电压产生电路得到正温度系数电压，这两种不同温度系数的电压相互补偿最终得到零温度系数的基准电压vref，整个电路开始工作。本发明实施方式通过加速启动电路将偏置电流产生电路的启动过程和基准电压的产生过程隔离开，一方面避免整体电路参与启动过程而拖慢启动时间，极大的加速整体电路的启动速度，另一方面确保基准电压产生电路上电时，偏置电流产生电路已进入稳定工作状态，避免偏置电流产生电路启动过程中的过冲等不稳定工作状态对基准电压产生电路的上电过程的影响，从而节省产生稳定vref所需要的时间，加速电路启动。
二次加速启动电路的作用是在enha脉冲信号的控制下对vstart端快速放电，一方面减小上电过程中的过冲，另一方面减小因上次下电不完全而引入的电荷残留，以确保整个电路的上电状态和上电速度。enha脉冲信号和电源电压vdd信号的时序关系如图6所示，图中上部分表示电源电压vdd的上、下电情况，下部分表示enha脉冲信号的工作过程。从图中可以看出电源电压每次上电完成后，enha脉冲信号会出现一个持续时间为1us的高电平脉冲，其余时间enha脉冲信号维持低电平。结合图6分析电路的工作过程：第一次上电时，即电源电压首次从0变为vdd的过程中，启动电路开始工作，vbp1为低电平，enha为低电平，m1不工作，vstart端电位从0逐渐升高，m11和m12导通性逐渐变差，对电容c3、电容c4的充电能力逐渐减弱，电压vbn1和vbn2缓慢增加；之后enha产生1us脉冲，m1出现短暂的导通之后维持关断状态，vstart端累积的电荷快速下降，一方面加速c3、c4上的充电过程，另一方面减小电路启动过程中的过冲，从而辅助电路实现快速启动，电路进入正常工作模式。当电源电压开始下电时，电源电压从vdd减小为0，enha为低电平，m1不工作，此时vbp1初始时仍为低电平，vstart端电压高于电源电压，从而通过m10对vstart端放电。随着电源电压的继续下电直至电路不再工作，电压vbp1高于零电位，m10的放电效果减弱，电容c1、c2上积累的电荷无法完全泄放，导致在vstart端可能残留电荷；再次上电(二次上电)时，电源电压从0变为vdd的过程中，enha为低电平，m1不工作，enha初始电位高于0，m11和m12导通性受到限制，继而限制了c3、c4的充电速度和电压vbn1和vbn2的增长速度；电源电压稳定为vdd后，enha出现1us脉冲，m1出现短暂的导通之后维持关断状态，vstart端累积的电荷快速下降，m11和m12出现短暂的完全导通，极大的加速了c3、c4的充电速度，使得电路的二次启动快速完成，电路进入正常工作模式。其中，enha脉冲信号的高电平脉冲持续时间优选为1us。enha脉冲信号的高电平脉冲持续时间不宜太长，持续时间长会导致vstart端持续为低电平，从而导致vbn1和vbn2端保持高电平，受vbn1和vbn2电压控制的mos管将被长时间灌入大电流，从而将电路工作状态拉偏；高电平脉冲持续时间也不宜太短，持续时间太短达不到放电效果，还可能引入额外的噪声波动。
电源电压上电过程中，在加速启动电路和二次加速启动电路的辅助下，基准源利用自身的启动电路完成上电过程，各电路节点相继完成建立过程。首先偏置信号产生电路中形成偏置电压和偏置电流，并为后面的电压vbe产生电路和正温度系数电压产生电路提供偏置。之后vbe产生电路中输出负温度系数的电压vbe，经过分压电路的分压处理后，得到电压(1/n)*vbe。最后在正温度系数(ptat)电压产生电路中，电路自身产生一个正温度系数的电压后通过电路逐级放大，并将前面电路得到的负温度系数电压(1/n)*vbe融入其中，最终在输出端得到设计需要的零温度系数的基准电压vref。
本实施方式中，仅采用二次加速启动电路无法解决整个电路中所有节点都参与到电路启动过程中的问题，继而vref信号仍可能会出现过冲太大且建立时间t1很长的现象；如果仅采用加速启动电路无法解决vstart端残留电荷对二次上电速度造成影响的问题。二次加速启动电路与加速启动电路结合使用时，作用在二次加速启动电路中m1栅极的enha脉冲信号，会快速将vstart端电位拉低，从而辅助加速启动电路的工作，更进一步的提高整体电路的启动速度。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
1.一种用于芯片的基于基准源的加速启动电路，包括启动电路、偏置电流产生电路、基准电压产生电路，其特征在于，还包括加速启动电路；
所述加速启动电路设于所述偏置电流产生电路与所述基准电压产生电路之间，用于将所述偏置电流产生电路的上电过程与所述基准电压产生电路的上电过程相隔离，在所述偏置电流产生电路上电完成后开启所述基准电压产生电路的上电过程，以阻断在上电过程中所述偏置电流产生电路与所述基准电压产生电路之间的相互干扰。
2.根据权利要求1所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述加速启动电路包括第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管以及第九mos管；
所述第二mos管的漏极与所述第三mos管的栅极以及所述第四mos管的栅极连接，所述第二mos管的源极、所述第三mos管的源极、所述第四mos管的源极以及所述第五mos管的源极连接电源端；
所述第六mos管的栅极和所述第七mos管的栅极与所述偏置电流产生电路连接，所述第六mos管的漏极与所述第三mos管的栅极、所述第三mos管的漏极以及所述第四mos管的栅极连接，所述第六mos管的源极与所述第七mos管的漏极连接，所述第四mos管的漏极与所述第八mos管的漏极和栅极连接，所述第八mos管的栅极与所述第九mos管的栅极连接，所述第九mos管的漏极与所述第五mos管的漏极和栅极连接，所述第七mos管的源极、所述第八mos管的源极以及所述第九mos管的源极接地。
3.根据权利要求2所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述偏置电流产生电路包括第十三mos管、第十四mos管、第十五mos管、第十六mos管、第十七mos管、第十八mos管、第十九mos管、第二十mos管、第二十一mos管以及第二十二mos管；
所述第十七mos管的栅极、所述第十八mos管的栅极以及所述第十九mos管的栅极与所述加速启动电路的第六mos管的栅极连接，所述第二十mos管的栅极、所述第二十一mos管的栅极以及所述第二十二mos管的栅极与所述加速启动电路的第七mos管的栅极连接。
4.根据权利要求1所述的用于芯片的基于基准源的加速启动电路，其特征在于，还包括二次加速启动电路；
所述二次加速启动电路与所述启动电路连接，用于在脉冲信号的控制下对所述启动电路加速放电，减少所述启动电路因上次下电不完全而引入的电荷残留，并减小上电过程中的过冲，降低二次上电过程中电荷残留及上电过冲对上电速度的影响。
5.根据权利要求4所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述二次加速启动电路包括第一mos管；
所述启动电路包括第十mos管、第十一mos管、第十二mos管、第一电容、第二电容、第三电容以及第四电容；
所述第一mos管的栅极输入所述脉冲信号，所述第一mos管的漏极与所述第十mos管的漏极、所述第十一mos管的栅极、所述第十二mos管的栅极、所述第一电容的第一端以及所述第二电容的第一端连接；
所述第十mos管的源极、所述第十一mos管的源极、所述第十二mos管的源极以及所述第一电容的第二端连接电源端，所述第十一mos管的漏极与所述第三电容的第一端连接，所述第十二mos管的漏极与所述第四电容的第一端连接，所述第一mos管的源极、所述第二电容的第二端、所述第三电容的第二端以及所述第四电容的第二端接地。
6.根据权利要求4所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述基准电压产生电路包括vbe产生电路、分压电路以及ptat电压产生电路；
所述vbe产生电路在所述偏置电流产生电路完成启动后，由所述偏置电流产生电路提供的偏置电流作用下形成vbe电压，所述vbe电压经过所述分压电路分压后经由所述ptat电压产生电路形成基准电压。
7.根据权利要求6所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述vbe产生电路包括第二十三mos管和第一三极管，所述第二十三mos管的漏极与所述第一三极管的发射极连接，所述第二十三mos管的源极连接电源端，所述第一三极管的基极和集电极接地。
8.根据权利要求7所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述分压电路包括第二十四mos管和第二十五mos管，所述第二十四mos管的栅极与所述第二十三mos管的漏极和所述第一三极管的发射极连接，所述第二十四mos管的漏极连接电源端，所述第二十四mos管的源极与所述第二十五mos管的漏极和栅极连接，所述第二十五mos管的源极接地。
9.根据权利要求8所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述ptat电压产生电路包括第二十六mos管、第二十七mos管、第二十八mos管、第二十九mos管、第三十mos管、第三十一mos管、第三十二mos管以及第五电容；
所述第二十七mos管的栅极与所述第二十四mos管的源极、所述第二十五mos管的漏极以及所述第五电容连接。
10.根据权利要求4所述的用于芯片的基于基准源的加速启动电路，其特征在于，所述脉冲信号的高电平脉冲持续时间为1us。
技术总结