本发明涉及电子信息技术领域。更具体地，涉及一种实时监测锁相环电路锁定状态的锁定指示电路
背景技术：
在高性能的原子频标等系统中，通常要求频率源输出的信号具有很高的频率稳定度。锁相环是实现此目标的重要手段之一。为了使锁相环电路有更低的附加相位噪声，通常使用模拟鉴相器作为锁相环电路的鉴频鉴相器。模拟鉴相器一般没有锁定指示的功能，为了能够监测锁相环的锁定状态，且实时分析锁相环可能存在的抖动，需要一种能够实时监测锁相环锁定状态的锁定指示电路，回送系统需要的锁定状态信息。
技术实现要素：
有鉴于此，本发明的实施例提供一种实时监测锁相环电路锁定状态的锁定指示电路，包括：混频器、滤波器、运算放大器、比较器和fpga芯片；其中，
所述混频器本振端接收所述锁相环电路的参考信号fref，射频端接收所述锁相环电路的反馈信号fr，产生混频信号fif；
将所述混频信号fif输入滤波器中，所述滤波器对所述混频信号fif进行滤波得到干净的锁定信号fi，所述fi输入所述运算放大器；
所述运算放大器将所述fi的电压放大得到输出信号fa，所述信号fa输入所述比较器；
所述比较器将所述fa与标准电压信号进行比较得到输出电压信号fs，所述信号fs输入fpga芯片，经过fpga芯片的内部计数与运算产生监测锁相环电路的实时锁定信息。
在一个具体实施例中，所述fpga芯片包括：
计数器，用于测量所述信号fs的脉冲数m；
运算器，用于根据所述脉冲数m计算所述信号fs的频率值和相位值，从而得到所述锁相环电路的锁定信息。
在一个具体事实例中，所述fref、fr和fs的关系为：fs＝fref-fr。
在一个具体实施例中，所述比较器为滞回比较器，用于降低其输入信号fa中带入的噪声。
在一个具体事实例中，信号fif包含锁定信息和高频的泄漏信号。
在一个具体事实例中，所述混频器为双平衡混频器。
在一个具体事实例中，所述运算放大器为用电阻网络搭建的电压比例放大电路。
在一个具体事实例中，所述滤波器为低通滤波器。
在一个具体事实例中，所述运算器的另一个输入端用于接收标准时钟信号。
本发明的有益效果如下：
本发明电路通过混频器得到特定锁相环电路参考信号和反馈信号的差，并经过一系列电路处理送入fpga中计算出频率差和相位差，实现了对特定锁相环电路锁定信息的实时监测。本电路同时具有通用性，可以和任意锁相环电路配合，完成锁定状态的监测。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出根据本发明实施例的实时监测锁相环电路锁定状态的锁定指示电路示意图。
图2示出根据本发明实施例的fpga芯片组成示意图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
本发明实施例电路的核心在与用双平衡混频器提取参考信号和反馈信号的差，并用fpga计算出频率差和相位差，得到特定锁相环电路的实时锁定信息。
如图1所示，一种实时监测锁相环电路锁定状态的锁定指示电路包括：混频器1、滤波器2、运算放大器3、比较器4和fpga芯片5；其中，
所述混频器1本振端接收所述锁相环电路的参考信号fref，射频端接收所述锁相环电路的反馈信号fr，产生混频信号fif；
将所述混频信号fif输入滤波器2中，所述滤波器对所述混频信号fif进行滤波得到干净的锁定信号fi，所述fi输入所述运算放大器3；
所述运算放大器3将所述fi的电压放大得到输出信号fa，所述信号fa输入所述比较器4；
所述比较器4将所述fa与标准电压信号进行比较得到输出电压信号fs，所述信号fs输入fpga芯片5，经过fpga芯片的内部计数与运算产生监测锁相环电路的实时锁定信息。
一个示例中，混频器为双平衡混频器，其中频输出可以为直流信号或低频信号。可用型号为ade-12mh 。
运算放大器为用电阻网络搭建的电压比例放大电路，一个示例中，用opa211aid搭建的电压比例放大电路。
所述fref、fr和fs的关系为：fs＝fref-fr。
所述比较器为滞回比较器，用于降低其输入信号fa中带入的噪声。
一个示例中，滞回比较器为电压比较器，滞回比较器上升沿的比较电平和下降沿的比较电平为两种电平，可以有效的降低输入信号中可能带入的噪声影响。可用型号为ad8561arz。
信号fif包含锁定信息和高频的泄漏信号。
所述滤波器为低通滤波器，一个示例中，可用三阶lc低通滤波器，或者有源低通滤波器。
所述混频器的射频端和本振端为所述锁相环锁定指示电路的信号输入端，其中混频器的本振端为特定锁相环电路的参考信号，混频器的射频端为特定锁相环电路的反馈信号。混频器的中频输出与低通滤波器的输入端相连，滤波器的输出端与运算放大器的输入端相连，运算放大器的输出端与滞回比较器的输入端相连，滞回比较器的输出端与fpga的输入端相连，fpga的输出端回送整系统的锁定信息。
如图2所示，所述fpga芯片5包括：
计数器6，用于测量所述信号fs的脉冲数m；
运算器7，用于根据所述脉冲数m计算所述信号fs的频率值和相位值，从而得到所述锁相环电路的锁定信息。信号fs的频率值和相位值即为锁定指示电路的输入信号fref和fr的频率差和相位差。
fpga芯片5中，计数器的输入端与被测信号(即为上述fs)相连，计数器6的输出端与运算器7的一个输入端相连，运算器7的另一个输入端与标准时钟信号相连，运算器的输出端为fpga芯片的输出。
通过双平衡混频器得到特定锁相环电路参考信号和反馈信号的差，并经过一系列电路处理送入fpga中计算出频率差和相位差，实现了对特定锁相环电路锁定信息的实时监测。本电路同时具有通用性，可以和任意锁相环电路配合，完成锁定状态的监测。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
1.一种实时监测锁相环电路锁定状态的锁定指示电路，其特征在于，包括：混频器、滤波器、运算放大器、比较器和fpga芯片；
其中，
所述混频器本振端接收所述锁相环电路的参考信号fref，射频端接收所述锁相环电路的反馈信号fr，产生混频信号fif；
将所述混频信号fif输入滤波器中，所述滤波器对所述混频信号fif进行滤波得到干净的锁定信号fi，所述fi输入所述运算放大器；
所述运算放大器将所述fi的电压放大得到输出信号fa，所述信号fa输入所述比较器；
所述比较器将所述fa与标准电压信号进行比较得到输出电压信号fs，所述信号fs输入fpga芯片，经过fpga芯片的内部计数与运算产生监测锁相环电路的实时锁定信息。
2.根据权利要求1所述的电路，其特征在于，所述fpga芯片包括：计数器，用于测量所述信号fs的脉冲数m；
运算器，用于根据所述脉冲数m计算所述信号fs的频率值和相位值，从而得到所述锁相环电路的锁定信息。
3.根据权利要求1所述的电路，其特征在于，所述fref、fr和fs的关系为：fs＝fref-fr。
4.根据权利要求1所述的电路，其特征在于，所述比较器为滞回比较器，用于降低其输入信号fa中带入的噪声。
5.根据权利要求1所述的电路，其特征在于，信号fif包含锁定信息和高频的泄漏信号。
6.根据权利要求1所述的电路，其特征在于，所述混频器为双平衡混频器。
7.根据权利要求1所述的电路，其特征在于，所述运算放大器为用电阻网络搭建的电压比例放大电路。
8.根据权利要求1所述的电路，其特征在于，所述滤波器为低通滤波器。
9.根据权利要求2所述的电路，其特征在于，所述运算器的另一个输入端用于接收标准时钟信号。
技术总结