本发明涉及集成电路、模数转换器技术领域，特别涉及逐次逼近型模数转换器电容阵列的方法、装置及介质。
背景技术：
在逐次逼近型模数转换器的一个转换周期内，电容阵列的工作顺序是按照二进制权重从高到低进行的，电容阵列中权重高对应的电容容值也越大。容值大的电容在工作过程中需要更多的时间去完成建立。
随着信息产业的发展，数字信号处理技术日新月异，作为连接模拟与数字世界桥梁的模数/数模(a/d、d/a)转换器也得到了越来越广泛的应用。伴随数字信号处理速度的提升，模数/数模转换器也需要支持高速、高精度的要求。
在高速应用场景下，每一个电容的建立时间是有限的，因此往往最先工作的电容，即就是容值最大的电容，在高速应用的场景下会由于建立时间不足而产生建立误差。该建立误差会对同一转换周期内接下来的量化过程造成影响，从而限制逐次逼近型模数转换器的有效位数，降低逐次逼近型模数转换器的准确度，限制逐次逼近型模数转换器的使用场景。
技术实现要素：
针对现有技术存在的问题，本发明主要提供一种优化逐次逼近型模数转换器电容阵列的方法、装置及介质。
为了实现上述目的，本发明采用的一个技术方案是：提供一种优化逐次逼近型模数转换器电容阵列的方法，其包括，根据电容阵列的最大位数，确定电容阵列的最高权重电容位需要减少的电容容值的份数阈值；根据份数阈值，确定电容阵列的最高权重电容需要减少的容值的份数；根据份数阈值增加至少一位电容冗余位；根据减少容值的份数，确定电容阵列中的冗余电容的插入位置。
本发明采用的另一个技术方案是：提供一种优化逐次逼近型模数转换器电容阵列的装置，其包括，用于根据电容阵列的最大位数，确定电容阵列的最高权重电容位需要减少的电容容值的份数阈值的模块；用于根据份数阈值，确定电容阵列的最高权重电容需要减少的容值的份数的模块；用于根据份数阈值增加至少一位电容冗余位的模块；用于根据减少容值的份数，确定电容阵列中的冗余电容的插入位置的模块。
本发明采用的另一个技术方案是：提供一种计算机可读存储介质，其存储有计算机指令，计算机指令被操作以执行方案一中的优化逐次逼近型模数转换器电容阵列的方法。
本发明的技术方案可以达到的有益效果是：本发明设计了一种优化逐次逼近型模数转换器电容阵列的方法、装置及存储介质。该方法通过增加至少一位冗余位，并合理设置冗余位的插入位置，使冗余效果更加良好，使电容阵列更加适用高速场景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一种优化逐次逼近型模数转换器电容阵列的方法的一个具体实施方式的示意图；
图2是本发明一种优化逐次逼近型模数转换器电容阵列的装置的另一个具体实施方式的示意图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
图1示出了本发明一种优化逐次逼近型模数转换器电容阵列的方法的一个具体实施方式。
在该具体实施方式中，优化逐次逼近型模数转换器电容阵列的方法主要包括：步骤s101，根据电容阵列的最大位数，确定电容阵列的最高权重电容位需要减少的电容容值的份数阈值。
在本发明的一个具体实施例中，在应用于逐次逼近型模数转换器的电容阵列中，电容阵列的工作顺序是按照二进制权重从高到低进行的，电容阵列能够根据各位电容对应的二进制权重位的位数确定各位电容的权重值，即就是各位电容所占的容值份数。
该具体实施例，确定了电容阵列中每一位电容所对应的权重值，为利用电容阵列进行冗余操作实现模数转换奠定基础。
在本发明的一个具体实施例中，步骤s101还包括，根据份数阈值确定最高权重电容位需要减少的容值的份数，最高权重电容位需要减少的容值的份数不大于份数阈值。
在本发明的一个具体实施例中，最高权重电容位的容值份数利用2n-3求得，其中n为电容阵列的最大位数。比如，当n为11时，电容阵列的最高权重电容所占的权重为256；当n为12时，电容阵列的最高权重电容所占的权重为512。
例如，在12位逐次逼近型模数转换器的电容阵列中，该12位逐次逼近模数转换器的电容阵列由电容c10,c9,c8,c7,c6,c5,c4,c3,c2,c1,c0组成。最高权重电容位c10所占的容值份数为512份。在12位逐次逼近型模数转换器的电容阵列中，根据二进制得到的电容阵列中各位电容的权重值，即就是各位电容的容值份数为。c10：c9：c8：c7：c6：c5：c4：c3：c2：c1：c0＝512:256：128：64：32：16：8：4：2：1：1。
该具体实施例，确定了电容阵列最高权重电容位所占的容值份数，为后续对最高权重电容位的容值份数进行权重调整奠定基础。
图1所示的优化逐次逼近型模数转换器电容阵列的方法的具体实施方式，还包括：步骤s102，根据份数阈值，确定电容阵列的最高权重电容需要减少的容值的份数。
在本发明的一个具体实施例中，为保证电容阵列具有更好的冗余特性，在实际应用中需要将根据二进制得到的电容阵列的权重值进行调整。因为最高权重电容位对应的电容容值份数大，而在电容阵列工作时，容值份数大的电容在工作过程中需要更多的时间去完成建立，所以最高权重电容位在完成建立的过程中需要更多时间。在高速运行场景下，电容阵列的建立时间是有限的。由于最高权重电容在完成建立的过程中需要更多时间，这会使电容阵列产生建立误差，影响逐次逼近型模数转换器的准确性。
在本发明的一个具体实例中，最高权重电容位的容值在减少需要减少的容值份数后，最高权重电容位的容值份数仍大于最高权重电容位的下一位电容的容值份数。最高权重电容位减少的容值份数，要满足的条件是：p1-x大于等于p2。其中p1为最高权重电容位所对应的容值份数，x为最高权重电容位需要减去的容值份数，p2为最高权重电容位的下一位电容所对应的容值份数。
例如，在12位逐次逼近型模数转换器的电容阵列中，该12位逐次逼近模数转换器的电容阵列由电容c10,c9,c8,c7,c6,c5,c4,c3,c2,c1,c0组成。最高权重电容位c10所占的容值份数为512份，最高权重电容位的下一位电容c9所占的容值份数为256份。根据条件：c10-x大于等于c9，得到c10最多可以减去256份。c10具体减去的值可以根据实际需要进行调整，只需要减去的值x不大于256份，比如减少192份。
该具体实施例，通过合理的设置最高权重电容位容值份数减少的值，使电容阵列的权重配比更加合理，使逐次逼近型模数转换器的转换结果更加精准。
图1所示的优化逐次逼近型模数转换器电容阵列的方法的具体实施方式，还包括：步骤s103，根据份数阈值增加至少一位电容冗余位。
在本发明的一个具体实施例中，步骤s103还包括，根据份数阈值在第i位电容位增加一位电容冗余位，i的取值为不大于电容阵列的最大位数值的自然数。
在本发明的一个具体实例中，冗余电容位仅在电容阵列的位数中选择一位插入。现有技术中的冗余位电容通常为多个，这种设置多个冗余位的方法会增加逐次逼近型数模转换器在转换周期内的量化次数，增加运算量，增加运算结果输出时间。本发明在保证电容阵列的冗余效果条件下，只采取单一冗余位，减少了逐次逼近型数模转换器在转换周期内的量化次数。
该具体实施例，减少了逐次逼近型数模转换器的运算量和运算时长，使逐次逼近型模数转换器在高速运行时能够有更好的准确性。
图1所示的优化逐次逼近型模数转换器电容阵列的方法的具体实施方式，还包括：步骤s104，根据减少容值的份数，确定电容阵列中的至少一位电容冗余位的插入位置。
在本发明的一个具体实施例中，根据最高权重电容减少容值的份数，通过插入冗余位置的限定条件，能够确定将冗余电容位插入到哪两位电容位之间。
该具体实施例，通过合理设置冗余电容位插入位置，为实现优化逐次逼近型模数转换器电容阵列提供基础。
在本发明的一个具体实施例中，步骤s104还包括，最高权重电容位需要减少的容值的份数不小于第i-1位电容的容值份数，并且不大于第i 1位电容的容值份数。
在本发明的一个具体实例中，最高权重电容位需要减少的容值的份数不小于冗余电容位的上一位电容的容值份数；最高权重电容位需要减少的容值的份数不大于冗余电容位的下一位电容的容值份数。在电容阵列中满足该限制条件的某位电容，称为该电容阵列的冗余电容位。
例如，在原有12位逐次逼近型模数转换器的电容阵列中，增加一位冗余位，形成新的12位逐次逼近型数模转换器的电容阵列。在原有12位逐次逼近型模数转换器的电容阵列中，c10减少的容值份数为192份；c9的容值份数为256份，c8的容值份数为128份，根据冗余电容位的判断条件：冗余位所获的原有12位逐次逼近型模数转换器的电容阵列的最高权重电容位减少的容值的份数不小于冗余电容位的上一位电容的容值份数；冗余位所获的原有12位逐次逼近型模数转换器的电容阵列的最高权重电容位减少的容值的份数不大于冗余电容位的下一位电容的容值份数，得到冗余位的插入位置。将冗余电容位插入到原有12位逐次逼近型模数转换器的电容阵列中的c8和c9之间，得到新的12位逐次逼近型数模转换器的电容阵列，其冗余位是c9，原c9位成为新的12位逐次逼近型数模转换器的电容阵列的c10，原c10位成为新的12位逐次逼近型数模转换器的电容阵列的c11。其中c0是新的12位逐次逼近型数模转换器的电容阵列的单位电容，其对应的容值为单位电容容值；c9是该新的12位逐次逼近型模数转换器的电容阵列的冗余位电容。
该具体实施例，通过合理确定冗余电容位的具体位置，使电容阵列能够实现更好的冗余效果。
在本发明的一个具体实施例中，步骤s104还包括，将最高权重电容位需要减少的容值份数作为第i位电容位电容容值份数。
在本发明的一个具体实例中，将最高权重电容位减少的容值份数，加入到由最高权重电容位减少的容值份数确定的冗余电容位所对应的电容值分数中。得到该冗余电容位的权重值，即就是得到该冗余电容位新的容值份数。
该具体实施例，重新对电容阵列的容值进行分配，提高了电容阵列的冗余效果，使电容阵列能够更好地适用高速应用场景。
在本发明的一个具体实施例中，步骤s104还包括，将最高权重电容位需要减少的容值份数加上预定电容容值份数作为第i位电容位电容容值份数；最高权重电容位需要减少的容值份数加上预定电容容值份数之和不大于第i 1位电容的容值份数。
在本发明的一个具体实例中，将额外增加的容值份数加入到冗余电容位的容值份数中。在电容阵列中，向冗余位增加额外的容值份数，使冗余位在增加最高权重电容减少的容值份数后，再在增加的基础上增加容值份数。
该具体实例，通过增加额外的容值份数，提高电容阵列的冗余效果。
在本发明的一个具体实例中，将额外增加的容值份数加上最高权重电容减少的容值份数的值作为冗余电容位的容值份数，且冗余电容位的容值份数不大于冗余电容位下一位电容的容值份数。
例如，在新的12位逐次逼近型模数转换器的电容阵列中，额外增加的份数为y份。额外增加的份数需要满足冗余位所获得的原有12位逐次逼近型模数转换器的电容阵列得最高权重位减少的份数 y小于等于原有12位逐次逼近型模数转换器的电容阵列中c9的值，所以额外增加的份数需要小于64份。根据实际需求，可以对额外增加的份数进行调整，比如额外增加56份。
通过以上方法，得到的新的12位逐次逼近型数模转换器的各位电容之比为c11：c10：c9：c8：c7：c6：c5：c4：c3：c2：c1：c0＝320：256：248：128：64：32：16：8：4：2：1：1。
该具体实施例，通过合理设置冗余位权重，能够使逐次逼近型数模转换器提供更好的冗余效果，更利于逐次逼近型数模转换器应用于高速场景。
在本发明的一个具体实施例中，步骤s104还包括，电容阵列中每位的电容容值份数由至少一个电容提供。
在本发明的一个具体实施例中，逐次逼近型模数转换器的电容阵列中的各位电容可以是单个电容，也可以是几个电容的组合。当某位电容的容值为几个电容的组合时，该位电容的容值需要满足其所占的份数与所要求的该位电容应当占有的份数相同。
例如，在12位逐次逼近型模数转换器的电容阵列中，最高权重电容位c11所占的容值份数为320，该320份容值可以由一个电容提供，也可以由多个电容组合形成320份权重的电容容值。
该具体实施例，增加了应用于逐次逼近型模数转换器的电容阵列的兼容性。
图2示出了本发明的另一个具体实施方式，该具体实施方式提供一种优化逐次逼近型模数转换器电容阵列的装置。
在该具体实施方式中，本发明一种优化逐次逼近型模数转换器电容阵列的装置主要包括：用于根据所述电容阵列的最大位数，确定所述电容阵列的最高权重电容位需要减少的电容容值的份数阈值的模块201；
用于根据所述份数阈值，确定所述电容阵列的最高权重电容需要减少的容值的份数的模块202；
用于根据所述份数阈值增加至少一位电容冗余位的模块203；
用于根据所述减少容值的份数，确定所述电容阵列中的所述至少一位电容冗余位的插入位置的模块204。
本发明提供的优化逐次逼近型模数转换器电容阵列的装置，可用于执行上述任一实施例描述的优化逐次逼近型模数转换器电容阵列的方法，其实现原理和技术效果类似，在此不再赘述。
在本发明的一个具体实施例中，本发明一种优化逐次逼近型模数转换器电容阵列的装置中各功能模块可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中。
软件模块可驻留在ram存储器、快闪存储器、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可装卸盘、cd-rom或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器，使得处理器可从存储介质读取信息和向存储介质写入信息。
处理器可以是中央处理单元(英文：centralprocessingunit，简称：cpu)，还可以是其他通用处理器、数字信号处理器(英文：digitalsignalprocessor，简称：dsp)、专用集成电路(英文：applicationspecificintegratedcircuit，简称：asic)、现场可编程门阵列(英文：fieldprogrammablegatearray，简称：fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合等。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如dsp与微处理器的组合、多个微处理器、结合dsp核心的一个或一个以上微处理器或任何其它此类配置。在替代方案中，存储介质可与处理器成一体式。处理器和存储介质可驻留在asic中。asic可驻留在用户终端中。在替代方案中，处理器和存储介质可作为离散组件驻留在用户终端中。
本发明的另一个具体实施方式是提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，其特征在于，计算机指令被操作以执行任一实施例描述的优化逐次逼近型模数转换器电容阵列的方法。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
1.一种优化逐次逼近型模数转换器电容阵列的方法，其特征在于，包括：
根据所述电容阵列的最大位数，确定所述电容阵列的最高权重电容位需要减少的电容容值的份数阈值；
根据所述份数阈值，确定所述电容阵列的最高权重电容需要减少的容值的份数；
根据所述份数阈值增加至少一位电容冗余位；
根据所述减少容值的份数，确定所述电容阵列中的所述至少一位电容冗余位的的插入位置。
2.如权利要求1所述的优化逐次逼近型模数转换器电容阵列的方法，其特征在于所述根据所述份数阈值增加至少一位电容冗余位的过程包括,
根据所述份数阈值在第i位电容位增加一位电容冗余位，所述i的取值为不大于所述电容阵列的最大位数值的自然数。
3.如权利要求2所述的优化逐次逼近型模数转换器电容阵列的方法，其特征在于所述根据所述份数阈值增加至少一位电容冗余位过程包括，
根据所述份数阈值确定所述最高权重电容位需要减少的容值的份数，所述最高权重电容位需要减少的容值的份数不大于所述份数阈值。
4.如权利要求3所述的优化逐次逼近型模数转换器电容阵列的方法，其特征在于所述最高权重电容位需要减少的容值的份数不小于第i-1位电容的容值份数，并且不大于第i 1位电容的容值份数。
5.如权利要求3所述的优化逐次逼近型模数转换器电容阵列的方法，其特征在于，所述根据所述份数阈值增加至少一位电容冗余位的过程包括，
将所述最高权重电容位需要减少的容值份数作为所述第i位电容位电容容值份数。
6.如权利要求5所述的优化逐次逼近型模数转换器电容阵列的方法，其特征在于，所述根据所述份数阈值增加至少一位电容冗余位的过程包括，
将所述最高权重电容位需要减少的容值份数加上预定电容容值份数作为所述第i位电容位电容容值份数；
所述最高权重电容位需要减少的容值份数加上预定电容容值份数之和不大于所述第i 1位电容的容值份数。
7.如权利要求1所述的优化逐次逼近型模数转换器电容阵列的方法，其特征在于，
所述电容阵列中每位的电容容值份数由至少一个电容提供。
8.一种优化逐次逼近型模数转换器电容阵列的装置，其特征在于，包括：
用于根据所述电容阵列的最大位数，确定所述电容阵列的最高权重电容位需要减少的电容容值的份数阈值的模块；
用于根据所述份数阈值，确定所述电容阵列的最高权重电容需要减少的容值的份数的模块；
用于根据所述份数阈值增加至少一位电容冗余位的模块；
用于根据所述减少容值的份数，确定所述电容阵列中的所述至少一位电容冗余位的的插入位置的模块的模块。
9.一种计算机可读存储介质，其存储有计算机指令，其特征在于，所述计算机指令被操作以执行权利要求1-7中任一项所述的优化逐次逼近型模数转换器电容阵列的方法。
技术总结