本公开整体涉及具有低发射和高干扰容限的收发器和驱动器；并且更具体地，一些实施方案整体涉及用于有线局域网的收发器和驱动器。
背景技术：
在使用有线局域网(例如，以太网)的某些环境中，可能希望提供稳健性。一个示例是汽车环境，其中汽车标准组和国际电气和电子(ieee)规定以太网装置的操作的标准规范。这些标准规范包括包括电磁兼容性(emc)和电磁干扰(emi)要求的标准。鉴于在汽车环境中的高干扰和噪声，emc和emi的标准相对严格。
附图说明
虽然本公开以特别地指出并清楚地要求保护特定实施方案的权利要求书为结论，但是当结合附图阅读时，可以从以下描述中更容易地确定在本公开的范围内的实施方案的各种特征和优点，其中：
图1是根据一些实施方案的有线局域网的一部分的框图；
图2是图1的有线局域网的物理层电路的示例的示意图；
图3是图2的物理层电路的可变延迟驱动器的示例的示意图；
图4是图3的可变延迟驱动器的子驱动器的示例的示意图；
图5是图2的电路的共模调光器的示例的示意图；并且
图6示出了根据一些实施方案的由图2的电路产生的模拟的emi发射图；
图7是在一些实施方案中可使用的计算装置的框图。
具体实施方式
在以下详细描述中，参考附图，附图形成本公开的一部分，并且其中以图示的方式示出可实践本公开的实施方案的具体示例。这些实施方案进行足够详细的描述，以使本领域的普通技术人员能够实践本公开。然而，可以利用本文允许的其他实施方案，并且可以在不脱离本公开的范围的情况下做出结构、材料和工艺改变。
本文呈现的图示不表示为任何特定方法、系统、装置或结构的实际视图，而仅是用于描述本公开的实施方案的理想表示。在一些情况下，为了方便读者，在各个附图中的类似的结构或部件可以保留相同或类似的编号；然而，编号的类似性不一定表示结构或部件在尺寸、组成、配置或任何其他性质上是相同的。
以下描述可以包括帮助使本领域的普通技术人员能够实践所公开的实施方案的示例。术语“示例性的”、“举例来说”以及“例如”的使用表示相关描述是解释性的，并且尽管本公开的范围旨在涵盖示例和合法的等同物，但是此类术语的使用不旨在将实施方案或本公开的范围限制于指定部件、步骤、特征、功能等等。
将容易地理解，如本文一般描述的和在附图中示出的实施方案的部件可以以各种不同的配置来布置和设计。因此，以下对各个实施方案的描述不旨在限制本公开的范围，而仅表示各个实施方案。虽然在附图中可以呈现实施方案的各个方面，但是除非具体地指明，否则附图不一定按比例绘制。
此外，所示和所述的具体实施方式仅是示例，并且不应被理解为实现本公开的唯一方式，除非本文另外地指明。元件、电路和功能可以以框图的形式示出，以免在不必要的细节上模糊本公开。相反，所示和所述的具体实施方式仅是示例性的，并且不应被理解为实现本公开的唯一方式，除非本文另外地说明。另外，框定义和在各个框之间的逻辑划分对于具体实施方式来说是示例性的。将对本领域的普通技术人员显而易见的是，本公开可以通过许多其他划分解决方案进行实践。在大多数的情况下，已省略关于时序考虑等等的细节，其中此类细节不是获得对本公开的完整理解所必需的，并且在相关领域中的普通技术人员的能力内。
本领域的普通技术人员应当理解，信息和信号可以使用多种不同的技艺和技术中的任一种来表示。为了清楚地进行呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可以表示信号总线，其中总线可以具有各种位宽度，并且本公开可以在包括单个数据信号的任何数量的数据信号上实现。
结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可使用被设计为执行本文所述功能的通用处理器、专用处理器、数字信号处理器(dsp)、集成电路(ic)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑设备、离散门或晶体管逻辑、离散硬件部件、或它们的任何组合来实现或执行。通用处理器(本文也可以被称为主处理器或简称为主机)可以是微处理器，但是另选地，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算装置的组合，诸如dsp和微处理器的组合、多个微处理器、结合dsp核心的一个或多个微处理器、或任何其他此类配置。包括处理器的通用计算机被认为是专用计算机，而通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)。
实施方案可以根据描绘为流程图、流程示意图、结构图或框图的工艺进行描述。尽管流程图可以将操作行为描述为顺序工艺，但是这些动作中的许多可以以另一个顺序、并行或基本上同时地执行。另外，动作次序可以进行重新布置。工艺可以对应于方法、线程、功能、程序、子例程、子程序、其他结构或它们的组合。此外，本文公开的方法可以用硬件、软件或两者来实现。如果用软件实现，那么可以将功能作为一个或多个指令或代码存储在计算机可读介质上或传输到计算机可读介质。计算机可读介质包括计算机存储介质和通信介质，包括便于将计算机程序从一个地方传送到另一个地方的任何介质。
对本文的使用诸如“第一”、“第二”等等标示的要素的任何引用不限制那些要素的数量或次序，除非明确地表明此类限制。相反，这些标示在本文中可以用作区分两个或更多个要素或一个要素的各个实例的便利方法。因此，对第一要素和第二要素的引用不表示在那里仅可以采用两个要素或第一要素必须以某种方式居于第二要素之前。另外，除非另外地说明，否则一组要素可以包括一个或多个要素。
如本文所用，关于给定参数、性质或条件的术语“基本上”在本领域的普通技术人员将理解的程度上表示并包括给定参数、性质或条件在小偏差度下得到满足，诸如例如在可接受的制造容限内。举例来说，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可以至少90％被满足、至少95％被满足或甚至至少99％被满足。
车辆(诸如汽车、卡车、公共汽车、船舶和/或飞行器)可以包括车辆通信网络。车辆通信网络的复杂性可以取决于在该网络内的电子装置的数量而变化。例如，高级车辆通信网络可以包括各种控制模块以用于例如发动机控制、变速器控制、安全性控制(例如，防抱死制动)和排放量控制。为了支持这些模块，汽车行业依赖于各种通信协议。
10spe(即，10mbps单对以太网)网络技术规范当前由电气和电子工程师协会开发作为规范ieee802.3cgtm。10spe可以用于在多点网络上提供无冲突确定性传输。10spe规范由稳健性(例如，emc/emi要求)促成。例如，10spe规范包括严格汽车emi标准。在汽车环境中可能存在相对大程度的emi和噪声。在有线局域网中的收发器的设计通常涉及在性能、芯片面积、功率、风险和稳健性之间的折衷。
本公开的实施方案使有线局域网(例如，以太网)中的收发器能够忍受汽车环境所固有的干扰和噪声、满足相关汽车和ieee标准、支持差分信号的无差错传输和接收、以及支持信号检测、诊断、睡眠/唤醒功能、其他功能和它们的组合。
本文公开的一些实施方案涉及用于汽车控制网络的收发器架构。该架构具备具有多重转换速率和多重振幅电平控制的低发射发射器驱动器，以及容忍相对高水平的干扰和噪声(诸如汽车环境所固有的那些)的接收器。该架构还可以包括用于在汲取相对低的功率时抑制干扰的共模调光器电路。还实现了信号和活动检测，以用于进行冲突检测和防止、以及电缆故障(例如，电缆质量监测，包括短路、开路、其他故障或它们的组合)检测、还有网络的唤醒。该架构实现高阻抗空闲状态，有助于通过汽车测试，并且支持诊断特征。尽管在汽车控制网络的具体上下文中讨论了本文公开的一些实施方案，但是应当理解，本文公开的实施方案同等地适用于其他工业和服务器后板，诸如用于建筑物、电梯、照明、工业现场、物联网(iot)、其他应用程序或它们的组合的10spm。
本文公开的一些实施方案涉及有线局域网的物理层的电路。该电路包括可变延迟驱动器，该可变延迟驱动器可操作地耦接到通信总线。可变延迟驱动器包括子驱动器，该子驱动器可操作地并联耦接在可变延迟驱动器的驱动器输入与可变延迟驱动器的驱动器输出之间。可变延迟驱动器还包括一个或多个延迟元件，该一个或多个延迟元件耦接在驱动器输入与子驱动器中的一个或多个子驱动器之间，以在不同的时间点向子驱动器中的至少两个子驱动器传送发射数据信号来控制在驱动器输出处的被驱动的发射信号的转换速率。在一些实施方案中，子驱动器中的至少一个子驱动器包括高速输入级和高电压中间级。在一些实施方案中，高速输入级包括高速晶体管。在一些实施方案中，高电压中间级包括高电压晶体管和二极管。在一些实施方案中，该电路还包括接收器电路，该接收器电路可操作地耦接到通信总线。在一些实施方案中，接收器电路包括信号检测电路、反射检测电路、睡眠模式检测电路、冲突检测电路或它们的组合。在一些实施方案中，反射检测电路被配置为检测通信总线中的短路、开路或两者。在一些实施方案中，接收器电路包括至少一个接收放大器。在一些实施方案中，该电路还包括共模调光器，该共模调光器被配置为保护接收电路免受共模干扰。在一些实施方案中，该电路还包括共模扼流圈，该共模扼流圈可操作地耦接在可变延迟驱动器与通信总线之间。在一些实施方案中，通信总线包括非屏蔽双绞线(utp)。在一些实施方案中，该电路还包括曼彻斯特编码器，该曼彻斯特编码器可操作地耦接到驱动器输入。
本文公开的一些实施方案包括有线局域网的物理层的电路。该电路包括：接收器电路，该接收器电路可操作地耦接到通信总线；以及共模调光器，该共模调光器可操作地耦接到接收器电路和通信总线。共模调光器被配置为保护接收器电路免受共模干扰。在一些实施方案中，共模调光器包括：差分放大器；以及共模调光器单元，该共模调光器单元可操作地耦接到差分放大器。在一些实施方案中，该电路还包括发射电路，该发射电路包括可操作地耦接到通信总线的可变延迟驱动器。在一些实施方案中，该电路还包括一个或多个电阻器，该一个或多个电阻器耦接在共模调光器与通信总线之间。
本文公开的一些实施方案包括有线局域网的物理层的电路。该电路包括可变延迟驱动器，该可变延迟驱动器可操作地耦接到通信总线。可变延迟驱动器被配置为控制在驱动器输出处的被驱动的发射信号的转换速率。该电路还包括接收器电路，该接收器电路可操作地耦接到通信总线。该电路还包括共模调光器，该共模调光器可操作地耦接到接收器电路和通信总线。共模调光器被配置为保护接收器电路免受共模干扰。在一些实施方案中，该电路还包括共模扼流圈，该共模扼流圈可操作地耦接在通信总线与可变延迟驱动器、共模调光器、以及接收器电路之间。在一些实施方案中，共模扼流圈被配置为抑制通信总线上的共模干扰。在一些实施方案中，该电路还包括曼彻斯特编码器，该曼彻斯特编码器可操作地耦接到可变延迟驱动器的驱动器输入。在一些实施方案中，该电路还包括一个或多个电容器，该一个或多个电容器可操作地耦接在通信总线与可变延迟驱动器、接收器电路、以及共模调光器之间。在一些实施方案中，一个或多个电容器被配置为将可变延迟驱动器、接收器电路和共模调光器与通信总线上的直流电压隔离。
图1是根据一些实施方案的有线局域网100的一部分的框图。有线局域网100包括端点106，该端点可操作地耦接到通信总线104。通信总线104包括有线局域网100的共享传输介质(例如，单个双绞线)。如本文所用，术语“共享传输介质”是指有线传输介质，诸如单个双绞线，其在相同的导电结构(例如，接线)上传导发射信号和接收信号两者。端点106被配置为经由通信总线104进行通信。在连接到有线局域网100时，端点106用作有线局域网100的节点。
端点106包括可操作地耦接到媒体访问控制(mac)电路102和通信总线104的物理层电路200。物理层电路200被配置为用作mac电路102与通过通信总线104连接到物理层电路200的网络或装置之间的物理连接的接口。在一些实施方案中，物理层电路200包括以太网物理层电路的至少一部分。
在一些实施方案中，有线局域网100可以用在汽车环境中。作为非限制性示例，有线局域网100可以被配置为将车辆中的一个或多个传感器连接到计算机或控制器。
图2是图1的有线局域网100的物理层电路200的示例的示意图。物理层电路200包括：发射器电路，该发射器电路包括曼彻斯特编码器202和可变延迟驱动器300；接收器电路218，该接收器电路包括检测电路212和接收放大器206、208、210；以及干扰/噪声补偿电路，该干扰/噪声补偿电路包括共模调光器500、共模扼流圈204、电阻器214(例如，10千欧姆(kω)电阻器)、以及电容器216(例如，100纳法拉(nf)电容器)。发射器电路和接收器电路218都连接到相同的通信总线104。因此，通信总线104可以用于传输和接收数据。在一些实施方案中，通信总线104可以包括单个双绞线(例如，非屏蔽双绞线或utp)。
可变延迟驱动器300被配置为将由曼彻斯特编码器202提供到可变延迟驱动器300的信号驱动到可变延迟驱动器300的差分输出txp、txn。可变延迟驱动器300还被配置为控制可变延迟驱动器300的驱动器输出的转换速率和振幅(例如，不同输出摆动电平)。可变延迟驱动器300还被配置为容忍通过通信总线104在可变延迟驱动器300的驱动器输出处接收的高干扰(例如，大约 /-40伏或更高的共模干扰)和噪声。可变延迟驱动器300还被配置为保护自身免受在可变延迟驱动器300的驱动器输入处的高输入电压影响。由于用于发射的10speemi标准相对严格，因此可以降低可变延迟驱动器300的驱动器输出的转换速率，以减小在可变延迟驱动器300的驱动器输出处提供的被驱动的发射信号的高频分量。在驱动器输出处的被驱动的发射信号中的高频分量的减小可以导致物理层电路200的总发射减少。而且，干扰/噪声容限和输入电压保护使可变延迟驱动器300能够在汽车的易受噪声和干扰环境中操作。可变延迟驱动器300的这些特性使可变延迟驱动器300适于汽车环境。下面参考图3和图4公开关于物理层电路200的更多细节。
共模调光器500被配置为在体电流注入(bci)状况期间保护敏感的接收电路(例如，检测电路212和接收放大器206、208、210)免受从通信总线104接收的干扰(例如，共模干扰)和噪声。例如，共模调光器500被配置为通过电阻器214汲取足够的电流，以消除危险的高共模干扰并使通过通信总线104接收的信号的电压在接收器电路218处下降到安全水平。作为非限制性示例，共模调光器500可以被配置为维持到达接收器电路218的信号的电压，以保持低于接收器电路218的高功率轨(例如，3.3v)。共模调光器500允许在接收器电路218中使用高增益接收器(例如，接收放大器206、208、210)和信号/脉冲/冲突检测器(例如，检测电路212)，滤除共模干扰信号，并且导致低抖动和低功耗。下面将参考图5讨论关于共模调光器500的更多细节。在一些实施方案中，共模调光器500可以用于低功率应用。
检测电路212可以包括信号检测电路、反射检测电路、睡眠模式检测电路、冲突检测电路、其他电路或它们的组合。信号检测电路可以被配置为检测通过通信总线104接收的信号。反射检测电路可以被配置为诊断通信总线104(例如，通过检测通信总线104上的短路、开路，其他问题或它们的组合)。睡眠模式检测电路可以被配置为响应于经由通信总线104接收的睡眠或唤醒消息而触发接收器电路218睡眠或唤醒。冲突检测电路可以被配置为检测通信总线104上的信号冲突。还可以实现信号和活动检测。
为了提供附加的干扰/噪声保护，共模扼流圈204被配置为减少(例如，抑制)通过通信总线104接收的共模干扰，并且电容器216被配置为滤除从通信总线104接收的信号的直流(dc)分量。
图3是图2的物理层电路200的可变延迟驱动器300的示例的示意图。可变延迟驱动器300包括多个子驱动器304，该多个子驱动器可操作地并联耦接在驱动器输入306与驱动器输出308之间。可变延迟驱动器300还包括一个或多个延迟元件302，该一个或多个延迟元件耦接在驱动器输入306与子驱动器304中的一个或多个子驱动器之间，以在不同的时间点向子驱动器304中的至少两个子驱动器传送输入发射数据信号310来控制在驱动器输出308处被驱动的发射信号312的转换速率。如果适用的话(例如，子驱动器304中的第一个子驱动器可以具有或可以不具有延迟元件302中的对应一个延迟元件)，子驱动器304中的每个子驱动器及其对应延迟元件302中的一个延迟元件可以被称为“级”。
可变延迟驱动器300还包括延迟控制器314，该延迟控制器被配置为控制延迟元件302所引起的延迟的量。例如，延迟控制器314可以被配置为向多个延迟元件302提供多个延迟信号316。多个延迟元件302可以各自是可控制的，以设置由此引起的延迟量。作为非限制性示例，延迟信号316可以包括两位信号，该两位信号被配置为将对应延迟元件的延迟设置为四个不同的延迟值中的任一个(例如，0延迟、7.5纳秒(ns)延迟、15ns延迟、15ns延迟或25ns延迟)。应当理解，延迟信号316的多于两个位将会允许比四个不同的延迟值更大的数量被信号传输到延迟元件302作为具体非限制性示例，由延迟元件302引起的延迟可以遵循恒定延迟模式、遵循升余弦形状的延迟或它们的组合。可以将每个级的输出相加在一起以产生被驱动的发射信号312。
在图3中所示的实施方案中，延迟元件302使子驱动器304在不同的时间点接收发射数据信号310。因此，在驱动器输出308处，子驱动器304中的每个子驱动器将开始在相对于其他子驱动器的交错的时间点驱动新接收位。与不交错驱动导致的转换速率相比，被驱动的发射信号312的驱动的这种交错导致转换速率降低。降低的转换速率消除驱动器输出308的具有导致emi发射的趋势的较高频分量。因此，与不使用交错驱动的驱动器相比，可变延迟驱动器300导致更低的emi发射。级的使用，如图3的可变延迟驱动器300中那样，也可以允许不同的延迟和不同的电流电平控制。
每个级还可以包括具有升余弦或恒定值的转向电流。因此，除了转换速率控制之外，可变延迟驱动器300还能够进行在其驱动器输出308处的振幅控制。下面将参考图4讨论关于转向电流和可控制的振幅的更多细节。
图4是图3的可变延迟驱动器300的子驱动器400的示例的示意图。如在图4中可看到的那样，子驱动器400中的电流通过差分数据进行切换。子驱动器400被配置为保护数据并容忍子驱动器400的操作地耦接到通信总线104的输出outp、outn上的高共模浪涌。可以从通信总线104(图2)接收这些浪涌。子驱动器400包括用于每个输入dn、dp的高速输入级402和用于每个输入dn、dp的高电压中间级404。高速输入级402包括数据交换机，该数据交换机包括高速晶体管406，并且高电压中间级404包括与高速晶体管406级联的高电压晶体管408和与高电压晶体管408级联的保护二极管410。晶体管的设计涉及在装置速度与对高电压的容限之间的折衷(例如，与具有相对大尺寸的装置相比，具有相对小尺寸的装置倾向于相对更快地操作但具有相对更差的电压容限)。因此，如本文所用，如本文所用的术语“高速晶体管”和“高电压晶体管”承认这些设计折衷。如本文所用的术语“高速晶体管”是比“高电压晶体管”更快地接通和断开的晶体管。而且，如本文所用，“高电压晶体管”是能够在其端子处承受比“高速晶体管”更高的电压电位差的晶体管。因此，子驱动器400可以以由高速输入级402提供的相对较高的速度进行切换，而不牺牲由高电压中间态404提供的对装置和数据的相对较高的电压保护。因此，子驱动器400可以容忍可操作地耦接到输出outp、outn的通信总线104(图2)上的高共模浪涌。在一些实施方案中，振幅可以由数模转换器(dac)控制。
子驱动器400还可以包括电路部件412，该电路部件包括与在电容器cc之间的电阻器rr(例如，25ω电阻器)串联的电容器cc(例如，100nf电容器)。作为非限制性示例，电路部件412可以是片外电路部件(例如，被配置为焊接到印刷电路板的离散电容器和电阻器)。在操作中，电流is可以通过电容器cc和电阻器rr。在一些实施方案中，在电阻器rr之间的端子可以接地(零伏)。因此，跨子驱动器400的输出端子txp、txn的峰-峰电压(例如，跨电路部件412的电阻器rr测量的)可以由vtx(pk)＝is*(50ω)给出，其中rr＝25ω。在一些实施方案中，is可以从2.5毫安(ma)变化到15ma。作为非限制性示例，在is＝10ma的情况下，vtx(pk)可以是约1伏峰-峰(其中在电阻器rr之间的端子接地)。
由于vtx(pk)随电流is而变，如果控制is，那么可以控制子驱动器400的输出的振幅。因此，子驱动器400包括被配置为控制电流is的一个或多个可变电流源414、416。作为非限制性示例，可变电流源414可以包括nmos可变电流源，并且可变电流源416可以包括pmos可变电流源。在一些实施方案中，可变电流源414、416可以分别由寄存器控制器420、418控制。寄存器控制器420、418可以被配置为分别输出电压信号428、426，电压信号对应于在输出端子txp和txn之间的vtx(pk)的期望的电压振幅值。可变电流源414、416被配置为传导适当的电流is以在输出端子txp、txn处实现期望的电压振幅vtx(pk)。在可变电流源414由模拟输入控制并且寄存器控制器422、418分别提供数字电压信号428、426的实施方案中，子驱动器400可以包括一个或多个数模转换器(dac)432、430。dac432、430被配置为将电压信号428、426转换为模拟电压信号432、430，模拟电压信号分别被提供到可变电流源414、416。作为非限制性示例，寄存器控制器422、418可以被配置为用对应于vtx(pk)的八个或更少的不同电压振幅电平的三位电压信号428、426来控制可变电流源414、416。在具体非限制性示例中，电压信号428、426可以选择性地指示250mv、500mv、750mv、1v、1.25v或1.5v。
图5是图2的电路200的共模调光器500的示例的示意图。共模调光器被配置为使电路200的接收器电路218能够在bci条件下容忍高共模干扰、实现共模干扰信号滤波、实现低抖动、以及汲取低功率。共模调光器500包括共模调光器单元502，该共模调光器单元可操作地耦接到差分放大器504。共模调光器500在图5的共模调光器500的iop和ion端子处可操作地耦接到图2的电路200的电阻器214。
共模调光器500还包括电压参考电路506，该电压参考电路可操作地耦接到差分放大器504的非反相输入端子。电压参考电路506被配置为向差分放大器504的非反相输入端子提供参考电压vref。作为非限制性示例，电压参考电路506可以包括分压器电路，该分压器电路包括串联在高轨电压电位vdd与低轨电压电位vss之间的电阻器r1和电阻器r2，诸如图5所示。可以选择电阻器r1、r2的值以将参考电压vref设置为期望的电平。
共模调光器500被配置为维持可操作地耦接到图2的接收器电路218的iop和ion端子处的电压小于或等于参考电压vref。在一些实施方案中，参考电压vref可以被选择为接收器电路218的高轨电压(vdd)。在一些实施方案中，共模调光器500被配置为维持iop和ion端子处的电压大于或等于接收器电路218的低轨电压vss(例如，接地)。
差分放大器504的反相输入分别通过反馈电阻器r3、r4可操作地耦接到共模调光器的iop和ion端子。因此，在差分放大器504的反相输入处接收到的反馈电压vfb由图2的通信总线104的信号电平控制。换句话说，通信总线104通过两对电阻器(r3和r4；图2的电阻器214)可操作地耦接到差分放大器的反相输入。
差分放大器504的非反相输出可操作地耦接到晶体管q2的栅极，晶体管q2的栅极可操作地与晶体管q1串联耦接在高轨电压电位vdd与低轨电压电位之间。晶体管q1的栅极可操作地耦接到晶体管q1和q2的漏极并耦接到共模调光器单元502的晶体管q5和q6的栅极。共模调光器单元502的晶体管q5可操作地与晶体管q3串联耦接在vdd与vss之间，并且晶体管q6可操作地与晶体管q4串联耦接在vdd与vss之间。晶体管q5和q3的漏极可操作地耦接到iop端子，并且晶体管q6和q4的漏极可操作地耦接到ion端子。换句话说，共模调光器单元502包括两对晶体管(q3和q5；q4和q6)，该两对晶体管中的每对晶体管串联耦接在高轨电压电位与低轨电压电位之间。晶体管q3和q4的栅极可操作地耦接到差分放大器504的反相输出。共模调光器单元502还包括分别耦接在晶体管q3、q4、q5和q6的栅极和漏极之间的电容器c1、c2、c3和c4。
如图5所示，晶体管q1、q5和q6是p型晶体管(例如，p型金属氧化物半导体(pmos)晶体管)，并且晶体管q2、q3和q4是n型晶体管(例如，n型金属氧化物半导体(nmos)晶体管)。如果在iop和ion端子处接收到高共模干扰电压电位(即，大于参考电压vref)，那么在差分放大器504的反相输入处的电压电位vfb将高于在差分放大器504的非反相输入处的参考电压vref。因此，差分放大器504将其非反相输出驱动到逻辑电平低并将其反相输出驱动到逻辑电平高。因此，晶体管q3和q4的栅极被驱动为高，从而使晶体管q3和q4导通，并且将电流从iop和ion端子传导到vss端子。当电流从iop和ion端子传导时，跨电阻器214(图2)的电压降增大，从而将端子iop和ion处的电压电位下拉到vref。
另一方面，如果在iop和ion端子处接收到低共模干扰电压电位(即，小于vss)，那么在差分放大器504的反相输入处的电压电位vfb将低于在差分放大器504的非反相输入处的参考电压vref。因此，差分放大器504将其非反相输出驱动到逻辑电平高并将其反相输出驱动到逻辑电平低。因此，晶体管q5和q6的栅极被驱动为低，从而使晶体管q5和q6导通，并且将电流从iop和ion端子传导到vdd。当电流从iop和ion端子传导时，跨电阻器214(图2)的电压降的振幅增大(即，较大负电压降)，从而将端子iop和ion处的电压电位上拉到至少vss。
图6示出了根据一些实施方案的由图2的电路200产生的模拟的emi发射图600。emi发射图600包括根据标准规范的发射掩模602的图，以及由电路200产生的模拟的发射掩模604的图。如可看出的那样，发射光谱604完全在发射掩模602内。
图7是在一些实施方案中可使用的计算装置700的框图。计算装置700包括可操作地耦接到一个或多个数据存储装置704(本文有时被称为“存储装置”704)的一个或多个处理器702(本文有时被称为“处理器”702)。存储装置704包括存储在其上的计算机可读指令。计算机可读指令被配置为指示处理器702执行本文公开的实施方案的操作。例如，计算机可读指令可以被配置为指示处理器702执行针对电路200(图1和图2)、可变延迟驱动器300(图2和图3)、子驱动器400(图4)、共模调光器500(图5)或它们的组合讨论的操作的至少一部分或全部。
如在本公开中所用，术语“模块”或“部件”可以是指被配置为执行可存储在计算系统的通用硬件(例如，计算机可读介质、处理装置等)上和/或由其执行的模块或部件和/或软件对象或软件例程的动作的具体硬件实施方式。在一些实施方案中，本公开中描述的不同部件、模块、引擎和服务可以被实现为在计算系统上执行的对象或进程(例如，作为单独的线程)。虽然本公开中描述的一些系统和方法一般被描述为以软件(存储在通用硬件上和/或由其执行)实现，但是具体硬件实施方式或软件与具体硬件实施方式的组合也是可能的并是可设想的。
如在本公开中所用，关于多个要素的术语“组合”可以包括所有要素的组合或一些要素的各种不同的子组合中的任一种。例如，短语“a、b、c、d或它们的组合”可以是指a、b、c或d中的任一个；a、b、c和d中的每一者的组合；以及a、b、c或d的任何子组合，诸如a、b和c；a、b和d；a、c和d；b、c和d；a和b；a和c；a和d；b和c；b和d；或c和d。
本公开并尤其是所附权利要求书(例如，所附权利要求书的正文)中使用的术语一般旨在作为“开放性”术语(例如，术语“包括(including)”应当被解释为“包括但不限于”，术语“具有”应当被解释为“至少具有”，术语“包括(includes)”应当被解释为“包括但不限于”等)。
另外，如果旨在在所引入的权利要求叙述中使用特定数字，那么在权利要求书中将明确地叙述此类意图，并且在没有此类叙述的情况下，不存在此类意图。例如，为了有助于理解，以下所附权利要求书可以包含对引导短语“至少一个”和“一个或多个”的使用以引入权利要求叙述。然而，甚至当相同的权利要求包括引导短语“一个或多个”或“至少一个”以及诸如“一个”或“一种”的不定冠词(例如，“一个”和/或“一种”应当被解释为表示“至少一个”或“一个或多个”)时，此类短语的使用也不应被解释为暗示由不定冠词“一个”或“一种”引入的权利要求叙述将包含此类引入的权利要求叙述的任何特定权利要求限制为仅包含一个此类叙述的实施方案；对于用于引入权利要求叙述的定冠词的使用也是如此。
另外，即使明确地叙述所引入的权利要求叙述的特定数字，本领域的技术人员也将认识到，此类叙述应当被解释为表示至少所叙述的数字(例如，在没有其他修饰语的情况下，“两个叙述”的直率叙述表示至少两个叙述或两个或更多叙述)。此外，在使用类似于“a、b和c等中的至少一个”或“a、b和c等中的一个或多个”的惯例的那些情况下，一般来讲，此类构造旨在包括仅a、仅b、仅c、a和b一起、a和c一起、b和c一起、或a、b和c一起等。
此外，无论是在说明书、权利要求书还是附图中，呈现两个或更多个替代术语的任何转折词或短语应当被理解为设想包括术语中的一个、术语中的任一个或两个术语的可能性。例如，短语“a或b”应理解为包括“a”或“b”或“a和b”的可能性。
实施例
以下的是示例性实施方案的非穷举的非限制性列表。以下列出的示例性实施方案中的每个并非都单独地指示为可与以下列出的示例性实施方案的所有其他示例性实施方案和以上讨论的实施方案组合。然而，这些示例性实施方案旨在可与所有其他示例性实施方案和以上讨论的实施方案组合，除非本领域的普通技术人员清楚实施方案不可组合。
实施例1：用于与有线局域网的通信总线接合的物理层电路，该物理层电路包括：可变延迟驱动器，该可变延迟驱动器可操作地耦接到包括共享传输介质的通信总线，该可变延迟驱动器包括：多个子驱动器，该多个子驱动器可操作地并联耦接在可变延迟驱动器的驱动器输入与可变延迟驱动器的驱动器输出之间；一个或多个延迟元件，该一个或多个延迟元件可操作地耦接在驱动器输入与多个子驱动器中的一个或多个子驱动器之间，以在不同的时间点向子驱动器中的至少两个子驱动器传送发射数据信号来控制在驱动器输出处的被驱动的发射信号的转换速率。
实施例2：根据实施例1所述的物理层电路，其中多个子驱动器中的至少一个子驱动器包括高速输入级和高电压中间级。
实施例3：根据实施例2所述的物理层电路，其中高速输入级包括高速晶体管。
实施例4：根据实施例2和3中任一项所述的物理层电路，其中高电压中间级包括高电压晶体管和二极管。
实施例5：根据实施例1至4中任一项所述的物理层电路，还包括接收器电路，该接收器电路可操作地耦接到通信总线。
实施例6：根据实施例5所述的物理层电路，其中接收器电路包括检测电路。
实施例7：根据实施例6所述的物理层电路，其中反射检测电路被配置为检测通信总线中的短路、开路或两者。
实施例8：根据实施例5至7中任一项所述的物理层电路，其中接收器电路包括至少一个接收放大器。
实施例9：根据实施例5至8中任一项所述的物理层电路，还包括共模调光器，该共模调光器被配置为保护接收电路免受共模干扰。
实施例10：根据实施例9所述的物理层电路，其中共模调光器包括可操作地耦接到共模调光器单元的差分放大器，该差分放大器被配置为驱动共模调光器单元，以在接收器电路处下拉过高的共模干扰并且上拉过低的共模干扰。
实施例11：根据实施例1至10中任一项所述的物理层电路，还包括共模扼流圈，该共模扼流圈可操作地耦接在可变延迟驱动器与通信总线之间。
实施例12：根据实施例1至11中任一项所述的物理层电路，还包括曼彻斯特编码器，该曼彻斯特编码器可操作地耦接到驱动器输入。
实施例13：用于与有线局域网的通信总线接合的物理层的电路，该电路包括：接收器电路，该接收器电路可操作地耦接到通信总线，该通信总线包括共享传输介质；以及共模调光器，该共模调光器可操作地耦接到接收器电路和通信总线，该共模调光器被配置为保护接收器电路免受共模干扰。
实施例14：根据实施例13所述的电路，其中共模调光器包括：差分放大器；以及共模调光器单元，该共模调光器单元可操作地耦接到差分放大器。
实施例15：根据实施例14所述的电路，其中通信总线可操作地耦接到差分放大器的反相输入。
实施例16：根据实施例15所述的电路，其中通信总线通过两对电阻器可操作地耦接到差分放大器的反相输入。
实施例17：根据实施例14至16中任一项所述的电路，还包括电压参考电路，该电压参考电路可操作地耦接到差分放大器的非反相输入，该电压参考电路被配置为向差分放大器的非反相输入提供参考电压。
实施例18：根据实施例17所述的电路，其中共模调光器被配置为维持接收器电路处的电压电平处于或低于参考电压。
实施例19：根据实施例14至18中任一项所述的电路，其中共模调光器单元包括两对晶体管，该两对晶体管中的每一对晶体管串联耦接在高轨电压电位与低轨电压电位之间。
实施例20：根据实施例19所述的电路，其中两对晶体管中的第一对晶体管的漏极可操作地耦接到共模调光器的第一输入端子，并且两对晶体管中的第二对晶体管的漏极可操作地耦接到共模调光器的第二输入端子。
实施例21：根据实施例19和20中任一项所述的电路，其中两对晶体管的n型金属氧化物半导体晶体管的栅极可操作地耦接到差分放大器的反相输出。
实施例22：根据实施例19至21中任一项所述的电路，其中两对晶体管的p型金属氧化物半导体(pmos)晶体管的栅极可操作地耦接到另一个pmos晶体管的栅极，该另一个pmos晶体管可操作地与n型金属氧化物半导体(nmos)晶体管串联耦接在高轨电压电位与低轨电压电位之间，该nmos晶体管的栅极可操作地耦接到差分放大器的非反相输出。
实施例23：根据实施例13至22中任一项所述的电路，还包括发射电路，该发射电路包括可操作地耦接到通信总线的可变延迟驱动器。
实施例24：根据实施例13至23中任一项所述的电路，还包括一个或多个电阻器，该一个或多个电阻器耦接在共模调光器与通信总线之间。
实施例25：用于与有线局域网的通信总线接合的物理层的电路，该电路包括：可变延迟驱动器，该可变延迟驱动器可操作地耦接到包括共享传输介质的通信总线，该可变延迟驱动器被配置为控制在驱动器输出处的被驱动的发射信号的转换速率；接收器电路，该接收器电路可操作地耦接到通信总线；以及共模调光器，该共模调光器可操作地耦接到接收器电路和通信总线，该共模调光器被配置为保护接收器电路免受共模干扰。
实施例26：根据实施例25所述的电路，还包括共模扼流圈，该共模扼流圈可操作地耦接在通信总线与可变延迟驱动器、共模调光器、以及接收器电路之间，该共模扼流圈被配置为抑制对通信总线的共模干扰。
实施例27：根据实施例25至26中任一项所述的电路，还包括曼彻斯特编码器，该曼彻斯特编码器可操作地耦接到可变延迟驱动器的驱动器输入。
实施例28：根据实施例25至27中任一项所述的电路，还包括一个或多个电容器，一个或多个电容器可操作地耦接在通信总线与可变延迟驱动器、接收器电路、以及共模调光器之间，一个或多个电容器被配置为将可变延迟驱动器、接收器电路和共模调光器与通信总线上的直流电压隔离。
实施例29：根据实施例25至28中任一项所述的电路，其中可变延迟驱动器还被配置为控制在可变延迟驱动器的驱动器输出处的电压信号的振幅。
实施例30：根据实施例25至29中任一项所述的电路，其中可变延迟驱动器包括多个子驱动器，其中多个子驱动器中的至少一个子驱动器包括至少一个可变电流源，该至少一个可变电流源被配置为控制提供到多个子驱动器中的至少一个子驱动器的电流量，从而控制在可变延迟驱动器的驱动器输出处的电压信号的振幅。
结论
虽然本文已经关于某些示出的实施方案描述了本公开，但是本领域的普通技术人员将认识到并理解到本发明不限于此。相反，可以在不脱离如以下权利要求保护的本发明的范围及其合法的等同物的情况下，对所示和所述的实施方案做出许多添加、删除和修改。另外，来自一个实施方案的特征可以与另一个实施方案的特征组合，同时仍涵盖在如本发明人设想的本发明的范围内。
1.用于与有线局域网的通信总线接合的物理层电路，所述物理层电路包括：
可变延迟驱动器，所述可变延迟驱动器可操作地耦接到包括共享传输介质的通信总线，所述可变延迟驱动器包括：
多个子驱动器，所述多个子驱动器可操作地并联耦接在所述可变延迟驱动器的驱动器输入与所述可变延迟驱动器的驱动器输出之间；
一个或多个延迟元件，所述一个或多个延迟元件可操作地耦接在所述驱动器输入与所述多个子驱动器中的一个或多个子驱动器之间，以在不同的时间点向所述子驱动器中的至少两个子驱动器传送发射数据信号来控制在所述驱动器输出处的被驱动的发射信号的转换速率。
2.根据权利要求1所述的物理层电路，其中所述多个子驱动器中的至少一个子驱动器包括高速输入级和高电压中间级。
3.根据权利要求2所述的物理层电路，其中所述高速输入级包括高速晶体管。
4.根据权利要求2所述的物理层电路，其中所述高电压中间级包括高电压晶体管和二极管。
5.根据权利要求1所述的物理层电路，还包括接收器电路，所述接收器电路可操作地耦接到所述通信总线。
6.根据权利要求5所述的物理层电路，其中所述接收器电路包括检测电路。
7.根据权利要求6所述的物理层电路，其中检测电路被配置为检测所述通信总线中的短路、开路或两者。
8.根据权利要求5所述的物理层电路，其中所述接收器电路包括至少一个接收放大器。
9.根据权利要求5所述的物理层电路，还包括共模调光器，所述共模调光器被配置为保护所述接收电路免受共模干扰。
10.根据权利要求9所述的物理层电路，其中所述共模调光器包括可操作地耦接到共模调光器单元的差分放大器，所述差分放大器被配置为驱动所述共模调光器单元，以在所述接收器电路处下拉过高的共模干扰并且上拉过低的共模干扰。
11.根据权利要求1所述的物理层电路，还包括共模扼流圈，所述共模扼流圈可操作地耦接在所述可变延迟驱动器与所述通信总线之间。
12.根据权利要求1所述的物理层电路，还包括曼彻斯特编码器，所述曼彻斯特编码器可操作地耦接到所述驱动器输入。
13.用于与有线局域网的通信总线接合的物理层的电路，所述电路包括：
接收器电路，所述接收器电路可操作地耦接到通信总线，所述通信总线包括共享传输介质；和
共模调光器，所述共模调光器可操作地耦接到所述接收器电路和所述通信总线，所述共模调光器被配置为保护所述接收器电路免受共模干扰。
14.根据权利要求13所述的电路，其中所述共模调光器包括：
差分放大器；和
共模调光器单元，所述共模调光器单元可操作地耦接到所述差分放大器。
15.根据权利要求14所述的电路，其中所述通信总线可操作地耦接到所述差分放大器的反相输入。
16.根据权利要求15所述的电路，其中所述通信总线通过两对电阻器可操作地耦接到所述差分放大器的所述反相输入。
17.根据权利要求14所述的电路，还包括电压参考电路，所述电压参考电路可操作地耦接到所述差分放大器的非反相输入，所述电压参考电路被配置为向所述差分放大器的所述非反相输入提供参考电压。
18.根据权利要求17所述的电路，其中所述共模调光器被配置为维持所述接收器电路处的电压电平处于或低于所述参考电压。
19.根据权利要求14所述的电路，其中所述共模调光器单元包括两对晶体管，所述两对晶体管中的每一对晶体管串联耦接在高轨电压电位与低轨电压电位之间。
20.根据权利要求19所述的电路，其中所述两对晶体管中的第一对晶体管的漏极可操作地耦接到所述共模调光器的第一输入端子，并且所述两对晶体管中的第二对晶体管的漏极可操作地耦接到所述共模调光器的第二输入端子。
21.根据权利要求19所述的电路，其中所述两对晶体管的n型金属氧化物半导体晶体管的栅极可操作地耦接到所述差分放大器的反相输出。
22.根据权利要求19所述的电路，其中所述两对晶体管的p型金属氧化物半导体(pmos)晶体管的栅极可操作地耦接到另一个pmos晶体管的栅极，所述另一个pmos晶体管可操作地与n型金属氧化物半导体(nmos)晶体管串联耦接在高轨电压电位与低轨电压电位之间，所述nmos晶体管的栅极可操作地耦接到所述差分放大器的非反相输出。
23.根据权利要求13所述的电路，还包括发射电路，所述发射电路包括可操作地耦接到所述通信总线的可变延迟驱动器。
24.根据权利要求13所述的电路，还包括一个或多个电阻器，所述一个或多个电阻器耦接在所述共模调光器与所述通信总线之间。
25.用于与有线局域网的通信总线接合的物理层的电路，所述电路包括：
可变延迟驱动器，所述可变延迟驱动器可操作地耦接到包括共享传输介质的通信总线，所述可变延迟驱动器被配置为控制在所述驱动器输出处的被驱动的发射信号的转换速率；
接收器电路，所述接收器电路可操作地耦接到所述通信总线；和
共模调光器，所述共模调光器可操作地耦接到所述接收器电路和所述通信总线，所述共模调光器被配置为保护所述接收器电路免受共模干扰。
26.根据权利要求25所述的电路，还包括共模扼流圈，所述共模扼流圈可操作地耦接在所述通信总线与所述可变延迟驱动器、所述共模调光器、以及所述接收器电路之间，所述共模扼流圈被配置为抑制对所述通信总线的共模干扰。
27.根据权利要求25所述的电路，还包括曼彻斯特编码器，所述曼彻斯特编码器可操作地耦接到所述可变延迟驱动器的驱动器输入。
28.根据权利要求25所述的电路，还包括一个或多个电容器，所述一个或多个电容器可操作地耦接在所述通信总线与所述可变延迟驱动器、所述接收器电路、以及所述共模调光器之间，所述一个或多个电容器被配置为将所述可变延迟驱动器、所述接收器电路和所述共模调光器与所述通信总线上的直流电压隔离。
29.根据权利要求25所述的电路，其中所述可变延迟驱动器还被配置为控制在所述可变延迟驱动器的驱动器输出处的电压信号的振幅。
30.根据权利要求25所述的电路，其中所述可变延迟驱动器包括多个子驱动器，其中所述多个子驱动器中的至少一个子驱动器包括至少一个可变电流源，所述至少一个可变电流源被配置为控制提供到所述多个子驱动器中的至少一个子驱动器的电流量，从而控制在所述可变延迟驱动器的驱动器输出处的电压信号的振幅。
技术总结