本公开大体上涉及半导体存储器和方法,并且更具体地说,涉及针对用于管理数据和错误信息的存储器控制器的设备、系统和方法。
背景技术:
1、存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器,包含易失性和非易失性存储器。易失性存储器可需要功率来维持其数据(例如,主机数据、错误数据等)且包含随机存取存储器(ram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)和闸流体随机存取存储器(tram)等等。非易失性存储器可以通过在未供电时保持所存储数据来提供持久数据,且可以包含nand快闪存储器、nor快闪存储器、铁电随机存取存储器(feram)和电阻可变存储器,例如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram)和磁阻式随机存取存储器(mram),比如自旋力矩转移随机存取存储器(stt ram)等等。
2、存储器装置可耦合到主机(例如,主机计算装置)以存储数据、命令和/或指令以供主机在计算机或电子系统正操作时使用。举例来说,数据、命令和/或指令可以在计算或其它电子系统的操作期间在主机与存储器装置之间传递。控制器可用于管理主机和存储器装置之间的数据、命令和/或指令的传递。
技术实现思路
1.一种方法,其包括:
2.根据权利要求1所述的方法,其进一步包括从所述存储器装置接收数据而不进行错误校正译码或错误检测译码。
3.根据权利要求1所述的方法,其进一步包括通过固件禁止启用所述存储器装置的动态电压频率调整核心(dvfsc)。
4.根据权利要求1所述的方法,其进一步包括通过固件禁止启用所述存储器装置的亚阈值电流减小电路(scrc)。
5.根据权利要求1所述的方法,其中所述方法包含在生成所述错误校正信息之前生成所述错误检测信息。
6.根据权利要求5所述的方法,其进一步包括由所述数据管理电路系统在生成所述错误检测信息之后且在生成所述错误校正信息之前对所述数据进行加密;
7.根据权利要求5所述的方法,其进一步包括由所述数据管理电路系统在生成所述错误检测信息之前对所述数据执行独立磁盘冗余阵列(raid)恢复操作;
8.一种方法,其包括:
9.根据权利要求8所述的方法,其进一步包括不由所述存储器装置对所述数据执行错误校正或错误检测操作。
10.根据权利要求8所述的方法,其中所述方法包含在执行所述错误检测操作之前执行所述错误校正操作。
11.根据权利要求10所述的方法,其中所述数据包括经加密数据;且
12.根据权利要求10所述的方法,其进一步包括由所述数据管理电路系统在执行所述错误检测操作之后对所述数据执行独立磁盘冗余阵列(raid)恢复操作;
13.一种存储器控制器,其包括:
14.根据权利要求13所述的存储器控制器,其中所述数据管理电路系统经配置以基于正操作的存储器的类型选择性地启用所述错误校正电路系统;且
15.根据权利要求13所述的存储器控制器,其中所述数据管理电路系统包含耦合于所述错误检测电路系统和所述错误校正电路系统之间的低功率芯片猎杀(lpck)电路系统;
16.根据权利要求15所述的存储器控制器,其中所述数据管理电路系统包含耦合于所述错误检测电路系统和所述lpck电路系统之间的加密电路系统;
17.根据权利要求13所述的存储器控制器,其中所述数据管理电路系统包含耦合到所述错误检测电路系统的独立磁盘冗余阵列(raid)电路系统;
18.根据权利要求17所述的存储器控制器,其中所述数据管理电路系统包含加密电路系统,所述加密电路系统耦合到所述raid电路系统且经配置以对所述数据进行加密且对经加密数据进行解密;
19.根据权利要求13所述的存储器控制器,其中所述多个数据引脚包括十六个引脚,且所述多个dmi引脚包括两个引脚;且
20.一种存储器系统,其包括:
21.根据权利要求20所述的存储器系统,其中所述媒体控制电路系统经配置以根据第一协议操作所述多个存储器装置的第一子集,且根据第二协议操作所述多个存储器装置的第二子集。
22.根据权利要求21所述的存储器系统,其中所述存储器控制器经配置以:
23.根据权利要求22所述的存储器系统,其中所述存储器控制器经配置以: