本发明涉及时钟门控，特别涉及一种电子装置以及用来在该电子装置中进行时钟门控的方法。
背景技术：
1、根据低功耗的要求，现有的芯片典型地会具备多个时钟开关电路来控制是否致能对应的低功耗电路。然而，在对一待测电路进行测试时，上述低功耗电路需要被致能才可将该待测电路需要的时钟信号传递至该待测电路。因此，尽管这样的芯片设计了相关的低功耗控制，使得上述低功耗电路能在低功耗模式中被禁能以降低功耗，但在对该待测电路进行测试时又需要致能上述低功耗电路而产生额外的功耗。
2、因此，需要一种新颖的方法以及相关架构，以使得该芯片在运行于低功耗模式的情况下依然能对该待测电路进行测试。
技术实现思路
1、本发明的目的在于提供一种电子装置以及用来在该电子装置中进行时钟门控的方法，以在没有副作用或较不会带来副作用的情况下解决相关技术的问题。
2、本发明至少一实施例提供一种电子装置。该电子装置包含至少一功能性电路、一待测电路以及至少一门控电路。该至少一功能性电路可用来依据至少一主要(primary)时钟运行，以及该待测电路可用来依据至少一次要(secondary)时钟运行。另外，该至少一门控电路可用来依据至少一主要致能信号控制是否致能该至少一主要时钟，以及依据该至少一主要致能信号以及一次要致能信号控制是否致能该至少一次要时钟。
3、本发明至少一实施例提供一种用来在一电子装置中进行时钟门控的方法。该方法包含：利用该电子装置的至少一功能性电路依据至少一主要时钟运行；利用该电子装置的一待测电路依据至少一次要时钟运行；以及利用该电子装置的至少一门控电路依据至少一主要致能信号控制是否致能该至少一主要时钟，以及依据该至少一主要致能信号以及一次要致能信号控制是否致能该至少一次要时钟。
4、本发明的实施例提供的电子装置以及方法利用一个门控电路对该主要致能信号以及该次要致能信号进行逻辑运行，以一并产生该功能性电路所需的该主要时钟以及该待测电路所需的该次要时钟。由于该门控电路的运行能使得该主要时钟以及该次要时钟的状态被分别控制，例如能在该主要时钟被禁能的情况下使得该次要时钟维持运行，因此可在该电子装置运行在省电模式的情况下(例如该功能性电路停止运行的情况下)对该待测电路进行测试。
1.一种电子装置，包含：
2.如权利要求1所述的电子装置，其中该至少一功能性电路包含一第一功能性电路以及一第二功能性电路，以及该至少一门控电路包含一第一门控电路以及一第二门控电路，其中：
3.如权利要求1所述的电子装置，其中当该至少一主要致能信号指出该电子装置的省电模式被关闭时，该至少一门控电路致能该至少一主要时钟以及该至少一次要时钟。
4.如权利要求1所述的电子装置，其中当该至少一主要致能信号指出该电子装置的省电模式被开启时，该至少一门控电路禁能该至少一主要时钟以停止该至少一功能性电路的运行。
5.如权利要求1所述的电子装置，其中当该至少一主要致能信号指出该电子装置的省电模式被开启、且该待测电路的测试模式被开启时，该至少一门控电路禁能该至少一主要时钟以停止该至少一功能性电路的运行，并且致能该至少一次要时钟以在该电子装置的省电模式被开启的情况下维持该待测电路的运行。
6.如权利要求1所述的电子装置，其中该至少一门控电路包含：
7.如权利要求6所述的电子装置，其中该至少一门控电路还包含：
8.如权利要求6所述的电子装置，其中该至少一门控电路还包含：
9.一种用来在一电子装置中进行时钟门控的方法，包含：
10.如权利要求9所述的方法，其中该至少一功能性电路包含一第一功能性电路以及一第二功能性电路，该至少一门控电路包含一第一门控电路以及一第二门控电路，以及该方法包含：
