【技术领域】
本发明涉及通信领域，特别是涉及一种通信时钟同步恢复的方法和装置。
背景技术：
对于高速的串行总线数据传输，一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里进行发送，再在接收端通过时钟恢复把时钟信息提取出来，并用恢复出的时钟对数据进行采样，在接收端获得与发送端同样时钟节拍的数据。为了在接收端获取到与发送端相同的时钟信号，需要使用数据延时恢复单元(clockanddatarecovery，简写为：cdr)从原始链路恢复出时钟数据并提取时钟信号，然后根据恢复时钟采样恢复数据。
在进行时钟恢复时，从接收到原始链路数据码流到恢复出第一个数据码元，会出现一定的时间间隔，该时间间隔即为cdr时延，为了保证通信效率，cdr时延越短越好。另一方面，目前通用cdr方案中采用接收端的本地参考时钟进行作为时钟信号，接收端本地参考时钟和发送端的发送时钟为异步时钟，因此，根据本地参考时钟恢复出来的时钟信号与原始链路发送端的发送时钟之间可能存在频率的偏差，即频偏，为了保证时钟信号的正确，频偏需要越小越好。此外，由于数据传输中的干扰等因素，实际数据传送位置相对于所期望位置的偏移，造成时钟信号的抖动，抖动需要越小越好。
鉴于此，如何克服现有技术所存在的缺陷，减小cdr时延、频偏和抖动，是本技术领域待解决的问题。
技术实现要素：
针对现有技术的以上缺陷或改进需求，本发明解决了现有的cdr技术中时延较长、频偏和抖动较多的问题。
本发明实施例采用如下技术方案：
第一方面，本发明提供了一种通信时钟同步恢复的方法，具体为：接收原始链路数据，由原始链路数据中恢复出原始链路时钟；根据分频系数对本地参考时钟进行动态分频，生成本地恢复时钟；使用原始链路时钟对接收到的原始链路数据进行采样，将采样后的数据按照写入时钟节拍逐条写入同步缓存中，其中，写入时钟节拍为原始链路时钟；按照读取时钟节拍逐条读取同步缓存中的数据，其中，读取时钟节拍为本地恢复时钟。
优选的，根据分频系数对本地参考时钟进行动态分频，包括：根据预设初始分频系数对本地参考时钟分频；根据原始链路时钟与分频后的本地参考时钟的快慢关系调整分频系数，使原始链路时钟与分频后的本地参考时钟节拍一致。
优选的，根据原始链路时钟与分频后的本地参考时钟的快慢关系调整分频系数，包括：若分频后的本地参考时钟快于原始链路时钟，减小分频系数；若分频后的本地参考时钟慢于原始链路时钟，增大分频系数。
优选的，根据原始链路时钟与分频后的本地参考时钟的快慢关系调整分频系数，还包括：原始链路时钟与分频后的本地参考时钟的快慢关系根据预设时钟周期判断。
优选的，根据同步缓存的状态信息，按照用户配置的动态调整周期，生成快慢标志，按照快慢标志确定原始链路时钟与分频后的本地参考时钟的快慢关系。
优选的，根据分频系数对本地参考时钟进行动态分频，包括：根据预设刷新周期，按照当前分频系数对本地参考时钟进行分频，重新生成当前的本地恢复时钟。
优选的，按照读取时钟节拍逐条读取同步缓存中的数据，包括：当同步缓存数据大于预设缓冲容量限制时，对同步缓存中的数据进行读取，其中，预设缓存容量表示同步缓存中保存的数据条数。
优选的，预设缓冲容量为分频系数的一半。
优选的，接收原始链路数据之后，还包括：使用容错设计和滑动时间窗口对接收到的数据进行去噪处理。
另一方面，本发明提供了一种通信时钟同步恢复的装置，具体为：包括：去噪模块1、分频模块2、写控制模块3、读控制模块4、时钟补偿模块5和同步缓存模块6；去噪模块1的数据接收端口接收外部输入的原始链路数据，去噪模块1的第一数据输出端口连接分频模块2的数据输入端口，去噪模块1的第二数据输出端口连接写控制模块3的数据输入端口，写控制模块3的数据输出接口连接同步缓存模块6的数据输入端口，同步缓存模块6的数据输出端口连接时钟补偿模块5的数据输入端口，读控制模块4的控制信号输出端口连接同步缓存模块6的控制信号输入端口；去噪模块1、分频模块2、写控制模块3、读控制模块4、时钟补偿模块5和同步缓存模块6的本地时钟信号输入端口分别接收外部输入的本地参考时钟信号，分频模块2的时钟信号输出端口向写控制模块3的分频时钟输入端口发送分频后的原始链路时钟信号，时钟补偿模块5的时钟信号输出端口向读控制模块4的分频时钟输入端口发送动态分频后的本地参考时钟信号。
与现有技术相比，本发明实施例的有益效果在于：通过将本地参考时钟进行分频减小cdr时延，通过使用动态分频的本地恢复时钟读取同步缓存中的数据来调整频偏，通过去噪和设置同步缓存的预设缓冲容量降低抖动。通过上述方式，可以降低传输系统的时延，降低本地恢复时钟与发送端的发送时钟之间的频偏，减少时钟抖动，为高速通信提供低时延高精度的本地恢复时钟信号和经时钟恢复后的数据信号。
另一方面，本发明提供的通信时钟同步恢复的装置，通过去噪模块、分频模块、写控制模块、读控制模块、时钟补偿模块和同步缓存模块的组合和特定的信号连接方式，完成时钟恢复和经时钟恢复后的信号输出，提供高效准确的时钟恢复功能。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种通信时钟同步恢复的方法流程图；
图2为本发明实施例提供的一种通信时钟同步恢复的方法使用的波形图；
图3为本发明实施例提供的另一种通信时钟同步恢复的方法流程图；
图4为本发明实施例提供的一种通信时钟同步恢复的装置结构示意图；
其中，附图标记如下：
1：去噪模块；2：分频模块；3：写控制模块；4：读控制模块；5：时钟补偿模块；6：同步缓存模块。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明是一种特定功能系统的体系结构，因此在具体实施例中主要说明各结构模组的功能逻辑关系，并不对具体软件和硬件实施方式做限定。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面就参考附图和实施例结合来详细说明本发明。
实施例1：
时钟是数字通信的基础，在信号发射端，数据是根据时钟的节拍逐拍生成。在信号接收端，数据也是根据时钟的上升沿或下降沿采样获得，根据时钟的时序获取数据的含义。为了在接收端准确的恢复出发送端的时钟节拍，目前有如下两种典型方案：1、随路时钟：发送端向对端发送数据的同时，发送一个时钟给对端，接收端可以直接获取到发送端使用的时钟信号，不需要额外的时钟恢复，但是需要占一路额外的时钟信道。2、曼彻斯特编码：数据信息每一位的中间有一跳变位，中间的跳变既作为时钟信号，又作为数据信号，即通过编码方式携带时钟信息，接收端通过解析编码进行时钟恢复，获得需要的时钟信号。
随着通信传输速率越来越高，受pcb材料、连接器带宽以及光色散等因素影响，数据信号的频率越高，畸变就越严重。使用第一种随路时钟方案会因为畸变使时钟信号产生误差，既占用通信带宽又无法获得准确的时钟信号。对于高速的串行总线来说，一般情况下都使用曼彻斯特编码方案，通过数据编码把时钟信息嵌入到传输的数据流里，然后在接收端通过时钟恢复把时钟信息提取出来，并用恢复出来的时钟对数据进行采样。本实施例中，也将时钟信息嵌入到数据流中，但不直接使用曼彻斯特编码。为了在接收端获得更准确稳定的恢复时钟信号，本实施例提供了一种简便有效的通信时钟同步恢复方法。
如图1所示，本发明实施例提供的通信时钟同步恢复的方法具体步骤如下：
步骤101：接收原始链路数据，由原始链路数据中恢复出原始链路时钟。
接收端收到的原始链路数据中，包含了发送端在数据信息中嵌入的发送时钟信号，即原始链路时钟。通过对原始链路数据中曼彻斯特编码的解析，可以从原始链路时钟中恢复出原始链路时钟。但是，由于cdr从接收到原始链路数据码流到能恢复出第一个数据码元会产生cdr时延；并且由于恢复时钟使用本地时钟，恢复出来的时钟与原始链路对端发送时钟之间会有频偏。因此，恢复出的原始链路时钟信号无法直接作为接收端的时钟信号，需要进一步获取时延和频偏更小的时钟信号，为后级的各种数据处理提供时延更小、更稳定准确的时钟源。
步骤102：根据分频系数对本地参考时钟进行动态分频，生成本地恢复时钟。
在本实施例中，为了降低时钟恢复的时延，使用高频的本地参考时钟作为本地恢复时钟的基础，并使用通用的分频系数作为预设初始分配系数对本地参考时钟进行分频，由于高频的本地参考时钟每个节拍的时间很短，在较理想的情况下，时钟恢复的时延可能小于5微秒。对于不同的通信系统，可以根据系统设置和通信协议的不同，使用相应的本地参考时钟频率和相应的分频系数。例如，对于2m系统，采用65.536mhz的参考时钟，正常分频为32分频，分频系数为32；对于8m系统，正常分频为8分频，分频系数为8。在本实施例中，使用各系统通用的分频系数作为预设初始分频系数，根据预设初始分频系数对本地参考时钟分频。分频后，即可初步获得本地恢复时钟信号。若初步获得的本地参考时钟信号与原始链路时钟的节拍快慢一致，可以直接进行使用。
但是，由于本地参考时钟和步骤101中获得的原始链路时钟来源于两个不同的时钟源，所以不是严格同频，可能存在频偏和相位差，因此初步获得的本地恢复时钟信号一般情况下与原始链路时钟的节拍快慢不一致。因此，还需要对分频系数进行补偿，使用补偿后的分频系数对本地参考时钟进行动态分频，以降低频偏。具体的，可以根据原始链路时钟与分频后的本地时钟的快慢关系调整分频系数，使分频后的本地参考时钟节拍和原始链路时钟节拍尽可能的一致。若分频后的本地参考时钟快于原始链路时钟，需要减小分频系数，以降低本地恢复时钟的频率，使本地恢复时钟节拍变慢；若分频后的本地参考时钟慢于原始链路时钟，需要增大分频系数，以提高本地恢复时钟的频率，使本地恢复时钟节拍变快。通常情况下，因为使用了高频的本地参考时钟，时钟每个节拍的时间非常短，频偏并不大，因此分频系数增大1或减小1即可使本地恢复时钟节拍和原始链路时钟节拍一致。但是，在增大1或减小1之后仍无法使节拍一致时，还可以继续增大或减小分频系数，将节拍尽可能调整到一致，以保证对数据采样的精确。
进一步的，由于传输速率和畸变等原因，从原始链路数据中恢复出的原始链路时钟频率可能并不稳定，本地恢复时钟的频率为了与原始链路时钟频率一致，需要根据原始链路时钟的实时频率调整分频系数，保证本地恢复时钟与当前的原始链路时钟频率一致。具体的，可以根据实际情况设定合适的预设刷新周期，根据预设刷新周期，在达到每个预设刷新周期时，按照当前分频系数对本地参考时钟进行分频，重新生成当前的本地恢复时钟，以配合当前的原始链路时钟的频率。
步骤103：使用原始链路时钟对接收到的原始链路数据进行采样，将采样后的数据按照写入时钟节拍逐条写入同步缓存中，其中，写入时钟节拍为原始链路时钟。
根据步骤102动态分频生成本地恢复时钟，并根据步骤101获取到原始链路时钟之后，可以通过两个时钟节拍配合同步缓存对时钟数据进行节拍恢复和去抖。由于输入的数据是根据原始链路时钟的节拍生成的，因此，对于原始链路数据的采样，以及将采样后的原始链路数据写入同步缓存中时，使用原始链路时钟作为时钟节拍，尽可能的对发送端的时钟节拍进行还原。另一方面，通过缓存可以减少因传输造成的时延，同时，由于读写时钟都为高频时钟，读写的时延也仅为高频时钟的一个节拍，由读写造成的时延也很小。
步骤104：按照读取时钟节拍逐条读取同步缓存中的数据，其中，读取时钟节拍为本地恢复时钟。
根据原始链路时钟对数据进行采样后，虽然尽可能的还原了原始链路的时钟节拍，但是由于原始链路数据可能会受到信号噪声的影响产生畸变，从原始链路数据中恢复出的原始链路时钟可能也会被畸变影响，因此采样后的数据和原始链路时钟无法直接使用，还需要通过本地时钟信号进行再生，生成理想的数字信号。由于原始链路时钟和使用预设初始分频系数分频后的本地参考时钟频率一致，同步缓存的读写快慢也就反映了原始链路时钟和本地恢复时钟的快慢关系，缓存内存储的信息条数增加速率快于读取速率，出现写满状态，表示原始链路时钟快于本地回复时钟；缓存内存储的信息条数增加速率慢于读出速率，出现读空状态，表示原始链路时钟慢于本地回复时钟。在本实施例中，通过步骤102，根据原始链路时钟和本地恢复时钟的快慢关系调整分配系数进行动态分频，可以获得与原始链路时钟一致的本地恢复时钟作为本地时钟信号。根据本地参考时钟经过动态分频调整后生成的本地恢复时钟，不会因为原始链路数据的畸变或数据丢失而出现误差，可以为后级的数据使用提供稳定的时钟源。
另一方面，为了确保数据读出的顺序和写入的顺序一致，避免数据顺序混乱造成的数据时序混乱，同步缓存使用先入先出的读写方式。
进一步的，为了使写入和读取两个节拍尽可能对准，本实施例中可以使用原始链路时钟和本地恢复时钟的上升沿作为读写的使能信号，在不同的场景中，也可以根据需要使用两个节拍的下降沿作为读写的使能信号。具体的，读写的时序如图2所示，其中0-n表示读写使能信号对应的被缓存的信息的序号。
经过步骤102-步骤104后，通过动态分配获得了稳定精确的本地恢复时钟。后续步骤中，可以将本地恢复时钟信号进行保存，在需要使用时进行获取；也可以将本地恢复时钟进行输出，向后一级输出与原始时钟一致的稳定恢复时钟信号。通过同步缓存的读入写出获得了每个节拍对应的数据，将每个节拍对应的数据按照本地恢复时钟节拍保存或输出，即可获得恢复时钟信号后的数据。以上步骤完成了本地恢复时钟的生成和原始链路数据的数据提取，为后级提供了稳定的时钟信号和时序正确的通信数据。
进一步的，在实际使用中，由于传输延迟、传输噪音等的影响，接受到的原始链路数据中每个数据的位置和发送端实际发送的数据位置可能会有偏移，造成抖动。在本实施例中，对需要进行时钟恢复的数据进行了同步缓存的读写，通过将数据写入同步缓存中再读出，可以使数据更稳定的输出，减少抖动。另一方面，在同步缓存的使用中，需要在同步缓存中保写入一定量的数据后再进行读出，避免因同步缓存为空造成的反复刷新读取，产生时钟抖动。因此，根据实际使用情况可以为同步缓存设置预设缓存容量限制，当同步缓存数据少于预设缓冲容量限制时，不对同步缓存中的数据进行读取。本实施例中的预设缓存容量限制即为远程数据传输的缓存水线中的半满水线，单位为写入缓存的数据条数。缓存水线的使用中，半满水线的设置会影响缓存的时延，本实施例中，预设缓存容量限制也会影响cdr的时延。预设缓存容量限制越小，数据的写入和读出之间的时间差越短，时延越小；但是，若预设缓存容量限制过小，会导致同步缓存刷新太频繁，造成时钟抖动。因此，在本实施例的优选方案中，较为合适的预设缓冲容量限制为分频系数的一半。
使用同步缓存时，同步缓存中数据存储量的不同状态也对应了原始链路时钟与分频后的本地参考时钟的不同快慢关系。若始链路时钟快于分频后的本地参考时钟，经过一段时间积累，同步缓存中的数据会溢出，即写满；反之，始链路时钟慢于分频后的本地参考时钟，同步缓存中的数据会被全部读出，无可读数据，所谓读空。因此，可以按照用户配置的动态调整周期，根据同步缓存的存储状态生成快慢标志。具体的，可以统计一个时间段内的读写条数：若读出条数小于写入条数，或出现写满，快慢标志设置为“原始链路时钟快于本地恢复时钟”；若读出条数大于写入条数，或出现读空时，快慢标志设置为“原始链路时钟慢于本地恢复时钟”。生成快慢标志后，可以按照快慢标志确定原始链路时钟与分频后的本地参考时钟的快慢关系，以供调整动态分配系数时使用，进而产生高精度的本地恢复时钟，以及与原始链路时钟同步的恢复数据。生成快慢标志及确定分频系数调整的具体步骤如图3所示。
进一步的，由于通信链路的噪音或设备电气特性产生的毛刺，原始链路数据中可能包含各种噪声，为了避免噪声引起的信号误判，所以在步骤101中接收原始链路数据之后，由原始链路数据中恢复出原始链路时钟之前，还需要对原始链路数据进行去噪处理。在本实施例的具体实施场景中，可以根据实际需要对噪声进行判定，避免去噪不到位，或将正确的信号误判为噪声。在本实施例的优选方案中，将信号(0或者1)维持的时间不足四分之一个周期的情况认为是毛刺，比如2m的信号，最小码元脉宽为1000/2m＝50纳秒，如果0或者1的维持时间不到10纳秒，则认为该信号是噪声。在本实施例的具体使用方案中，可以使用各种通用的信号去噪方式，例如，使用容错设计和滑动时间窗口对接收到的数据进行去噪处理。对原始链路数据中由于长距离传输引入的信道噪声和接收光模板或者设备产生的毛刺进行剔除，相当于信号3r中的restore reshape，可以去除信号中的噪音，为后续的原始链路时钟获取和数据获取提供更准确的数据源。
综上，本实施例提供的通信时钟同步恢复的方法，通过动态分配将本地恢复时钟的频率调整到与原始链路时钟的频率一致，通过同步缓存降低时钟抖动，通过去噪减少噪音引起的数据错误，为后级信号处理提供了稳定准确的本地时钟信号和通信数据信号。
实施例2：
在实际使用中，实施例1提供的通信时钟同步恢复的方法中各步骤都可以通过相应的电路或芯片实现。因此，在上述实施例1提供的通信时钟同步恢复的方法的基础上，本发明还提供了一种可用于实现上述方法的通信时钟同步恢复的装置，通过电路和芯片组合实现实施例1能够达到的通信时钟同步恢复的效果。
如图4所示，是本发明实施例的装置架构示意图。本实施例的通信时钟同步恢复的装置包括以下电路或芯片模块：去噪模块1、分频模块2、写控制模块3、读控制模块4、时钟补偿模块5和同步缓存模块6。装置各模块间由一条时钟信号通路和一条数据信号通路相互连接。
数据信号通路的连接关系如下。去噪模块1的数据接收端口接收外部输入的原始链路数据，去噪模块1的第一数据输出端口连接分频模块2的数据输入端口，去噪模块1的第二数据输出端口连接写控制模块3的数据输入端口，写控制模块3的数据输出接口连接同步缓存模块6的数据输入端口，同步缓存模块6的数据输出端口连接时钟补偿模块5的数据输入端口，读控制模块4的控制信号输出端口连接同步缓存模块6的控制信号输入端口。
时钟信号的通路连接关系如下。去噪模块1、分频模块2、写控制模块3、读控制模块4、时钟补偿模块5和同步缓存模块6的本地时钟信号输入端口分别接收外部输入的本地参考时钟信号，分频模块2的时钟信号输出端口向写控制模块3的分频时钟输入端口发送分频后的原始链路时钟信号，时钟补偿模块5的时钟信号输出端口向读控制模块4的分频时钟输入端口发送动态分频后的本地参考时钟信号
为了保证数据信号的准确，装置中数据信号处理的第一级为去噪模块1，去噪模块1对应步骤101接收原始链路数据之后的去噪步骤。去噪模块1是使用本地参考时钟，即本地的原始时钟，对原始链路数据进行滤毛刺处理，毛刺有可能是链路引入的噪声，也有可能是设备电气特性产生的毛刺，去噪可以避免信号误判，为下一级分频模块2产生更准确的时钟。具体的，本实施例中可以使用各种容错设计和滑动时间窗口对各种毛刺和噪声滤除，如使用fpga芯片，通过软件程序滤波去噪，具体可以使用d触发器来实现移位寄存器滤掉毛刺，将噪声信号的值取反，即毛刺信号1修改为0，毛刺信号0修改为1。
分频模块2根据预设初始分频系数对本地恢复时钟进行初步分频，分频模块2对应步骤101中由原始链路数据中恢复出原始链路时钟的步骤。例如，本地系统对应的预设初始分频系数为32分频时，分频模块2将本地65.536m时钟进行32分频，生成2.048m时钟，此时的2.048m依然是与原始数据链路2.048m速率无关的时钟。此时，如果用65.536m时钟对原始链路数据采样，当检测到数据上升沿，即数据从0跳变到1，则表示该位为跳变位，是原始链路中携带的时钟位，此时，将32分频计数指针归零，将分频处理后的时钟与原始链路中携带的时钟对齐，这样分频处理的时钟变携带了原始链路中的时钟速率信息，即获得了步骤101中需要的原始链路时钟。但是，分频模块2得到的原始链路时钟虽然同样为2.048m，但是存在频偏。
获得原始链路数据和原始链路时钟后，由写控制模块3生成需要写入同步缓存的写数据，并生成每条数据对应的写使能信号，写控制模块3对应步骤103：使用原始链路时钟对接收到的原始链路数据进行采样，将采样后的数据按照写入时钟节拍逐条写入同步缓存中，其中，写入时钟节拍为原始链路时钟。写数据依据原始链路滤波后的数据采样生成，写使能依据步骤101中生成的携带有链路速率信息的2.048m时钟，即原始链路时钟生成，当检测到原始链路时钟的上升沿便触发写操作。
读控制模块4生成同步缓存的读使能，对应步骤104：使用先入先出的方式，按照读取时钟节拍逐条读取同步缓存中的数据，其中，读取时钟节拍为本地恢复时钟。当同步缓存存储的数据深度超过预设缓冲容量限制时，即所谓的半满状态，判断本地恢复时钟在上升沿时，触发读使能，在读使能有效的情况下读出的数据，是按照本地恢复时钟节拍读取，本地是恢复时钟节拍和原始链路时钟节拍一直，因此读出的数据为原始链路恢复出来的数据。
时钟补偿模块5通过反馈的方式调整动态分频系数，对应步骤102：根据分频系数对本地参考时钟进行动态分频，生成本地恢复时钟。时钟补偿模块5主要是根据同步缓存的空满动态调整读使能的快慢，输出最终要恢复出的时钟，因为原始链路数据速率和本地参考时钟为非同源时钟，因此可能存在一定的频率差异，即频偏。当根据预设初始分频系数时钟分配后的本地恢复时钟相对原始链路时钟速率更快，即写的速度要快于读的速度，在不对根据本地恢复时钟生成的读使能进行动态调整的情况下，经过一段时间积累，同步缓存会溢出，即所谓的写满。反之，当根据预设初始分频系数时钟分配后的本地恢复时钟相对原始链路时钟速率更慢，即读的速度要快于写的速度，如果不对根据本地恢复时钟生成的读使能进行动态调整，经过一段时间积累，同步缓存中数据会为空，即所谓的读空。因此，时钟补偿模块5可以根据同步缓存的空慢状态对动态分频的频率进行反馈调整，减少本地恢复时钟和原始链路时钟之间的频偏，提高时钟恢复的精度。
同步缓存模块6主要完成步骤103和步骤104中数据的缓存，当同步fifo缓存数据超过预设缓冲容量，即半满水线的限制时，才会触发同步缓存的读使能，由同步缓存中读出经时钟恢复后的数据。半满水线越高，数据达到半满水线的时间就越久，数据写入和读出之间的时延就越长。因此，同步缓存的半满水线设置决定了cdr时延，半满水线设置越低，时延越小，但是水线设置过低，会导致刷新太频繁，时钟抖动较大，合理的半满水线设置通常为分频参数的一半。
使用上述电路或芯片模块经过本实施例提供的方式进行连接组合，并进行了相应的设置后，可以完成和实施例1中的方法相同的通信时钟同步恢复的功能，为后级提供准确稳定的时钟信号和恢复后的数据信号。
本实施例中提供的通信时钟同步恢复的装置，可以使用集成电路、通用处理器、单片机、片上系统、fpga(fieldprogrammablegatearray)等方式实现。在本实施例的优选方案中，选择fpga作为装置的实现方式，fpga器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能借助特定芯片模型予以优化设计，并可以通过定制编程实现需要的功能，使用灵活便捷。同时，它的所有功能可以依靠硬件完成，速度上可以和专用芯片相比，提高了通信时钟同步恢复的速度，从而提高了通信链路的整体通信效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
1.一种通信时钟同步恢复的方法，其特征在于，接收原始链路数据，由原始链路数据中恢复出原始链路时钟，方法包括：
根据分频系数对本地参考时钟进行动态分频，生成本地恢复时钟；
使用原始链路时钟对接收到的原始链路数据进行采样，将采样后的数据按照写入时钟节拍逐条写入同步缓存中，其中，写入时钟节拍为原始链路时钟；
按照读取时钟节拍逐条读取同步缓存中的数据，其中，读取时钟节拍为本地恢复时钟。
2.根据权利要求1所述的通信时钟同步恢复的方法，其特征在于，所述根据分频系数对本地参考时钟进行动态分频，包括：
根据预设初始分频系数对本地参考时钟分频；
根据原始链路时钟与分频后的本地参考时钟的快慢关系调整分频系数，使原始链路时钟与分频后的本地参考时钟节拍一致。
3.根据权利要求2所述的通信时钟同步恢复的方法，其特征在于，所述根据原始链路时钟与分频后的本地参考时钟的快慢关系调整分频系数，包括：
若分频后的本地参考时钟快于原始链路时钟，减小分频系数；
若分频后的本地参考时钟慢于原始链路时钟，增大分频系数。
4.根据权利要求2所述的通信时钟同步恢复的方法，其特征在于，所述根据原始链路时钟与分频后的本地参考时钟的快慢关系调整分频系数，还包括：
原始链路时钟与分频后的本地参考时钟的快慢关系根据预设时钟周期判断。
5.根据权利要求4所述的通信时钟同步恢复的方法，其特征在于，还包括：
根据同步缓存的状态信息，按照用户配置的动态调整周期，生成快慢标志，按照快慢标志确定原始链路时钟与分频后的本地参考时钟的快慢关系。
6.根据权利要求1所述的通信时钟同步恢复的方法，其特征在于，所述根据分频系数对本地参考时钟进行动态分频，包括：
根据预设刷新周期，按照当前分频系数对本地参考时钟进行分频，重新生成当前的本地恢复时钟。
7.根据权利要求1所述的通信时钟同步恢复的方法，其特征在于，所述按照读取时钟节拍逐条读取同步缓存中的数据，包括：
当同步缓存数据大于预设缓冲容量限制时，对同步缓存中的数据进行读取，其中，预设缓存容量表示同步缓存中保存的数据条数。
8.根据权利要求7所述的通信时钟同步恢复的方法，其特征在于，方法还包括：
所述预设缓冲容量为分频系数的一半。
9.根据权利要求1所述的通信时钟同步恢复的方法，其特征在于，所述接收原始链路数据之后，还包括：
使用容错设计和滑动时间窗口对接收到的数据进行去噪处理。
10.一种通信时钟同步恢复的装置，其特征在于，包括：
去噪模块(1)、分频模块(2)、写控制模块(3)、读控制模块(4)、时钟补偿模块(5)和同步缓存模块(6)；
去噪模块(1)的数据接收端口接收外部输入的原始链路数据，去噪模块(1)的第一数据输出端口连接分频模块(2)的数据输入端口，去噪模块(1)的第二数据输出端口连接写控制模块(3)的数据输入端口，写控制模块(3)的数据输出接口连接同步缓存模块(6)的数据输入端口，同步缓存模块(6)的数据输出端口连接时钟补偿模块(5)的数据输入端口，读控制模块(4)的控制信号输出端口连接同步缓存模块(6)的控制信号输入端口；
去噪模块(1)、分频模块(2)、写控制模块(3)、读控制模块(4)、时钟补偿模块(5)和同步缓存模块(6)的本地时钟信号输入端口分别接收外部输入的本地参考时钟信号，分频模块(2)的时钟信号输出端口向写控制模块(3)的分频时钟输入端口发送分频后的原始链路时钟信号，时钟补偿模块(5)的时钟信号输出端口向读控制模块(4)的分频时钟输入端口发送动态分频后的本地参考时钟信号。
技术总结