本技术涉及通信领域，尤其涉及一种数据处理方法和数据处理装置。
背景技术：
1、在5g、云计算、大数据、人工智能等持续推动下，以太网络正朝着更大容量、更高速率、更低时延的方向发展。采用前向纠错编码(forward error correction，fec)对传输的数据进行纠错，能够解决传输误码，从接收数据中恢复出发送端发送的原始数据。
2、当前提出有一种级联fec的传输方案，发端设备和发端处理模块通过连接单元接口(attachment unit interface，aui)连接。发端设备对待传输数据进行第一fec编码，并将第一fec编码后的数据发送至发端处理模块。发端处理模块对第一fec编码后的数据再进行第二fec编码，并将第二fec编码后的比特序列进行调制映射生成对应的调制符号序列，最后将生成的调制符号序列通过光纤传输到接收端。接收端接收到的数据流是不同步且有噪声，通常采用基于锁相环(phase locked loop，pll)的时钟数据恢复(clock and datarecovery，cdr)，即从数据中提取出时钟，并且将数据“重定时”以去除传输过程中的抖动，然后进行解调和解码，以恢复出发送端发送的原始数据。然而，现有方案中接收端进行cdr时采用的pll电路实现较复杂，且pll抖动较高。
技术实现思路
1、本技术实施例提供了一种数据处理方法及数据处理装置，一方面简化了接收端进行时钟提取和同步的方式，可进行快速相位锁定，pll复杂度低且抖动小，另一方面简化了接收端帧同步、内码码字同步等操作，实现复杂度较低。
2、第一方面，本技术实施例提供了一种数据处理方法，该方法应用于发送端，该方法包括如下步骤。首先，对多条经过第一fec编码的第一数据流进行第一数据处理得到m条第二数据流。其中，m为大于1的整数，每条第二数据流经过了第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数。接下来，对m条第二数据流分别进行第二数据处理得到m条第三数据流。其中，每条第三数据流包括至少一个比特序列，每个比特序列包括p+w个比特，每个比特序列中的p个比特来自第二数据流，每个比特序列中的w个比特为添加的对齐标识，p＝n×b，b为大于或等于1的整数。进而，对m条第三数据流进行第三数据处理得到y条调制符号流，y为大于或等于1的整数，每条调制符号流经过了调制，每条调制符号流的波特率数值为参考时钟频率数值的整数倍。
3、在该实施方式中，从级联fec编码后的数据流中周期获取p个比特，并插入w个比特长度的对齐标识，使得数据流中每p+w个比特中存在w个比特长度的对齐标识。通过选取正整数p和w，可以使调制符号数据流的波特率数值为以太网典型参考时钟频率(ethernetcommon reference clock)的整数倍，简化了接收端进行时钟提取和同步的方式，可进行快速相位锁定，pll复杂度低且抖动小。并且，要求p为内码码长n的倍数，即p＝n×b，接收端对接收数据进行帧同步(即p+w个比特的帧同步，也称为标识锁定操作)后，即可保证内码码字同步，简化了接收端帧同步、内码码字同步等操作，实现复杂度较低。
4、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
5、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了卷积交织。卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特。输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
6、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。应满足每帧(w+p比特)的起始位置对应卷积解交织器的输入输出开关(input and output switches)位于开关的起始位置，通常为最顶端(topmost positions)。更具体的是，卷积交织器和卷积解交织器每输出f个比特，其输入输出开关位置位于最顶端，使得帧同步时即可保证卷积解交织器同步。
7、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。也就是说，卷积交织器和卷积解交织器每轮询c次可输出k×b个比特，此时其输入输出开关位置位于开关的起始位置，使得帧同步时即可保证卷积解交织器同步。
8、在一些可能的实施方式中，第一数据流的速率为850gbps，a为大于或等于1的整数，g表示10^9，m表示10^6。
9、在一些可能的实施方式中，n＝128，k＝120，
10、在一些可能的实施方式中，w＝48，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
11、或者，w＝48，p＝52224，a＝726，b＝408，波特率＝113.4375gbaud；
12、或者，w＝56，p＝15232，a＝728，b＝119，波特率＝113.75gbaud；
13、或者，w＝56，p＝60928，a＝726，b＝476，波特率＝113.4375gbaud；
14、或者，w＝64，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
15、或者，w＝64，p＝69632，a＝726，b＝544，波特率＝113.4375gbaud；
16、或者，w＝120，p＝32640，a＝728，b＝255，波特率＝113.75gbaud；
17、或者，w＝120，p＝52224，a＝727，b＝408，波特率＝113.5938gbaud；
18、或者，w＝120，p＝130560，a＝726，b＝1020，波特率＝113.4375gbaud；
19、或者，w＝128，p＝34816，a＝728，b＝272，波特率＝113.75gbaud；
20、或者，w＝128，p＝139264，a＝726，b＝1088，波特率＝113.4375gbaud。
21、在一些可能的实施方式中，n＝170，k＝160，
22、在一些可能的实施方式中，w＝48，p＝23120，a＝724，b＝136，波特率＝113.125gbaud；
23、或者，w＝48，p＝69360，a＝723，b＝408，波特率＝112.9688gbaud；
24、或者，w＝56，p＝11560，a＝726，b＝68，波特率＝113.4375gbaud；
25、或者，w＝56，p＝80920，a＝723，b＝476，波特率＝112.9688gbaud；
26、或者，w＝64，p＝92480，a＝723，b＝544，波特率＝112.9688gbaud；
27、或者，w＝120，p＝34680，a＝725，b＝204，波特率＝113.2813gbaud；
28、或者，w＝120，p＝57800，a＝724，b＝340，波特率＝113.125gbaud；
29、或者，w＝120，p＝173400，a＝723，b＝1020，波特率＝112.9688gbaud；
30、或者，w＝170，p＝49130，a＝725，b＝289，波特率＝113.2813gbaud；
31、或者，w＝170，p＝245650，a＝723，b＝1445，波特率＝112.9688gbaud。
32、在一些可能的实施方式中，n＝144，k＝136，
33、在一些可能的实施方式中，w＝48，p＝5760，a＝726，b＝40，波特率＝113.4375gbaud；
34、或者，w＝48，p＝8640，a＝724，b＝60，波特率＝113.125gbaud；
35、或者，w＝48，p＝11520，a＝723，b＝80，波特率＝112.9688gbaud；
36、或者，w＝48，p＝17280，a＝722，b＝120，波特率＝112.8125gbaud；
37、或者，w＝48，p＝34560，a＝721，b＝240，波特率＝112.6563gbaud；
38、或者，w＝56，p＝5760，a＝727，b＝40，波特率＝113.5938gbaud；
39、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
40、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud；
41、或者，w＝64，p＝5760，a＝728，b＝40，波特率＝113.75gbaud；
42、或者，w＝64，p＝11520，a＝724，b＝80，波特率＝113.125gbaud；
43、或者，w＝64，p＝23040，a＝722，b＝160，波特率＝112.8125gbaud；
44、或者，w＝64，p＝46080，a＝721，b＝320，波特率＝112.6563gbaud；
45、或者，w＝120，p＝14400，a＝726，b＝100，波特率＝113.4375gbaud；
46、或者，w＝120，p＝17280，a＝725，b＝120，波特率＝113.2813gbaud；
47、或者，w＝120，p＝28800，a＝723，b＝200，波特率＝112.9688gbaud；
48、或者，w＝120，p＝43200，a＝722，b＝300，波特率＝112.8125gbaud；
49、或者，w＝120，p＝86400，a＝721，b＝600，波特率＝112.6563gbaud；
50、或者，w＝144，p＝11520，a＝729，b＝80，波特率＝113.9063gbaud；
51、或者，w＝144，p＝17280，a＝726，b＝120，波特率＝113.4375gbaud；
52、或者，w＝144，p＝25920，a＝724，b＝180，波特率＝113.125gbaud；
53、或者，w＝144，p＝34560，a＝723，b＝240，波特率＝112.9688gbaud；
54、或者，w＝144，p＝51840，a＝723，b＝360，波特率＝112.8125gbaud；
55、或者，w＝144，p＝103680，a＝721，b＝720，波特率＝112.6563gbaud。
56、在一些可能的实施方式中，w＝56，p＝5040，a＝728，b＝35，波特率＝113.75gbaud；
57、或者，w＝56，p＝10080，a＝724，b＝70，波特率＝113.125gbaud；
58、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
59、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud。
60、在一些可能的实施方式中，n＝148，k＝140，w为4的倍数，b为17的倍数。
61、在一些可能的实施方式中，n＝128，k＝120，调制符号流的波特率为113.4375gbaud。
62、在一些可能的实施方式中，p＝1088×w。
63、在一些可能的实施方式中，对齐标识包括至少一个长度为48个比特的帧同步序列。
64、在一些可能的实施方式中，帧同步序列的48个比特在对齐标识中是连续的。
65、在一些可能的实施方式中，帧同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
66、在一些可能的实施方式中，帧同步序列包括2个帧同步子序列，每个帧同步子序列的比特长度为24个比特，2个帧同步子序列在对齐标识中间隔8个比特。
67、在一些可能的实施方式中，2个帧同步子序列中的其中一个帧同步子序列的24个比特的取值包括0x9a、0x4a和0x26，2个帧同步子序列中的另外一个帧同步子序列的24个比特的取值包括0x65，0xb5和0xd9。
68、在一些可能的实施方式中，对齐标识包括填充比特和/或状态字段。
69、在一些可能的实施方式中，w能被n整除。
70、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了标识锁定、通道纠偏处理和通道重排序中的至少一项操作。和/或，每条第二数据流经过第二fec编码之后还经过了信道交织和加扰中的至少一项操作。
71、在一些可能的实施方式中，对多条第一数据流进行第一数据处理得到m条第二数据流包括：对多条第一数据流中每组8条第一数据流分别进行第二fec编码得到每组8条编码数据流。对每组8条编码数据流进行信道交织得到1条第二数据流，以得到m条第二数据流。
72、在一些可能的实施方式中，n＝128，k＝120，对每组8条编码数据流进行信道交织得到1条第二数据流包括：从每组8条编码数据流的每条编码数据流中获取1个长度为128比特的内码码字得到共8个内码码字。轮询从8个内码码字中的每个内码码字获取2个比特得到第二数据流中连续的1024个比特。
73、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了循环移位。
74、在一些可能的实施方式中，对多条第一数据流进行第一数据处理包括：对8×m条第一数据流分别进行卷积交织。对卷积交织后的8×m条第一数据流分别进行循环移位。对循环移位后的8×m条第一数据流分别进行第二fec编码。
75、在一些可能的实施方式中，对多条第一数据流进行第一数据处理包括：对2×m条第一数据流分别进行卷积交织。对卷积交织后的每条第一数据流进行分发得到4条分发后的第一数据流，以得到共8×m条分发后的第一数据流。对分发后的8×m条第一数据流分别进行循环移位。对循环移位后的8×m条第一数据流分别进行第二fec编码。
76、在一些可能的实施方式中，对多条第一数据流进行第一数据处理包括：对m条第一数据流分别进行卷积交织。对卷积交织后的每条第一数据流进行分发得到8条分发后的第一数据流，以得到共8×m条分发后的第一数据流。对分发后的8×m条第一数据流分别进行循环移位。对循环移位后的8×m条第一数据流分别进行第二fec编码。
77、第二方面，本技术实施例提供了一种数据处理方法，该方法应用于接收端，该方法包括如下步骤。首先，对接收到的y条调制符号流进行第四数据处理得到m条第四数据流。其中，每条第四数据流经过了解调，y条调制符号流由m条第三数据流进行第三数据处理得到，每条调制符号流经过了调制，m条第三数据流由m条第二数据流分别进行第二数据处理得到，m条第二数据流由多条经过第一fec编码的第一数据流进行第一数据处理得到，y为大于或等于1的整数，m为大于1的整数。每条第二数据流经过了第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数。每条第三数据流包括至少一个比特序列，每个比特序列包括p+w个比特，每个比特序列中的p个比特来自第二数据流，每个比特序列中的w个比特为添加的对齐标识。p＝n×b，b为大于或等于1的整数，每条调制符号流的波特率数值为参考时钟频率数值的整数倍。进而，根据每条第四数据流中的对齐标识对每条第四数据流进行帧同步。
78、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
79、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了卷积交织。卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特。输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
80、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。应满足每帧(w+p比特)的起始位置对应卷积解交织器的输入输出开关(input and output switches)位于开关的起始位置，通常为最顶端(topmost positions)。更具体的是，卷积交织器和卷积解交织器每输出f个比特，其输入输出开关位置位于最顶端，使得帧同步时即可保证卷积解交织器同步。
81、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。也就是说，卷积交织器和卷积解交织器每轮询c次可输出k×b个比特，此时其输入输出开关位置位于开关的起始位置，使得帧同步时即可保证卷积解交织器同步。
82、在一些可能的实施方式中，第一数据流的速率为850gbps，a为大于或等于1的整数，g表示10^9，m表示10^6。
83、在一些可能的实施方式中，n＝128，k＝120，
84、在一些可能的实施方式中，w＝48，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
85、或者，w＝48，p＝52224，a＝726，b＝408，波特率＝113.4375gbaud；
86、或者，w＝56，p＝15232，a＝728，b＝119，波特率＝113.75gbaud；
87、或者，w＝56，p＝60928，a＝726，b＝476，波特率＝113.4375gbaud；
88、或者，w＝64，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
89、或者，w＝64，p＝69632，a＝726，b＝544，波特率＝113.4375gbaud；
90、或者，w＝120，p＝32640，a＝728，b＝255，波特率＝113.75gbaud；
91、或者，w＝120，p＝52224，a＝727，b＝408，波特率＝113.5938gbaud；
92、或者，w＝120，p＝130560，a＝726，b＝1020，波特率＝113.4375gbaud；
93、或者，w＝128，p＝34816，a＝728，b＝272，波特率＝113.75gbaud；
94、或者，w＝128，p＝139264，a＝726，b＝1088，波特率＝113.4375gbaud。
95、在一些可能的实施方式中，n＝170，k＝160，
96、在一些可能的实施方式中，w＝48，p＝23120，a＝724，b＝136，波特率＝113.125gbaud；
97、或者，w＝48，p＝69360，a＝723，b＝408，波特率＝112.9688gbaud；
98、或者，w＝56，p＝11560，a＝726，b＝68，波特率＝113.4375gbaud；
99、或者，w＝56，p＝80920，a＝723，b＝476，波特率＝112.9688gbaud；
100、或者，w＝64，p＝92480，a＝723，b＝544，波特率＝112.9688gbaud；
101、或者，w＝120，p＝34680，a＝725，b＝204，波特率＝113.2813gbaud；
102、或者，w＝120，p＝57800，a＝724，b＝340，波特率＝113.125gbaud；
103、或者，w＝120，p＝173400，a＝723，b＝1020，波特率＝112.9688gbaud；
104、或者，w＝170，p＝49130，a＝725，b＝289，波特率＝113.2813gbaud；
105、或者，w＝170，p＝245650，a＝723，b＝1445，波特率＝112.9688gbaud。
106、在一些可能的实施方式中，n＝144，k＝136，
107、在一些可能的实施方式中，w＝48，p＝5760，a＝726，b＝40，波特率＝113.4375gbaud；
108、或者，w＝48，p＝8640，a＝724，b＝60，波特率＝113.125gbaud；
109、或者，w＝48，p＝11520，a＝723，b＝80，波特率＝112.9688gbaud；
110、或者，w＝48，p＝17280，a＝722，b＝120，波特率＝112.8125gbaud；
111、或者，w＝48，p＝34560，a＝721，b＝240，波特率＝112.6563gbaud；
112、或者，w＝56，p＝5760，a＝727，b＝40，波特率＝113.5938gbaud；
113、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
114、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud；
115、或者，w＝64，p＝5760，a＝728，b＝40，波特率＝113.75gbaud；
116、或者，w＝64，p＝11520，a＝724，b＝80，波特率＝113.125gbaud；
117、或者，w＝64，p＝23040，a＝722，b＝160，波特率＝112.8125gbaud；
118、或者，w＝64，p＝46080，a＝721，b＝320，波特率＝112.6563gbaud；
119、或者，w＝120，p＝14400，a＝726，b＝100，波特率＝113.4375gbaud；
120、或者，w＝120，p＝17280，a＝725，b＝120，波特率＝113.2813gbaud；
121、或者，w＝120，p＝28800，a＝723，b＝200，波特率＝112.9688gbaud；
122、或者，w＝120，p＝43200，a＝722，b＝300，波特率＝112.8125gbaud；
123、或者，w＝120，p＝86400，a＝721，b＝600，波特率＝112.6563gbaud；
124、或者，w＝144，p＝11520，a＝729，b＝80，波特率＝113.9063gbaud；
125、或者，w＝144，p＝17280，a＝726，b＝120，波特率＝113.4375gbaud；
126、或者，w＝144，p＝25920，a＝724，b＝180，波特率＝113.125gbaud；
127、或者，w＝144，p＝34560，a＝723，b＝240，波特率＝112.9688gbaud；
128、或者，w＝144，p＝51840，a＝723，b＝360，波特率＝112.8125gbaud；
129、或者，w＝144，p＝103680，a＝721，b＝720，波特率＝112.6563gbaud。
130、在一些可能的实施方式中，w＝56，p＝5040，a＝728，b＝35，波特率＝113.75gbaud；
131、或者，w＝56，p＝10080，a＝724，b＝70，波特率＝113.125gbaud；
132、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
133、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud。
134、在一些可能的实施方式中，n＝148，k＝140，w为4的倍数，b为17的倍数。
135、在一些可能的实施方式中，对齐标识包括填充比特和/或状态字段。
136、在一些可能的实施方式中，w能被n整除。
137、第三方面，本技术实施例提供了一种数据处理装置，该数据处理装置应用于发送端，该数据处理装置包括：第一数据处理单元、第二数据处理单元和第三数据处理单元。第一数据处理单元用于：对多条经过第一前向纠错fec编码的第一数据流进行第一数据处理得到m条第二数据流，m为大于1的整数，每条第二数据流经过了第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数。第二数据处理单元用于：对m条第二数据流分别进行第二数据处理得到m条第三数据流，每条第三数据流包括至少一个比特序列，每个比特序列包括p+w个比特，每个比特序列中的p个比特来自第二数据流，每个比特序列中的w个比特为添加的对齐标识，p＝n×b，b为大于或等于1的整数。第三数据处理单元用于：对m条第三数据流进行第三数据处理得到y条调制符号流，y为大于或等于1的整数，每条调制符号流经过了调制，每条调制符号流的波特率数值为参考时钟频率数值的整数倍。
138、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
139、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了卷积交织。卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特。输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
140、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。应满足每帧(w+p比特)的起始位置对应卷积解交织器的输入输出开关(input and output switches)位于开关的起始位置，通常为最顶端(topmost positions)。更具体的是，卷积交织器和卷积解交织器每输出f个比特，其输入输出开关位置位于最顶端，使得帧同步时即可保证卷积解交织器同步。
141、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。也就是说，卷积交织器和卷积解交织器每轮询c次可输出k×b个比特，此时其输入输出开关位置位于开关的起始位置，使得帧同步时即可保证卷积解交织器同步。
142、在一些可能的实施方式中，第一数据流的速率为850gbps，a为大于或等于1的整数，g表示10^9，m表示10^6。
143、在一些可能的实施方式中，n＝128，k＝120，
144、在一些可能的实施方式中，w＝48，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
145、或者，w＝48，p＝52224，a＝726，b＝408，波特率＝113.4375gbaud；
146、或者，w＝56，p＝15232，a＝728，b＝119，波特率＝113.75gbaud；
147、或者，w＝56，p＝60928，a＝726，b＝476，波特率＝113.4375gbaud；
148、或者，w＝64，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
149、或者，w＝64，p＝69632，a＝726，b＝544，波特率＝113.4375gbaud；
150、或者，w＝120，p＝32640，a＝728，b＝255，波特率＝113.75gbaud；
151、或者，w＝120，p＝52224，a＝727，b＝408，波特率＝113.5938gbaud；
152、或者，w＝120，p＝130560，a＝726，b＝1020，波特率＝113.4375gbaud；
153、或者，w＝128，p＝34816，a＝728，b＝272，波特率＝113.75gbaud；
154、或者，w＝128，p＝139264，a＝726，b＝1088，波特率＝113.4375gbaud。
155、在一些可能的实施方式中，n＝170，k＝160，
156、在一些可能的实施方式中，w＝48，p＝23120，a＝724，b＝136，波特率＝113.125gbaud；
157、或者，w＝48，p＝69360，a＝723，b＝408，波特率＝112.9688gbaud；
158、或者，w＝56，p＝11560，a＝726，b＝68，波特率＝113.4375gbaud；
159、或者，w＝56，p＝80920，a＝723，b＝476，波特率＝112.9688gbaud；
160、或者，w＝64，p＝92480，a＝723，b＝544，波特率＝112.9688gbaud；
161、或者，w＝120，p＝34680，a＝725，b＝204，波特率＝113.2813gbaud；
162、或者，w＝120，p＝57800，a＝724，b＝340，波特率＝113.125gbaud；
163、或者，w＝120，p＝173400，a＝723，b＝1020，波特率＝112.9688gbaud；
164、或者，w＝170，p＝49130，a＝725，b＝289，波特率＝113.2813gbaud；
165、或者，w＝170，p＝245650，a＝723，b＝1445，波特率＝112.9688gbaud。
166、在一些可能的实施方式中，n＝144，k＝136，
167、在一些可能的实施方式中，w＝48，p＝5760，a＝726，b＝40，波特率＝113.4375gbaud；
168、或者，w＝48，p＝8640，a＝724，b＝60，波特率＝113.125gbaud；
169、或者，w＝48，p＝11520，a＝723，b＝80，波特率＝112.9688gbaud；
170、或者，w＝48，p＝17280，a＝722，b＝120，波特率＝112.8125gbaud；
171、或者，w＝48，p＝34560，a＝721，b＝240，波特率＝112.6563gbaud；
172、或者，w＝56，p＝5760，a＝727，b＝40，波特率＝113.5938gbaud；
173、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
174、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud；
175、或者，w＝64，p＝5760，a＝728，b＝40，波特率＝113.75gbaud；
176、或者，w＝64，p＝11520，a＝724，b＝80，波特率＝113.125gbaud；
177、或者，w＝64，p＝23040，a＝722，b＝160，波特率＝112.8125gbaud；
178、或者，w＝64，p＝46080，a＝721，b＝320，波特率＝112.6563gbaud；
179、或者，w＝120，p＝14400，a＝726，b＝100，波特率＝113.4375gbaud；
180、或者，w＝120，p＝17280，a＝725，b＝120，波特率＝113.2813gbaud；
181、或者，w＝120，p＝28800，a＝723，b＝200，波特率＝112.9688gbaud；
182、或者，w＝120，p＝43200，a＝722，b＝300，波特率＝112.8125gbaud；
183、或者，w＝120，p＝86400，a＝721，b＝600，波特率＝112.6563gbaud；
184、或者，w＝144，p＝11520，a＝729，b＝80，波特率＝113.9063gbaud；
185、或者，w＝144，p＝17280，a＝726，b＝120，波特率＝113.4375gbaud；
186、或者，w＝144，p＝25920，a＝724，b＝180，波特率＝113.125gbaud；
187、或者，w＝144，p＝34560，a＝723，b＝240，波特率＝112.9688gbaud；
188、或者，w＝144，p＝51840，a＝723，b＝360，波特率＝112.8125gbaud；
189、或者，w＝144，p＝103680，a＝721，b＝720，波特率＝112.6563gbaud。
190、在一些可能的实施方式中，w＝56，p＝5040，a＝728，b＝35，波特率＝113.75gbaud；
191、或者，w＝56，p＝10080，a＝724，b＝70，波特率＝113.125gbaud；
192、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
193、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud。
194、在一些可能的实施方式中，n＝148，k＝140，w为4的倍数，b为17的倍数。
195、在一些可能的实施方式中，n＝128，k＝120，调制符号流的波特率为113.4375gbaud。
196、在一些可能的实施方式中，p＝1088×w。
197、在一些可能的实施方式中，对齐标识包括至少一个长度为48个比特的帧同步序列。
198、在一些可能的实施方式中，帧同步序列的48个比特在对齐标识中是连续的。
199、在一些可能的实施方式中，帧同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
200、在一些可能的实施方式中，帧同步序列包括2个帧同步子序列，每个帧同步子序列的比特长度为24个比特，2个帧同步子序列在对齐标识中间隔8个比特。
201、在一些可能的实施方式中，2个帧同步子序列中的其中一个帧同步子序列的24个比特的取值包括0x9a、0x4a和0x26，2个帧同步子序列中的另外一个帧同步子序列的24个比特的取值包括0x65，0xb5和0xd9。
202、在一些可能的实施方式中，对齐标识包括填充比特和/或状态字段。
203、在一些可能的实施方式中，w能被n整除。在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了标识锁定、通道纠偏处理和通道重排序中的至少一项操作。和/或，每条第二数据流经过第二fec编码之后还经过了信道交织和加扰中的至少一项操作。
204、在一些可能的实施方式中，第一数据处理单元具体用于：对多条第一数据流中每组8条第一数据流分别进行第二fec编码得到每组8条编码数据流。对每组8条编码数据流进行信道交织得到1条第二数据流，以得到m条第二数据流。
205、在一些可能的实施方式中，n＝128，k＝120，第一数据处理单元具体用于：从每组8条编码数据流的每条编码数据流中获取1个长度为128比特的内码码字得到共8个内码码字。轮询从8个内码码字中的每个内码码字获取2个比特得到第二数据流中连续的1024个比特。
206、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了循环移位。
207、在一些可能的实施方式中，第一数据处理单元具体用于：对8×m条第一数据流分别进行卷积交织。对卷积交织后的8×m条第一数据流分别进行循环移位。对循环移位后的8×m条第一数据流分别进行第二fec编码。
208、在一些可能的实施方式中，第一数据处理单元具体用于：对2×m条第一数据流分别进行卷积交织。对卷积交织后的每条第一数据流进行分发得到4条分发后的第一数据流，以得到共8×m条分发后的第一数据流。对分发后的8×m条第一数据流分别进行循环移位。对循环移位后的8×m条第一数据流分别进行第二fec编码。
209、在一些可能的实施方式中，第一数据处理单元具体用于：对m条第一数据流分别进行卷积交织。对卷积交织后的每条第一数据流进行分发得到8条分发后的第一数据流，以得到共8×m条分发后的第一数据流。对分发后的8×m条第一数据流分别进行循环移位。对循环移位后的8×m条第一数据流分别进行第二fec编码。
210、第四方面，本技术实施例提供了一种数据处理装置，该数据处理装置应用于接收端，该数据处理装置包括：数据处理单元和同步单元；数据处理单元用于：对接收到的y条调制符号流进行第四数据处理得到m条第四数据流。其中，每条第四数据流经过了解调，y条调制符号流由m条第三数据流进行第三数据处理得到，每条调制符号流经过了调制，m条第三数据流由m条第二数据流分别进行第二数据处理得到，m条第二数据流由多条经过第一前向纠错fec编码的第一数据流进行第一数据处理得到，y为大于或等于1的整数，m为大于1的整数。每条第二数据流经过了第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数。每条第三数据流包括至少一个比特序列，每个比特序列包括p+w个比特，每个比特序列中的p个比特来自第二数据流，每个比特序列中的w个比特为添加的对齐标识。p＝n×b，b为大于或等于1的整数，每条调制符号流的波特率数值为参考时钟频率数值的整数倍。同步单元用于：根据每条第四数据流中的对齐标识对每条第四数据流进行帧同步。
211、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
212、在一些可能的实施方式中，每条第二数据流经过第二fec编码之前还经过了卷积交织。卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特。输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
213、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。应满足每帧(w+p比特)的起始位置对应卷积解交织器的输入输出开关(input and output switches)位于开关的起始位置，通常为最顶端(topmost positions)。更具体的是，卷积交织器和卷积解交织器每输出f个比特，其输入输出开关位置位于最顶端，使得帧同步时即可保证卷积解交织器同步。
214、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。也就是说，卷积交织器和卷积解交织器每轮询c次可输出k×b个比特，此时其输入输出开关位置位于开关的起始位置，使得帧同步时即可保证卷积解交织器同步。
215、在一些可能的实施方式中，第一数据流的速率为850gbps，156.25m，a为大于或等于1的整数，g表示10^9，m表示10^6。
216、在一些可能的实施方式中，n＝128，k＝120，
217、在一些可能的实施方式中，w＝48，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
218、或者，w＝48，p＝52224，a＝726，b＝408，波特率＝113.4375gbaud；
219、或者，w＝56，p＝15232，a＝728，b＝119，波特率＝113.75gbaud；
220、或者，w＝56，p＝60928，a＝726，b＝476，波特率＝113.4375gbaud；
221、或者，w＝64，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
222、或者，w＝64，p＝69632，a＝726，b＝544，波特率＝113.4375gbaud；
223、或者，w＝120，p＝32640，a＝728，b＝255，波特率＝113.75gbaud；
224、或者，w＝120，p＝52224，a＝727，b＝408，波特率＝113.5938gbaud；
225、或者，w＝120，p＝130560，a＝726，b＝1020，波特率＝113.4375gbaud；
226、或者，w＝128，p＝34816，a＝728，b＝272，波特率＝113.75gbaud；
227、或者，w＝128，p＝139264，a＝726，b＝1088，波特率＝113.4375gbaud。
228、在一些可能的实施方式中，n＝170，k＝160，
229、在一些可能的实施方式中，w＝48，p＝23120，a＝724，b＝136，波特率＝113.125gbaud；
230、或者，w＝48，p＝69360，a＝723，b＝408，波特率＝112.9688gbaud；
231、或者，w＝56，p＝11560，a＝726，b＝68，波特率＝113.4375gbaud；
232、或者，w＝56，p＝80920，a＝723，b＝476，波特率＝112.9688gbaud；
233、或者，w＝64，p＝92480，a＝723，b＝544，波特率＝112.9688gbaud；
234、或者，w＝120，p＝34680，a＝725，b＝204，波特率＝113.2813gbaud；
235、或者，w＝120，p＝57800，a＝724，b＝340，波特率＝113.125gbaud；
236、或者，w＝120，p＝173400，a＝723，b＝1020，波特率＝112.9688gbaud；
237、或者，w＝170，p＝49130，a＝725，b＝289，波特率＝113.2813gbaud；
238、或者，w＝170，p＝245650，a＝723，b＝1445，波特率＝112.9688gbaud。
239、在一些可能的实施方式中，n＝144，k＝136，
240、在一些可能的实施方式中，w＝48，p＝5760，a＝726，b＝40，波特率＝113.4375gbaud；
241、或者，w＝48，p＝8640，a＝724，b＝60，波特率＝113.125gbaud；
242、或者，w＝48，p＝11520，a＝723，b＝80，波特率＝112.9688gbaud；
243、或者，w＝48，p＝17280，a＝722，b＝120，波特率＝112.8125gbaud；
244、或者，w＝48，p＝34560，a＝721，b＝240，波特率＝112.6563gbaud；
245、或者，w＝56，p＝5760，a＝727，b＝40，波特率＝113.5938gbaud；
246、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
247、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud；
248、或者，w＝64，p＝5760，a＝728，b＝40，波特率＝113.75gbaud；
249、或者，w＝64，p＝11520，a＝724，b＝80，波特率＝113.125gbaud；
250、或者，w＝64，p＝23040，a＝722，b＝160，波特率＝112.8125gbaud；
251、或者，w＝64，p＝46080，a＝721，b＝320，波特率＝112.6563gbaud；
252、或者，w＝120，p＝14400，a＝726，b＝100，波特率＝113.4375gbaud；
253、或者，w＝120，p＝17280，a＝725，b＝120，波特率＝113.2813gbaud；
254、或者，w＝120，p＝28800，a＝723，b＝200，波特率＝112.9688gbaud；
255、或者，w＝120，p＝43200，a＝722，b＝300，波特率＝112.8125gbaud；
256、或者，w＝120，p＝86400，a＝721，b＝600，波特率＝112.6563gbaud；
257、或者，w＝144，p＝11520，a＝729，b＝80，波特率＝113.9063gbaud；
258、或者，w＝144，p＝17280，a＝726，b＝120，波特率＝113.4375gbaud；
259、或者，w＝144，p＝25920，a＝724，b＝180，波特率＝113.125gbaud；
260、或者，w＝144，p＝34560，a＝723，b＝240，波特率＝112.9688gbaud；
261、或者，w＝144，p＝51840，a＝723，b＝360，波特率＝112.8125gbaud；
262、或者，w＝144，p＝103680，a＝721，b＝720，波特率＝112.6563gbaud。
263、在一些可能的实施方式中，w＝56，p＝5040，a＝728，b＝35，波特率＝113.75gbaud；
264、或者，w＝56，p＝10080，a＝724，b＝70，波特率＝113.125gbaud；
265、或者，w＝56，p＝20160，a＝722，b＝140，波特率＝112.8125gbaud；
266、或者，w＝56，p＝40320，a＝721，b＝280，波特率＝112.6563gbaud。
267、在一些可能的实施方式中，n＝148，k＝140，w为4的倍数，b为17的倍数。
268、在一些可能的实施方式中，对齐标识包括填充比特和/或状态字段。
269、在一些可能的实施方式中，w能被n整除。
270、第五方面，本技术实施例提供了一种数据处理方法，该方法应用于发送端，该方法包括如下步骤。首先，对m条经过第一前向纠错fec编码的第一数据流进行第一数据处理得到m条第二数据流。其中，m为大于1的整数，每条第二数据流包括至少一个第一比特序列，每个第一比特序列包括个比特，每个第一比特序列中的个比特来自第一数据流，每个第一比特序列中的个比特为添加的第一标识。接下来，对m条第二数据流进行第二数据处理得到m条第三数据流。其中，第二数据处理包括第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数，b为大于或等于1的整数，e为大于或等于1的整数。进而，对m条第三数据流进行第三数据处理得到y条调制符号流。其中，y为大于或等于1的整数，每条调制符号流经过了调制，每条调制符号流的波特率数值为参考时钟频率数值的整数倍。
271、本技术实施例中，将外码编码后的数据流周期插入(periodically insert)第一标识后进行内码编码。具体地，从外码编码后的数据流中周期获取个比特，并插入个比特长度的第一标识，使得数据流中每个比特中存在个比特长度的第一标识。本技术通过选取正整数和可以使调制符号数据流的波特率数值为参考时钟频率(referenceclock)的整数倍，使得接收端进行时钟提取和时钟同步的实现更简单，可进行快速相位锁定，pll复杂度低且抖动小。更进一步选取正整数和均能被内码信息长度k整除，使得收端处理模块进行接收数据的帧同步和码字同步操作具有较低硬件实现复杂度。同时再进一步选取正整数可使得内码码字的同步即可保证级联解交织的同步。也就是说，本技术材料提供的数据处理方法使得收端处理模块在进行帧同步、内码码字的同步和级联解交织的同步的实现复杂度较低。
272、在一些可能的实施方式中，每条第三数据流包括至少一个第二比特序列，每个第二比特序列包括p+w个比特，每个第二比特序列中的p个比特由个比特经过第二fec编码得到，每个第二比特序列中的w个比特为第二标识，第二标识由第一标识经过第二fec编码得到，p＝n×b，w＝n×e。
273、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
274、在一些可能的实施方式中，第一标识包含填充比特和/或状态字段。
275、在一些可能的实施方式中，每条第一数据流还经过了卷积交织，卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
276、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。
277、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。
278、在一些可能的实施方式中，
279、在一些可能的实施方式中，n＝148，k＝140，5032×e能被b整除，且能被7整除。
280、在一些可能的实施方式中，b＝629×e。
281、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(148,140)。或者，第一fec编码采用kp4编码，第二fec编码将k＝140个信息比特中每连续2个信息比特进行比特异或得到70个比特，并将70个比特进行hamming(78,70)编码得到s＝8个校验比特，经过第二fec编码得到的长度为148比特的码字包含k＝140个信息比特和s＝8个校验比特。
282、在一些可能的实施方式中，n＝127，k＝120，2159×e能被b整除，且能被3整除。
283、在一些可能的实施方式中，b＝2159×e。
284、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(127,120)。或者，第一fec编码采用kp4编码，第二fec编码将k＝120个信息比特中每连续2个信息比特进行比特异或得到60个比特，并将60个比特进行hamming(67,60)编码得到s＝7个校验比特，经过第二fec编码得到的的长度为127比特的码字包含k＝120个信息比特和s＝7个校验比特。
285、在一些可能的实施方式中，第一数据处理还包括加扰。
286、在一些可能的实施方式中，第三数据处理还包括码字交织，t个码字经过码字交织后得到包括t×n个比特的交织后序列，其中，t个码字中第i个码字包含k个比特的信息序列bi和s个比特的校验序列pi，0≤i≤t-1，交织后序列包含连续的t×k个比特的第一子序列和连续的t×s个比特的第二子序列，第一子序列包含b0、b1、b2、…、bt-1共t个信息序列，第二子序列包含p0、p1、p2、…、pt-1共t个校验序列。
287、在一些可能的实施方式中，调制符号流的波特率为且波特率数
288、值为其中a为大于或等于1的整数，g表示10^9，m表示10^6。
289、在一些可能的实施方式中，n＝128，k＝120，调制符号流的波特率为113.4375gbaud。
290、在一些可能的实施方式中，
291、在一些可能的实施方式中，对m条第三数据流进行第三数据处理得到y条调制符号流包括：对m条第三数据流中每组8条第三数据流进行信道交织得到1条第四数据流，以得到共y条第四数据流。对y条第四数据流分别进行调制得到y条调制符号流。
292、在一些可能的实施方式中，每条第二数据流中的第一标识包括长度为个比特的同步子序列，其中，同步子序列位于第一标识中从起始位置开始的连续个比特。
293、在一些可能的实施方式中，m条第三数据流中的一组8条第三数据流由m条第二数据流中的一组8条第二数据流经过第二fec编码得到，由一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，长度为48个比特的同步序列在1条第四数据流中是连续的，长度为48个比特的同步序列包括一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列。
294、在一些可能的实施方式中，同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
295、在一些可能的实施方式中，一组8条第二数据流中第0条第二数据流包括的同步子序列0为010110；
296、一组8条第二数据流中第1条第二数据流包括的同步子序列1为011010；
297、一组8条第二数据流中第2条第二数据流包括的同步子序列2为100111；
298、一组8条第二数据流中第3条第二数据流包括的同步子序列3为010001；
299、一组8条第二数据流中第4条第二数据流包括的同步子序列4为011010；
300、一组8条第二数据流中第5条第二数据流包括的同步子序列5为011001；
301、一组8条第二数据流中第6条第二数据流包括的同步子序列6为000110；
302、一组8条第二数据流中第7条第二数据流包括的同步子序列7为101011。
303、在一些可能的实施方式中，m条第三数据流中的一组8条第三数据流由m条第二数据流中的一组8条第二数据流经过第二fec编码得到。一组8条第二数据流中的第0条第二数据流、第1条第二数据流、第2条第二数据流和第3条第二数据流各自包括长度为8个比特的同步子序列。一组8条第二数据流中的第4条第二数据流、第5条第二数据流、第6条第二数据流和第7条第二数据流各自包括长度为4个比特的同步子序列，其中，长度为4个比特的同步子序列中前2个比特与后2个比特之间间隔2个比特。
304、在一些可能的实施方式中，由一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，长度为48个比特的同步序列包括一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列，长度为48个比特的同步序列中前24个比特与后24个比特之间间隔8个比特。
305、在一些可能的实施方式中，长度为48个比特的同步序列中前24个比特的取值包括0x9a、0x4a和0x26，长度为48个比特的同步序列中后24个比特的取值包括0x65，0xb5和0xd9。
306、在一些可能的实施方式中，一组8条第二数据流中第0条第二数据流包括的同步子序列0为01011010；
307、一组8条第二数据流中第1条第二数据流包括的同步子序列1为01101001；
308、一组8条第二数据流中第2条第二数据流包括的同步子序列2为10010110；
309、一组8条第二数据流中第3条第二数据流包括的同步子序列3为01001011；
310、一组8条第二数据流中第4条第二数据流包括的同步子序列4为0110；
311、一组8条第二数据流中第5条第二数据流包括的同步子序列5为0110；
312、一组8条第二数据流中第6条第二数据流包括的同步子序列6为0011；
313、一组8条第二数据流中第7条第二数据流包括的同步子序列7为1001。
314、在一些可能的实施方式中，每条第二数据流中的第一标识包括长度为48个比特的同步子序列，其中，同步子序列中前24个比特与后24个比特之间间隔8个比特。
315、在一些可能的实施方式中，长度为48个比特的同步子序列中前24个比特的取值包括0x9a、0x4a和0x26，长度为48个比特的同步子序列中后24个比特的取值包括0x65，0xb5和0xd9。
316、在一些可能的实施方式中，n＝128，k＝120，对每组8条第三数据流进行信道交织得到1条第四数据流包括：从每组8条第三数据流的每条第三数据流中获取1个长度为128比特的内码码字得到共8个内码码字。轮询从8个内码码字中的每个内码码字获取2个比特得到第四数据流中连续的1024个比特。
317、在一些可能的实施方式中，对m条第一数据流进行第一数据处理包括：对m条第一数据流分别进行循环移位。
318、在一些可能的实施方式中，对m条第一数据流分别进行循环移位之前，对m条第一数据流进行第一数据处理包括：对m条第一数据流分别进行卷积交织。
319、在一些可能的实施方式中，对m条第一数据流分别进行循环移位之前，方法还包括：对m/4条输入数据流分别进行卷积交织。对卷积交织后的每条输入数据流进行分发得到4条第一数据流，以得到共m条第一数据流。
320、在一些可能的实施方式中，对m条第一数据流分别进行循环移位之前，方法还包括：对m/8条输入数据流分别进行卷积交织。对卷积交织后的每条输入数据流进行分发得到8条第一数据流，以得到共m条第一数据流。
321、第六方面，本技术实施例提供了一种数据处理方法，该方法应用于接收端，该方法包括如下步骤。首先，对接收到的y条调制符号流进行第四数据处理得到m条第四数据流。其中，y为大于或等于1的整数，每条第四数据流经过了解调，每条调制符号流的波特率数值为参考时钟频率数值的整数倍，y条调制符号流由m条第三数据流进行第三数据处理得到，每条调制符号流经过了调制。m条第三数据流由m条第二数据流进行第二数据处理得到，m条第二数据流由m条经过第一前向纠错fec编码的第一数据流进行第一数据处理得到。m为大于1的整数，每条第二数据流包括至少一个第一比特序列，每个第一比特序列包括个比特，每个第一比特序列中的个比特来自第一数据流，每个第一比特序列中的个比特为添加的第一标识，第二数据处理包括第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数，b为大于或等于1的整数，e为大于或等于1的整数。进而，对每条第四数据流进行码字同步和/或帧同步。
322、在一些可能的实施方式中，每条第三数据流包括至少一个第二比特序列，每个第二比特序列包括p+w个比特，每个第二比特序列中的p个比特由个比特经过第二fec编码得到，每个第二比特序列中的w个比特为第二标识，第二标识由第一标识经过第二fec编码得到，p＝n×b，w＝n×e。
323、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
324、在一些可能的实施方式中，第一标识包含填充比特和/或状态字段。
325、在一些可能的实施方式中，每条第一数据流还经过了卷积交织，卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
326、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。
327、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。
328、在一些可能的实施方式中，
329、在一些可能的实施方式中，n＝148，k＝140，5032×e能被b整除，且能被7整除。
330、在一些可能的实施方式中，b＝629×e。
331、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(148,140)。或者，第一fec编码采用kp4编码，第二fec编码将k＝140个信息比特中每连续2个信息比特进行比特异或得到70个比特，并将70个比特进行hamming(78,70)编码得到s＝8个校验比特，经过第二fec编码得到的长度为148比特的码字包含k＝140个信息比特和s＝8个校验比特。
332、在一些可能的实施方式中，n＝127，k＝120，2159×e能被b整除，且能被3整除。
333、在一些可能的实施方式中，b＝2159×e。
334、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(127,120)。或者，第一fec编码采用kp4编码，第二fec编码将k＝120个信息比特中每连续2个信息比特进行比特异或得到60个比特，并将60个比特进行hamming(67,60)编码得到s＝7个校验比特，经过第二fec编码得到的的长度为127比特的码字包含k＝120个信息比特和s＝7个校验比特。
335、在一些可能的实施方式中，第一数据处理还包括加扰。
336、在一些可能的实施方式中，第三数据处理还包括码字交织，t个码字经过码字交织后得到包括t×n个比特的交织后序列，其中，t个码字中第i个码字包含k个比特的信息序列bi和s个比特的校验序列pi，0≤i≤t-1，交织后序列包含连续的t×k个比特的第一子序列和连续的t×s个比特的第二子序列，第一子序列包含b0、b1、b2、…、bt-1共t个信息序列，第二子序列包含p0、p1、p2、…、pt-1共t个校验序列。
337、第七方面，本技术实施例提供了一种数据处理装置。该数据处理装置包括：第一数据处理单元、第二数据处理单元和第三数据处理单元。第一数据处理单元用于：对m条经过第一前向纠错fec编码的第一数据流进行第一数据处理得到m条第二数据流，m为大于1的整数，每条第二数据流包括至少一个第一比特序列，每个第一比特序列包括个比特，每个第一比特序列中的个比特来自第一数据流，每个第一比特序列中的个比特为添加的第一标识。第二数据处理单元用于：对m条第二数据流进行第二数据处理得到m条第三数据流，第二数据处理包括第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数，b为大于或等于1的整数，e为大于或等于1的整数。第三数据处理单元用于：对m条第三数据流进行第三数据处理得到y条调制符号流，y为大于或等于1的整数，每条调制符号流经过了调制，每条调制符号流的波特率数值为参考时钟频率数值的整数倍。
338、在一些可能的实施方式中，每条第三数据流包括至少一个第二比特序列，每个第二比特序列包括p+w个比特，每个第二比特序列中的p个比特由个比特经过第二fec编码得到，每个第二比特序列中的w个比特为第二标识，第二标识由第一标识经过第二fec编码得到，p＝n×b，w＝n×e。
339、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
340、在一些可能的实施方式中，第一标识包含填充比特和/或状态字段。
341、在一些可能的实施方式中，每条第一数据流还经过了卷积交织，卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
342、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。
343、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。
344、在一些可能的实施方式中，
345、在一些可能的实施方式中，n＝148，k＝140，5032×e能被b整除，且能被7整除。
346、在一些可能的实施方式中，b＝629×e。
347、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(148,140)。或者，第一fec编码采用kp4编码，第二fec编码将k＝140个信息比特中每连续2个信息比特进行比特异或得到70个比特，并将70个比特进行hamming(78,70)编码得到s＝8个校验比特，经过第二fec编码得到的长度为148比特的码字包含k＝140个信息比特和s＝8个校验比特。
348、在一些可能的实施方式中，n＝127，k＝120，2159×e能被b整除，且能被3整除。
349、在一些可能的实施方式中，b＝2159×e。
350、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(127,120)。或者，第一fec编码采用kp4编码，第二fec编码将k＝120个信息比特中每连续2个信息比特进行比特异或得到60个比特，并将60个比特进行hamming(67,60)编码得到s＝7个校验比特，经过第二fec编码得到的的长度为127比特的码字包含k＝120个信息比特和s＝7个校验比特。
351、在一些可能的实施方式中，第一数据处理还包括加扰。
352、在一些可能的实施方式中，第三数据处理还包括码字交织，t个码字经过码字交织后得到包括t×n个比特的交织后序列，其中，t个码字中第i个码字包含k个比特的信息序列bi和s个比特的校验序列pi，0≤i≤t-1，交织后序列包含连续的t×k个比特的第一子序列和连续的t×s个比特的第二子序列，第一子序列包含b0、b1、b2、…、bt-1共t个信息序列，第二子序列包含p0、p1、p2、…、pt-1共t个校验序列。
353、在一些可能的实施方式中，调制符号流的波特率为且波特率数
354、值为其中a为大于或等于1的整数，g表示10^9，m表示10^6。
355、在一些可能的实施方式中，n＝128，k＝120，调制符号流的波特率为113.4375gbaud。
356、在一些可能的实施方式中，
357、在一些可能的实施方式中，第三数据处理单元具体用于：对m条第三数据流中每组8条第三数据流进行信道交织得到1条第四数据流，以得到共y条第四数据流。对y条第四数据流分别进行调制得到y条调制符号流。
358、在一些可能的实施方式中，每条第二数据流中的第一标识包括长度为个比特的同步子序列，其中，同步子序列位于第一标识中从起始位置开始的连续个比特。
359、在一些可能的实施方式中，m条第三数据流中的一组8条第三数据流由m条第二数据流中的一组8条第二数据流经过第二fec编码得到，由一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，长度为48个比特的同步序列在1条第四数据流中是连续的，长度为48个比特的同步序列包括一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列。
360、在一些可能的实施方式中，同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
361、在一些可能的实施方式中，一组8条第二数据流中第0条第二数据流包括的同步子序列0为010110；
362、一组8条第二数据流中第1条第二数据流包括的同步子序列1为011010；
363、一组8条第二数据流中第2条第二数据流包括的同步子序列2为100111；
364、一组8条第二数据流中第3条第二数据流包括的同步子序列3为010001；
365、一组8条第二数据流中第4条第二数据流包括的同步子序列4为011010；
366、一组8条第二数据流中第5条第二数据流包括的同步子序列5为011001；
367、一组8条第二数据流中第6条第二数据流包括的同步子序列6为000110；
368、一组8条第二数据流中第7条第二数据流包括的同步子序列7为101011。
369、在一些可能的实施方式中，m条第三数据流中的一组8条第三数据流由m条第二数据流中的一组8条第二数据流经过第二fec编码得到。一组8条第二数据流中的第0条第二数据流、第1条第二数据流、第2条第二数据流和第3条第二数据流各自包括长度为8个比特的同步子序列。一组8条第二数据流中的第4条第二数据流、第5条第二数据流、第6条第二数据流和第7条第二数据流各自包括长度为4个比特的同步子序列，其中，长度为4个比特的同步子序列中前2个比特与后2个比特之间间隔2个比特。
370、在一些可能的实施方式中，由一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，长度为48个比特的同步序列包括一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列，长度为48个比特的同步序列中前24个比特与后24个比特之间间隔8个比特。
371、在一些可能的实施方式中，长度为48个比特的同步序列中前24个比特的取值包括0x9a、0x4a和0x26，长度为48个比特的同步序列中后24个比特的取值包括0x65，0xb5和0xd9。
372、在一些可能的实施方式中，一组8条第二数据流中第0条第二数据流包括的同步子序列0为01011010；
373、一组8条第二数据流中第1条第二数据流包括的同步子序列1为01101001；
374、一组8条第二数据流中第2条第二数据流包括的同步子序列2为10010110；
375、一组8条第二数据流中第3条第二数据流包括的同步子序列3为01001011；
376、一组8条第二数据流中第4条第二数据流包括的同步子序列4为0110；
377、一组8条第二数据流中第5条第二数据流包括的同步子序列5为0110；
378、一组8条第二数据流中第6条第二数据流包括的同步子序列6为0011；
379、一组8条第二数据流中第7条第二数据流包括的同步子序列7为1001。
380、在一些可能的实施方式中，每条第二数据流中的第一标识包括长度为48个比特的同步子序列，其中，同步子序列中前24个比特与后24个比特之间间隔8个比特。
381、在一些可能的实施方式中，长度为48个比特的同步子序列中前24个比特的取值包括0x9a、0x4a和0x26，长度为48个比特的同步子序列中后24个比特的取值包括0x65，0xb5和0xd9。
382、在一些可能的实施方式中，n＝128，k＝120，第三数据处理单元具体用于：从每组8条第三数据流的每条第三数据流中获取1个长度为128比特的内码码字得到共8个内码码字。轮询从8个内码码字中的每个内码码字获取2个比特得到第四数据流中连续的1024个比特。
383、在一些可能的实施方式中，第一数据处理单元具体用于：对m条第一数据流分别进行循环移位。
384、在一些可能的实施方式中，对m条第一数据流分别进行循环移位之前，第一数据处理单元具体用于：对m条第一数据流分别进行卷积交织。
385、在一些可能的实施方式中，数据处理装置还包括卷积交织单元和分发单元。对m条第一数据流分别进行循环移位之前，卷积交织单元用于对m/4条输入数据流分别进行卷积交织。分发单元用于对卷积交织后的每条输入数据流进行分发得到4条第一数据流，以得到共m条第一数据流。
386、在一些可能的实施方式中，数据处理装置还包括卷积交织单元和分发单元。对m条第一数据流分别进行循环移位之前，卷积交织单元用于对m/8条输入数据流分别进行卷积交织。分发单元用于对卷积交织后的每条输入数据流进行分发得到8条第一数据流，以得到共m条第一数据流。
387、第八方面，本技术实施例提供了一种数据处理装置。该数据处理装置包括：数据处理单元和同步单元；
388、数据处理单元用于：对接收到的y条调制符号流进行第四数据处理得到m条第四数据流，其中，y为大于或等于1的整数，每条第四数据流经过了解调，每条调制符号流的波特率数值为参考时钟频率数值的整数倍，y条调制符号流由m条第三数据流进行第三数据处理得到，每条调制符号流经过了调制，m条第三数据流由m条第二数据流进行第二数据处理得到，m条第二数据流由m条经过第一前向纠错fec编码的第一数据流进行第一数据处理得到，m为大于1的整数，每条第二数据流包括至少一个第一比特序列，每个第一比特序列包括个比特，每个第一比特序列中的个比特来自第一数据流，每个第一比特序列中的个比特为添加的第一标识，第二数据处理包括第二fec编码，第二fec编码后的每个码字包括n个比特，n＝k+s，k表示信息比特的数量，s表示校验比特的数量，k为大于或等于1的整数，s为大于或等于1的整数，b为大于或等于1的整数，e为大于或等于1的整数。同步单元用于：对每条第四数据流进行码字同步和/或帧同步。
389、在一些可能的实施方式中，每条第三数据流包括至少一个第二比特序列，每个第二比特序列包括p+w个比特，每个第二比特序列中的p个比特由个比特经过第二fec编码得到，每个第二比特序列中的w个比特为第二标识，第二标识由第一标识经过第二fec编码得到，p＝n×b，w＝n×e。
390、在一些可能的实施方式中，每条调制符号流的波特率数值为156.25m的整数倍。
391、在一些可能的实施方式中，第一标识包含填充比特和/或状态字段。
392、在一些可能的实施方式中，每条第一数据流还经过了卷积交织，卷积交织包括根据r条延迟线对输入的数据流进行延迟，r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照r条延迟线的序号依次输入r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，q为大于或等于1的整数，d为大于或等于1的整数。
393、在一些可能的实施方式中，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，k×b能被f整除。
394、在一些可能的实施方式中，r×d×c＝k×b，c为大于或等于1的整数。
395、在一些可能的实施方式中，
396、在一些可能的实施方式中，n＝148，k＝140，5032×e能被b整除，且能被7整除。
397、在一些可能的实施方式中，b＝629×e。
398、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(148,140)。或者，第一fec编码采用kp4编码，第二fec编码将k＝140个信息比特中每连续2个信息比特进行比特异或得到70个比特，并将70个比特进行hamming(78,70)编码得到s＝8个校验比特，经过第二fec编码得到的长度为148比特的码字包含k＝140个信息比特和s＝8个校验比特。
399、在一些可能的实施方式中，n＝127，k＝120，2159×e能被b整除，且能被3整除。
400、在一些可能的实施方式中，b＝2159×e。
401、在一些可能的实施方式中，第一fec编码采用kp4编码，第二fec编码采用hamming(127,120)。或者，第一fec编码采用kp4编码，第二fec编码将k＝120个信息比特中每连续2个信息比特进行比特异或得到60个比特，并将60个比特进行hamming(67,60)编码得到s＝7个校验比特，经过第二fec编码得到的的长度为127比特的码字包含k＝120个信息比特和s＝7个校验比特。
402、在一些可能的实施方式中，第一数据处理还包括加扰。
403、在一些可能的实施方式中，第三数据处理还包括码字交织，t个码字经过码字交织后得到包括t×n个比特的交织后序列，其中，t个码字中第i个码字包含k个比特的信息序列bi和s个比特的校验序列pi，0≤i≤t-1，交织后序列包含连续的t×k个比特的第一子序列和连续的t×s个比特的第二子序列，第一子序列包含b0、b1、b2、…、bt-1共t个信息序列，第二子序列包含p0、p1、p2、…、pt-1共t个校验序列。
404、本技术实施例中，对进行了级联fec编码后的数据流周期插入(periodicallyinsert)对齐标识(alignment marker)，具体地，从级联fec编码后的数据流中周期获取p个比特，并插入w个比特长度的对齐标识，使得数据流中每p+w个比特中存在w个比特长度的对齐标识。通过选取正整数p和w，可以使调制符号数据流的波特率数值为以太网典型参考时钟频率(ethernet common reference clock)的整数倍，简化了接收端进行时钟提取和同步的方式，可进行快速相位锁定，pll复杂度低且抖动小。并且，要求p为内码码长n的倍数，即p＝n×b，接收端对接收数据进行帧同步(即p+w个比特的帧同步，也称为标识锁定操作)后，即可保证内码码字同步，简化了接收端帧同步、内码码字同步等操作，实现复杂度较低。另外，卷积交织器和卷积解交织器每输出f个比特，其输入输出开关位置位于最顶端，k×b能被f整除，使得帧同步时即可保证卷积解交织器同步。
405、本技术还提供了另一种实施例，将外码编码后的数据流周期插入(periodicallyinsert)第一标识后进行内码编码。具体地，从外码编码后的数据流中周期获取个比特，并插入个比特长度的第一标识，使得数据流中每个比特中存在个比特长度的第一标识。本技术通过选取正整数和可以使调制符号数据流的波特率数值为参考时钟频率(reference clock)的整数倍，使得接收端进行时钟提取和时钟同步的实现更简单，可进行快速相位锁定，pll复杂度低且抖动小。更进一步选取正整数和均能被内码信息长度k整除，使得收端处理模块进行接收数据的帧同步和码字同步操作具有较低硬件实现复杂度。同时再进一步选取正整数可使得内码码字的同步即可保证级联解交织的同步。也就是说，本技术材料提供的数据处理方法使得收端处理模块在进行帧同步、内码码字的同步和级联解交织的同步的实现复杂度较低。
1.一种数据处理方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，每条所述调制符号流的波特率数值为156.25m的整数倍。
3.根据权利要求1或2所述的方法，其特征在于，每条所述第二数据流经过所述第二fec编码之前还经过了卷积交织，所述卷积交织包括根据r条延迟线对输入的数据流进行延迟，所述r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照所述r条延迟线的序号依次输入所述r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，所述q为大于或等于1的整数，所述d为大于或等于1的整数。
4.根据权利要求3所述的方法，其特征在于，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，所述k×b能被f整除。
5.根据权利要求3或4所述的方法，其特征在于，r×d×c＝k×b，所述c为大于或等于1的整数。
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述第一数据流的速率为850gbps，所述a为大于或等于1的整数，所述g表示10^9，所述m表示10^6。
7.根据权利要求6所述的方法，其特征在于，n＝128，k＝120，
8.根据权利要求7所述的方法，其特征在于，w＝48，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
9.根据权利要求6所述的方法，其特征在于，n＝170，k＝160，
10.根据权利要求9所述的方法，其特征在于，w＝48，p＝23120，a＝724，b＝136，波特率＝113.125gbaud；
11.根据权利要求6所述的方法，其特征在于，n＝144，k＝136，
12.根据权利要求11所述的方法，其特征在于，w＝48，p＝5760，a＝726，b＝40，波特率＝113.4375gbaud；
13.根据权利要求11所述的方法，其特征在于，w＝56，p＝5040，a＝728，b＝35，波特率＝113.75gbaud；
14.根据权利要求1至5中任一项所述的方法，其特征在于，n＝148，k＝140，所述w为4的倍数，所述b为17的倍数。
15.根据权利要求1至5中任一项所述的方法，其特征在于，n＝128，k＝120，所述调制符号流的波特率为113.4375gbaud。
16.根据权利要求15所述的方法，其特征在于，p＝1088×w。
17.根据权利要求1、2、3、4、5、15或16所述的方法，其特征在于，所述对齐标识包括至少一个长度为48个比特的帧同步序列。
18.根据权利要求17所述的方法，其特征在于，所述帧同步序列的48个比特在所述对齐标识中是连续的。
19.根据权利要求18所述的方法，其特征在于，所述帧同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
20.根据权利要求17所述的方法，其特征在于，所述帧同步序列包括2个帧同步子序列，每个所述帧同步子序列的比特长度为24个比特，所述2个帧同步子序列在所述对齐标识中间隔8个比特。
21.根据权利要求20所述的方法，其特征在于，所述2个帧同步子序列中的其中一个帧同步子序列的24个比特的取值包括0x9a、0x4a和0x26，所述2个帧同步子序列中的另外一个帧同步子序列的24个比特的取值包括0x65，0xb5和0xd9。
22.根据权利要求1至21中任一项所述的方法，其特征在于，所述对齐标识包括填充比特和/或状态字段。
23.根据权利要求1至22中任一项所述的方法，其特征在于，所述w能被所述n整除。
24.根据权利要求1至23中任一项所述的方法，其特征在于，每条所述第二数据流经过第二fec编码之前还经过了标识锁定、通道纠偏处理和通道重排序中的至少一项操作；
25.根据权利要求1至23中任一项所述的方法，其特征在于，对所述多条第一数据流进行第一数据处理得到m条第二数据流包括：
26.根据权利要求25所述的方法，其特征在于，n＝128，k＝120，对所述每组8条编码数据流进行信道交织得到1条第二数据流包括：
27.根据权利要求1至26中任一项所述的方法，其特征在于，每条所述第二数据流经过所述第二fec编码之前还经过了循环移位。
28.根据权利要求27所述的方法，其特征在于，对多条所述第一数据流进行第一数据处理包括：
29.根据权利要求27所述的方法，其特征在于，对多条所述第一数据流进行第一数据处理包括：
30.根据权利要求27所述的方法，其特征在于，对多条所述第一数据流进行第一数据处理包括：
31.一种数据处理方法，其特征在于，包括：
32.一种数据处理装置，其特征在于，包括：第一数据处理单元、第二数据处理单元和第三数据处理单元；
33.根据权利要求32所述的数据处理装置，其特征在于，每条所述调制符号流的波特率数值为156.25m的整数倍。
34.根据权利要求32或33所述的数据处理装置，其特征在于，每条所述第二数据流经过所述第二fec编码之前还经过了卷积交织，所述卷积交织包括根据r条延迟线对输入的数据流进行延迟，所述r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照所述r条延迟线的序号依次输入所述r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，所述q为大于或等于1的整数，所述d为大于或等于1的整数。
35.根据权利要求34所述的数据处理装置，其特征在于，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，所述k×b能被f整除。
36.根据权利要求34或35所述的数据处理装置，其特征在于，r×d×c＝k×b，所述c为大于或等于1的整数。
37.根据权利要求32至36中任一项所述的数据处理装置，其特征在于，所述第一数据流的速率为850gbps，所述a为大于或等于1的整数，所述g表示10^9，所述m表示10^6。
38.根据权利要求37所述的数据处理装置，其特征在于，n＝128，k＝120，
39.根据权利要求38所述的数据处理装置，其特征在于，w＝48，p＝13056，a＝728，b＝102，波特率＝113.75gbaud；
40.根据权利要求37所述的数据处理装置，其特征在于，n＝170，k＝160，
41.根据权利要求40所述的数据处理装置，其特征在于，w＝48，p＝23120，a＝724，b＝136，波特率＝113.125gbaud；
42.根据权利要求37所述的数据处理装置，其特征在于，n＝144，k＝136，
43.根据权利要求42所述的数据处理装置，其特征在于，w＝48，p＝5760，a＝726，b＝40，波特率＝113.4375gbaud；
44.根据权利要求42所述的数据处理装置，其特征在于，w＝56，p＝5040，a＝728，b＝35，波特率＝113.75gbaud；
45.根据权利要求32至36中任一项所述的数据处理装置，其特征在于，n＝148，k＝140，所述w为4的倍数，所述b为17的倍数。
46.根据权利要求32至36中任一项所述的数据处理装置，其特征在于，n＝128，k＝120，所述调制符号流的波特率为113.4375gbaud。
47.根据权利要求46所述的数据处理装置，其特征在于，p＝1088×w。
48.根据权利要求32、33、34、35、36、46或47所述的数据处理装置，其特征在于，所述对齐标识包括至少一个长度为48个比特的帧同步序列。
49.根据权利要求48所述的数据处理装置，其特征在于，所述帧同步序列的48个比特在所述对齐标识中是连续的。
50.根据权利要求49所述的数据处理装置，其特征在于，所述帧同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
51.根据权利要求48所述的数据处理装置，其特征在于，所述帧同步序列包括2个帧同步子序列，每个所述帧同步子序列的比特长度为24个比特，所述2个帧同步子序列在所述对齐标识中间隔8个比特。
52.根据权利要求51所述的数据处理装置，其特征在于，所述2个帧同步子序列中的其中一个帧同步子序列的24个比特的取值包括0x9a、0x4a和0x26，所述2个帧同步子序列中的另外一个帧同步子序列的24个比特的取值包括0x65，0xb5和0xd9。
53.根据权利要求32至52中任一项所述的数据处理装置，其特征在于，所述对齐标识包括填充比特和/或状态字段。
54.根据权利要求32至53中任一项所述的数据处理装置，其特征在于，所述w能被所述n整除。
55.根据权利要求32至54中任一项所述的数据处理装置，其特征在于，每条所述第二数据流经过第二fec编码之前还经过了标识锁定、通道纠偏处理和通道重排序中的至少一项操作；
56.根据权利要求32至54中任一项所述的数据处理装置，其特征在于，所述第一数据处理单元具体用于：
57.根据权利要求56所述的数据处理装置，其特征在于，n＝128，k＝120，所述第一数据处理单元具体用于：
58.根据权利要求32至57中任一项所述的数据处理装置，其特征在于，每条所述第二数据流经过所述第二fec编码之前还经过了循环移位。
59.根据权利要求58所述的数据处理装置，其特征在于，所述第一数据处理单元具体用于：
60.根据权利要求58所述的数据处理装置，其特征在于，所述第一数据处理单元具体用于：
61.根据权利要求58所述的数据处理装置，其特征在于，所述第一数据处理单元具体用于：
62.一种数据处理装置，其特征在于，包括：数据处理单元和同步单元；
63.一种数据处理方法，其特征在于，包括：
64.根据权利要求63所述的方法，其特征在于，每条所述第三数据流包括至少一个第二比特序列，每个所述第二比特序列包括p+w个比特，每个所述第二比特序列中的p个比特由所述个比特经过所述第二fec编码得到，每个所述第二比特序列中的w个比特为第二标识，所述第二标识由所述第一标识经过所述第二fec编码得到，p＝n×b，w＝n×e。
65.根据权利要求63或64所述的方法，其特征在于，每条所述调制符号流的波特率数值为156.25m的整数倍。
66.根据权利要求63至65中任一项所述的方法，其特征在于，所述第一标识包含填充比特和/或状态字段。
67.根据权利要求63至66中任一项所述的方法，其特征在于，每条所述第一数据流还经过了卷积交织，所述卷积交织包括根据r条延迟线对输入的数据流进行延迟，所述r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照所述r条延迟线的序号依次输入所述r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，所述q为大于或等于1的整数，所述d为大于或等于1的整数。
68.根据权利要求67所述的方法，其特征在于，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，所述k×b能被f整除。
69.根据权利要求67或68所述的方法，其特征在于，r×d×c＝k×b，所述c为大于或等于1的整数。
70.根据权利要求63至69中任一项所述的方法，其特征在于，
71.根据权利要求63至70中任一项所述的方法，其特征在于，n＝148，k＝140，5032×e能被所述b整除，且能被7整除。
72.根据权利要求71所述的方法，其特征在于，b＝629×e。
73.根据权利要求72所述的方法，其特征在于，所述第一fec编码采用kp4编码，所述第二fec编码采用hamming(148,140)；
74.根据权利要求63至70中任一项所述的方法，其特征在于，n＝127，k＝120，2159×e能被所述b整除，且能被3整除。
75.根据权利要求74所述的方法，其特征在于，b＝2159×e。
76.根据权利要求75所述的方法，其特征在于，所述第一fec编码采用kp4编码，所述第二fec编码采用hamming(127,120)；
77.根据权利要求63至76中任一项所述的方法，其特征在于，所述第一数据处理还包括加扰。
78.根据权利要求63至77中任一项所述的方法，其特征在于，所述第三数据处理还包括码字交织，t个码字经过所述码字交织后得到包括t×n个比特的交织后序列，其中，所述t个码字中第i个码字包含k个比特的信息序列bi和s个比特的校验序列pi，0≤i≤t-1，所述交织后序列包含连续的t×k个比特的第一子序列和连续的t×s个比特的第二子序列，所述第一子序列包含b0、b1、b2、…、bt-1共t个信息序列，所述第二子序列包含p0、p1、p2、…、pt-1共t个校验序列。
79.根据权利要求63至78中任一项所述的方法，其特征在于，所述调制符号流的波特率为且波特率数值为其中所述a为大于或等于1的整数，所述g表示10^9，所述m表示10^6。
80.根据权利要求63、64、65、66、67、68、69、77、78或79所述的方法，其特征在于，n＝128，k＝120，所述调制符号流的波特率为113.4375gbaud。
81.根据权利要求80所述的方法，其特征在于，
82.根据权利要求63至81中任一项所述的方法，其特征在于，对所述m条第三数据流进行第三数据处理得到y条调制符号流包括：
83.根据权利要求82所述的方法，其特征在于，每条所述第二数据流中的所述第一标识包括长度为个比特的同步子序列，其中，所述同步子序列位于所述第一标识中从起始位置开始的连续个比特。
84.根据权利要求83所述的方法，其特征在于，所述m条第三数据流中的一组8条第三数据流由所述所述m条第二数据流中的一组8条第二数据流经过所述第二fec编码得到，由所述一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，所述长度为48个比特的同步序列在所述1条第四数据流中是连续的，所述长度为48个比特的同步序列包括所述一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列。
85.根据权利要求84所述的方法，其特征在于，所述同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
86.根据权利要求84或85所述的方法，其特征在于，所述一组8条第二数据流中第0条第二数据流包括的同步子序列0为010110；
87.根据权利要求82所述的方法，其特征在于，所述m条第三数据流中的一组8条第三数据流由所述所述m条第二数据流中的一组8条第二数据流经过所述第二fec编码得到；
88.根据权利要求87所述的方法，其特征在于，由所述一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，所述长度为48个比特的同步序列包括所述一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列，所述长度为48个比特的同步序列中前24个比特与后24个比特之间间隔8个比特。
89.根据权利要求88所述的方法，其特征在于，所述长度为48个比特的同步序列中前24个比特的取值包括0x9a、0x4a和0x26，所述长度为48个比特的同步序列中后24个比特的取值包括0x65，0xb5和0xd9。
90.根据权利要求87至89中任一项所述的方法，其特征在于，所述一组8条第二数据流中第0条第二数据流包括的同步子序列0为01011010；
91.根据权利要求63至82中任一项所述的方法，其特征在于，每条所述第二数据流中的所述第一标识包括长度为48个比特的同步子序列，其中，所述同步子序列中前24个比特与后24个比特之间间隔8个比特。
92.根据权利要求91所述的方法，其特征在于，所述长度为48个比特的同步子序列中前24个比特的取值包括0x9a、0x4a和0x26，所述长度为48个比特的同步子序列中后24个比特的取值包括0x65，0xb5和0xd9。
93.根据权利要求82至92中任一项所述的方法，其特征在于，n＝128，k＝120，对所述每组8条第三数据流进行信道交织得到1条第四数据流包括：
94.根据权利要求63至93中任一项所述的方法，其特征在于，对m条所述第一数据流进行第一数据处理包括：
95.根据权利要求94所述的方法，其特征在于，对m条所述第一数据流分别进行循环移位之前，对m条所述第一数据流进行第一数据处理包括：
96.根据权利要求94所述的方法，其特征在于，对m条所述第一数据流分别进行循环移位之前，所述方法还包括：
97.根据权利要求94所述的方法，其特征在于，对m条所述第一数据流分别进行循环移位之前，所述方法还包括：
98.一种数据处理方法，其特征在于，包括：
99.一种数据处理装置，其特征在于，包括：第一数据处理单元、第二数据处理单元和第三数据处理单元；
100.根据权利要求99所述的数据处理装置，其特征在于，每条所述第三数据流包括至少一个第二比特序列，每个所述第二比特序列包括p+w个比特，每个所述第二比特序列中的p个比特由所述个比特经过所述第二fec编码得到，每个所述第二比特序列中的w个比特为第二标识，所述第二标识由所述第一标识经过所述第二fec编码得到，p＝n×b，w＝n×e。
101.根据权利要求99或100所述的数据处理装置，其特征在于，每条所述调制符号流的波特率数值为156.25m的整数倍。
102.根据权利要求99至101中任一项所述的数据处理装置，其特征在于，所述第一标识包含填充比特和/或状态字段。
103.根据权利要求99至102中任一项所述的数据处理装置，其特征在于，每条所述第一数据流还经过了卷积交织，所述卷积交织包括根据r条延迟线对输入的数据流进行延迟，所述r为大于1的整数，每条延迟线包括的存储单元数量各不相同，存储单元数量最小的延迟线包括0个存储单元，每相邻两条延迟线的存储单元数量的差值为q，每个存储单元用于存储d个比特，输入数据流中的比特按照所述r条延迟线的序号依次输入所述r条延迟线，每条延迟线单次输入d个比特且单次输出d个比特，经过卷积交织后输出的数据流中连续的r*d个比特包括每条延迟线输出的d个比特，所述q为大于或等于1的整数，所述d为大于或等于1的整数。
104.根据权利要求103所述的数据处理装置，其特征在于，经过卷积交织后每输出f个比特，卷积交织对应的输入输出开关位于第0条延迟线，所述k×b能被f整除。
105.根据权利要求103或104所述的数据处理装置，其特征在于，r×d×c＝k×b，所述c为大于或等于1的整数。
106.根据权利要求99至105中任一项所述的数据处理装置，其特征在于，
107.根据权利要求99至106中任一项所述的数据处理装置，其特征在于，n＝148，k＝140，5032×e能被所述b整除，且能被7整除。
108.根据权利要求107所述的数据处理装置，其特征在于，b＝629×e。
109.根据权利要求108所述的数据处理装置，其特征在于，所述第一fec编码采用kp4编码，所述第二fec编码采用hamming(148,140)；
110.根据权利要求99至106中任一项所述的数据处理装置，其特征在于，n＝127，k＝120，2159×e能被所述b整除，且能被3整除。
111.根据权利要求110所述的数据处理装置，其特征在于，b＝2159×e。
112.根据权利要求111所述的数据处理装置，其特征在于，所述第一fec编码采用kp4编码，所述第二fec编码采用hamming(127,120)；
113.根据权利要求99至112中任一项所述的数据处理装置，其特征在于，所述第一数据处理还包括加扰。
114.根据权利要求99至113中任一项所述的数据处理装置，其特征在于，所述第三数据处理还包括码字交织，t个码字经过所述码字交织后得到包括t×n个比特的交织后序列，其中，所述t个码字中第i个码字包含k个比特的信息序列bi和s个比特的校验序列pi，0≤i≤t-1，所述交织后序列包含连续的t×k个比特的第一子序列和连续的t×s个比特的第二子序列，所述第一子序列包含b0、b1、b2、…、bt-1共t个信息序列，所述第二子序列包含p0、p1、p2、…、pt-1共t个校验序列。
115.根据权利要求99至114中任一项所述的数据处理装置，其特征在于，所述调制符号流的波特率为且波特率数值为其中所述a为大于或等于1的整数，所述g表示10^9，所述m表示10^6。
116.根据权利要求99、100、101、102、103、104、105、113、114或115所述的数据处理装置，其特征在于，n＝128，k＝120，所述调制符号流的波特率为113.4375gbaud。
117.根据权利要求116所述的数据处理装置，其特征在于，
118.根据权利要求99至117中任一项所述的数据处理装置，其特征在于，所述第三数据处理单元具体用于：
119.根据权利要求118所述的数据处理装置，其特征在于，每条所述第二数据流中的所述第一标识包括长度为个比特的同步子序列，其中，所述同步子序列位于所述第一标识中从起始位置开始的连续个比特。
120.根据权利要求119所述的数据处理装置，其特征在于，所述m条第三数据流中的一组8条第三数据流由所述所述m条第二数据流中的一组8条第二数据流经过所述第二fec编码得到，由所述一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，所述长度为48个比特的同步序列在所述1条第四数据流中是连续的，所述长度为48个比特的同步序列包括所述一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列。
121.根据权利要求120所述的数据处理装置，其特征在于，所述同步序列的48个比特的取值包括0x9a、0x4a、0x26、0x65、0xb5和0xd9。
122.根据权利要求120或121所述的数据处理装置，其特征在于，所述一组8条第二数据流中第0条第二数据流包括的同步子序列0为010110；
123.根据权利要求118所述的数据处理装置，其特征在于，所述m条第三数据流中的一组8条第三数据流由所述所述m条第二数据流中的一组8条第二数据流经过所述第二fec编码得到；
124.根据权利要求123所述的数据处理装置，其特征在于，由所述一组8条第三数据流经过信道交织得到的1条第四数据流包括长度为48个比特的同步序列，所述长度为48个比特的同步序列包括所述一组8条第二数据流各自包括的1个同步子序列总共8个同步子序列，所述长度为48个比特的同步序列中前24个比特与后24个比特之间间隔8个比特。
125.根据权利要求124所述的数据处理装置，其特征在于，所述长度为48个比特的同步序列中前24个比特的取值包括0x9a、0x4a和0x26，所述长度为48个比特的同步序列中后24个比特的取值包括0x65，0xb5和0xd9。
126.根据权利要求123至125中任一项所述的数据处理装置，其特征在于，所述一组8条第二数据流中第0条第二数据流包括的同步子序列0为01011010；
127.根据权利要求99至118中任一项所述的数据处理装置，其特征在于，每条所述第二数据流中的所述第一标识包括长度为48个比特的同步子序列，其中，所述同步子序列中前24个比特与后24个比特之间间隔8个比特。
128.根据权利要求127所述的数据处理装置，其特征在于，所述长度为48个比特的同步子序列中前24个比特的取值包括0x9a、0x4a和0x26，所述长度为48个比特的同步子序列中后24个比特的取值包括0x65，0xb5和0xd9。
129.根据权利要求118至128中任一项所述的数据处理装置，其特征在于，n＝128，k＝120，所述第三数据处理单元具体用于：
130.根据权利要求99至129中任一项所述的数据处理装置，其特征在于，所述第一数据处理单元具体用于：
131.根据权利要求130所述的数据处理装置，其特征在于，对m条所述第一数据流分别进行循环移位之前，所述第一数据处理单元具体用于：
132.根据权利要求130所述的数据处理装置，其特征在于，所述数据处理装置还包括卷积交织单元和分发单元，对m条所述第一数据流分别进行循环移位之前，所述卷积交织单元用于对m/4条输入数据流分别进行卷积交织；
133.根据权利要求130所述的数据处理装置，其特征在于，所述数据处理装置还包括卷积交织单元和分发单元，对m条所述第一数据流分别进行循环移位之前，所述卷积交织单元用于对m/8条输入数据流分别进行卷积交织；
134.一种数据处理装置，其特征在于，包括：数据处理单元和同步单元；
