本发明构思涉及一种低压差(ldo)稳压器，更具体地，涉及一种被配置为基于修整信号(trimming signal)生成输出电压的ldo稳压器。
背景技术：
1、随着技术进步，在一个电子设备中配备了用于执行各种操作的多个芯片。在这种情况下，为了以准确的定时操作电子设备中所包括的芯片，会期望或需要准确的时钟信号的输入。例如，诸如双列直插存储器模块(dimm)的模块均包括多个动态随机存取存储器(dram)芯片，并且每个dram芯片的准确操作会期望或需要准确的时钟信号的输入。
2、时钟生成电路可以基于被施加的电压来生成时钟信号。在这种情况下，诸如ldo稳压器的功率转换电路可以用于调整向时钟生成电路施加的电压的电平。在此情况下，ldo稳压器可以通过输出缓冲器向时钟生成电路施加多个输出电压。然而，施加到时钟生成电路的电压可能由于诸如由输出缓冲器中所包括的线路引起的电流消耗和内阻的原因而改变。当施加到时钟生成电路的电压改变时，会发生通过时钟生成电路生成的多个时钟信号之间的时钟偏斜(clock skew)。时钟偏斜可能是诸如通信错误的电子设备故障的原因。因此，会期望或需要开发用于解决此类问题的方法。
技术实现思路
1、本发明构思提供一种低压差(ldo)稳压器，其可以将特定电压施加到时钟生成电路。
2、根据本发明构思的一个方面，一种低压差(ldo)稳压器被配置为生成第一输出电压至第n输出电压，其中，n是大于或等于2的自然数，并且所述第一输出电压至所述第n输出电压中的每一者对应于参考电压。所述ldo稳压器包括：放大器，所述放大器被配置为基于所述参考电压和所述第一输出电压至所述第n输出电压中的所述第一输出电压来生成误差电压；修整控制电路，所述修整控制电路被配置为基于所述第一输出电压至所述第n输出电压来生成第一修整信号至第n-1修整信号；以及输出缓冲器电路，所述输出缓冲器电路被配置为基于所述误差电压和所述第一修整信号至所述第n-1修整信号来生成所述第一输出电压至所述第n输出电压。
3、根据本发明构思的另一方面，一种时钟生成电路包括：低压差(ldo)稳压器，所述ldo稳压器被配置为生成多个输出电压，所述多个输出电压中的每一者对应于参考电压；以及时钟振荡电路，所述时钟振荡电路被配置为基于所述多个输出电压来生成多个时钟信号。所述ldo稳压器包括：放大器，所述放大器被配置为基于所述参考电压和所述多个输出电压中的第一输出电压来生成误差电压；修整控制电路，所述修整控制电路被配置为基于所述多个输出电压来生成多个修整信号；以及输出缓冲器电路，所述输出缓冲器电路被配置为基于所述误差电压和所述多个修整信号来生成所述多个输出电压。
4、根据本发明构思的另一方面，一种存储器件包括：时钟生成电路，所述时钟生成电路被配置为生成多个时钟信号；以及多个动态随机存取存储器(dram)芯片，所述多个dram芯片被配置为基于所述多个时钟信号来工作。所述时钟生成电路包括：低压差(ldo)稳压器，所述ldo稳压器被配置为生成多个输出电压，所述多个输出电压中的每一者对应于参考电压；以及时钟振荡电路，所述时钟振荡电路被配置为基于所述多个输出电压来生成所述多个时钟信号。所述ldo稳压器包括：放大器，所述放大器被配置为基于所述参考电压和所述多个输出电压中的第一输出电压来生成误差电压；修整控制电路，所述修整控制电路被配置为基于所述多个输出电压来生成多个修整信号；以及输出缓冲器电路，所述输出缓冲器电路被配置为基于所述误差电压和所述多个修整信号来生成所述多个输出电压。
1.一种ldo稳压器，所述ldo稳压器被配置为生成第一输出电压至第n输出电压，其中，n是大于或等于2的自然数，并且所述第一输出电压至所述第n输出电压中的每一者对应于参考电压，所述ldo稳压器即低压差稳压器，并且所述ldo稳压器包括：
2.根据权利要求1所述的ldo稳压器，其中，所述放大器被配置为：对所述第一输出电压与所述参考电压之间的差进行放大，以生成所述误差电压。
3.根据权利要求1所述的ldo稳压器，其中，所述修整控制电路包括：
4.根据权利要求3所述的ldo稳压器，其中，所述修整控制电路还包括低通滤波器，所述低通滤波器被配置为从所述第一输出电压中去除噪声以及向所述比较电路供应去除了噪声的第一输出电压。
5.根据权利要求3所述的ldo稳压器，其中，
6.根据权利要求3所述的ldo稳压器，其中，所述比较电路包括：
7.根据权利要求6所述的ldo稳压器，其中，
8.根据权利要求7所述的ldo稳压器，其中，所述修整信号发生器被配置为，
9.根据权利要求1所述的ldo稳压器，其中，所述输出缓冲器电路被配置为，
10.根据权利要求1所述的ldo稳压器，其中，所述输出缓冲器电路被配置为，
11.根据权利要求1所述的ldo稳压器，其中，所述输出缓冲器电路包括：
12.根据权利要求11所述的ldo稳压器，其中，所述第二fvf缓冲器至所述第n fvf缓冲器中的每一者包括电流源，所述电流源被配置为基于所述第一修整信号至所述第n-1修整信号中的相应一者来调整偏置电流。
13.根据权利要求11所述的ldo稳压器，其中，
14.一种时钟生成电路，所述时钟生成电路包括：
15.根据权利要求14所述的时钟生成电路，其中，所述修整控制电路包括：
16.根据权利要求15所述的时钟生成电路，其中，
17.根据权利要求15所述的时钟生成电路，其中，所述比较电路包括：
18.根据权利要求14所述的时钟生成电路，其中，所述输出缓冲器电路被配置为，
19.根据权利要求14所述的时钟生成电路，其中，所述输出缓冲器电路被配置为：
20.一种存储器件，所述存储器件包括：
