本发明涉及航空机载平台信号处理，尤其涉及一种基于dsp+fpga的机载高速信号处理架构。
背景技术：
1、随着飞机所执行的任务及功能日趋复杂和多样，飞机必须能够适应多功能、多任务、综合化这一发展趋势，因此未来的航空电子系统将更多的体现出综合化、模块化的特征，具备资源高度共享，信息高度融合等特点。
2、航电系统也朝着射频综合的方向发展。射频综合将采用模块化、标准化的设计方法。把各个子系统的各种功能重新划分、组合，将传感器前端组件、信号处理组件和数据处理组件等组成具有资源共享，可重构和通用化的新型系统。这些系统在系统软件的控制下可实时完成各种作战任务，实现高性能的雷达、电子战、通信导航识别功能，从而全面的提高机载传感器的工作效率、为飞行员提供更加完整、准确的态势感知能力。
3、传统雷达、电子战、通信导航识别等功能采用不同的设备独立实现，对外接口单一，信号处理资源存在差异化，不能资源共享。在综合化设计思想的大背景下，机载传感器功能在信号处理、信息交互上对综合化下的信号处理组件的信号处理能力提出了新要求。新的机载信号处理组件必须具备较强的信号处理能力和实时应变能力，以及对外丰富的总线接口资源，除此之外必须具有较强的通用性，可以实现多通道信号、数据并行输入、处理和输出，多通道协同处理，功能软件加载可以实现灵活部署与动态重构。
4、为满足雷达、电子对抗、通信导航识别以及系统综合处理的资源要求，有必要研制一种机载高速信号处理构架，该构架采用矩阵组合的方式可搭建为一种通用化、可重构的信号处理平台。
技术实现思路
1、为了解决上述问题，本发明提出一种基于dsp+fpga的机载高速信号处理架构，可实现航空机载平台传感器功能对信号处理的需求。
2、本发明采用的技术方案如下：
3、一种基于dsp+fpga的机载高速信号处理架构，包括：
4、m个dsp处理单元与n个fpga处理单元，所述dsp处理单元通过emif总线挂接到fpga处理单元上，m个dsp处理单元与n个fpga处理单元共同构成若干信号处理通道，所述信号处理通道之间协同完成业务数据的信号处理，完成多通道信号、数据并行输入、处理和输出；
5、srio交换单元，被配置为执行srio网络交换，完成业务数据在信号处理构架内部各单元和外部设备之间的下发、上传与交互；
6、以太网交换单元，被配置为执行以太网网络交换，完成dsp处理单元、fpga处理单元和控制管理单元的调试和资源升级；
7、光电转换单元，被配置为执行电信号与光信号的双向转换，完成业务数据在srio交换单元和fpga处理单元与外部设备之间的交互；
8、控制管理单元，被配置为对dsp处理单元、fpga处理单元、srio交换单元、以太网交换单元和光电转换单元的相关状态进行监控并上报，所述相关状态包括初始化、配置和健康状态。
9、进一步地，当m＝4,n＝2时，即四个dsp处理单元和两个fpga处理单元时，其中两个dsp处理单元分别通过emif总线挂接到一个fpga处理单元上，另外两个dsp处理单元分别通过emif总线挂接到另一个fpga处理单元上，四个dsp处理单元和两个fpga处理单元共同构成四个信号处理通道，每个信号处理通道都采用dsp+fpga的架构，实现多通道信号、数据并行输入、处理和输出，多通道协同完成业务数据的信号处理。
10、进一步地，所述四个dsp处理单元中的第一个dsp处理单元与第四个dsp处理单元通过pcie接口互联，第二个dsp处理单元与第三个dsp处理单元通过pcie接口互联，实现各信号处理通道之间的数据交互。
11、进一步地，所述dsp处理单元包括数字信号处理器dsp，以及与数字信号处理器dsp电连接的双倍速率同步动态随机存储器ddr、快闪存储器flash和rs232接口。
12、进一步地，所述fpga处理单元包括电连接的现场可编程逻辑门阵列fpga和双倍速率同步动态随机存储器ddr；所述fpga处理单元的gtx接口作为信号处理构架的对外接口，完成与外部设备的业务数据交互。
13、进一步地，所述srio交换单元包括srio交换机，所述srio交换机的端口分为三部分，其中第一部分端口连接至dsp处理单元和fpga处理单元，第二部分端口作为信号处理构架的对外端口，第三部分端口连接至光电转换单元，完成业务数据在信号处理构架内部各单元和外部设备之间的下发、上传与交互。
14、进一步地，所述以太网交换单元包括依次连接的以太网交换机、接口电路及变压器，所述以太网交换机的端口分为三部分，其中第一部分端口以sgmii模式直接作为信号处理构架对外的以太网交换端口，第二部分端口以sgmii模式分别连接至dsp处理单元和控制管理单元，第三部分端口通过接口电路和变压器转换成mdi网口作为信号处理构架的对外千兆以太网口。
15、进一步地，所述光电转换单元包括多路并行收发光模块，所述多路并行收发光模块的电接口分别连接至srio交换单元和fpga处理单元，光接口连接至信号处理构架外部设备，完成外部设备与信号处理构架内部srio交换单元和fpga处理单元的业务数据交互。
16、进一步地，所述控制管理单元通过i2c接口与srio交换单元、以太网交换单元连接，通过spi接口与dsp处理单元连接。
17、进一步地，所述控制管理单元能够对各dsp处理单元和各fpga处理单元进行单独上下电及低功耗的控制。
18、本发明的有益效果在于：
19、(1)通用性、灵活性强。本发明的机载高速信号处理架构采用m个dsp处理单元与n个fpga处理单元构成通用信号处理资源池，以高速信号总线构成处理架构的骨干通信网络可以实现芯片级的互联，完成内部各功能单元信息与数据的下发和上传，不同功能软件加载可以灵活部署与动态重构。
20、(2)丰富的高速接口资源。本发明的机载高速信号处理架构内部经过srio交换和以太网交换对外可以输出丰富的高速信号接口资源，包括多路mgt电口、mgt光口、srio电口、srio光口和sgmii接口，本构架内的信号处理资源可以通过以上接口接入到各型机载产品的高速信号网络中，实现高速强实时及高精度处理。
21、(3)多通道协同处理。将本发明的机载高速信号处理架构进行多个数量的组合，可以实现多通道信号、数据并行输入、处理和输出，多个处理通道同时连接到信号级高速交换网络中，各处理通道之间可以进行处理协同，传输中间数据、协同消息以及处理结果，灵活的组成多种并存的互联模式，满足机载系统的处理需求和i/o吞吐需求。
22、(4)高集成度、小型化。本发明的机载高速信号处理架构将dsp处理单元、fpga处理单元、接口控制管理单元、srio交换单元、以太网交换单元、光电转换等多个单元整合至一个模块上，通过高度集成化的设计压缩物理体积，提升处理效能。
1.一种基于dsp+fpga的机载高速信号处理架构，其特征在于，包括：
2.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，当m＝4,n＝2时，即四个dsp处理单元和两个fpga处理单元时，其中两个dsp处理单元分别通过emif总线挂接到一个fpga处理单元上，另外两个dsp处理单元分别通过emif总线挂接到另一个fpga处理单元上，四个dsp处理单元和两个fpga处理单元共同构成四个信号处理通道，每个信号处理通道都采用dsp+fpga的架构，实现多通道信号、数据并行输入、处理和输出，多通道协同完成业务数据的信号处理。
3.根据权利要求2所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述四个dsp处理单元中的第一个dsp处理单元与第四个dsp处理单元通过pcie接口互联，第二个dsp处理单元与第三个dsp处理单元通过pcie接口互联，实现各信号处理通道之间的数据交互。
4.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述dsp处理单元包括数字信号处理器dsp，以及与数字信号处理器dsp电连接的双倍速率同步动态随机存储器ddr、快闪存储器flash和rs232接口。
5.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述fpga处理单元包括电连接的现场可编程逻辑门阵列fpga和双倍速率同步动态随机存储器ddr；所述fpga处理单元的gtx接口作为信号处理构架的对外接口，完成与外部设备的业务数据交互。
6.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述srio交换单元包括srio交换机，所述srio交换机的端口分为三部分，其中第一部分端口连接至dsp处理单元和fpga处理单元，第二部分端口作为信号处理构架的对外端口，第三部分端口连接至光电转换单元，完成业务数据在信号处理构架内部各单元和外部设备之间的下发、上传与交互。
7.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述以太网交换单元包括依次连接的以太网交换机、接口电路及变压器，所述以太网交换机的端口分为三部分，其中第一部分端口以sgmii模式直接作为信号处理构架对外的以太网交换端口，第二部分端口以sgmii模式分别连接至dsp处理单元和控制管理单元，第三部分端口通过接口电路和变压器转换成mdi网口作为信号处理构架的对外千兆以太网口。
8.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述光电转换单元包括多路并行收发光模块，所述多路并行收发光模块的电接口分别连接至srio交换单元和fpga处理单元，光接口连接至信号处理构架外部设备，完成外部设备与信号处理构架内部srio交换单元和fpga处理单元的业务数据交互。
9.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述控制管理单元通过i2c接口与srio交换单元、以太网交换单元连接，通过spi接口与dsp处理单元连接。
10.根据权利要求1所述的一种基于dsp+fpga的机载高速信号处理架构，其特征在于，所述控制管理单元能够对各dsp处理单元和各fpga处理单元进行单独上下电及低功耗的控制。
