本发明涉及eda，特别是涉及一种获取最短飞线路径的优化方法、电子设备及存储介质。
背景技术：
1、在芯片设计时，有时需要通过飞线可视化查看成熟元器件中具有相同网络名的引脚的位置分布，便于调整其他元器件的布局，例如其他元器件的摆放位置、是否需要翻转或旋转等操作调整布局；有时也需要通过飞线可视化查看或验证处于设计阶段的元器件中具有相同网络的引脚的位置分布，对于一些不合理的引脚位置，能够快速观察到，便于调整元器件内部的引脚位置分布等。
2、目前现有技术中通过贪婪算法生成，也即查找离当前节点最近的另一个节点pk，然后再以pk为当前节点再次查找离当前节点最近的另一个节点，依次类推，生成最短路径。贪婪算法能够保证相邻两个节点之间的飞线最短，但是无法保证最终得到的飞线路径是最短的，因此，亟需一种能够生成最短飞线路径的方法。
技术实现思路
1、针对上述技术问题，本发明采用的技术方案为：一种获取最短飞线路径的优化方法，所述方法包括：
2、p200，根据连接任意两个节点的飞线数量申请内存空间，内存空间sm满足：sm＝n(n-1)/2，其中n为节点的数量。
3、p400，根据节点和sm获取目标有序飞线组，包括：
4、p420，获取中间参考值ref。
5、p440，遍历所有节点计算任意两个节点之间的飞线长度，当飞线长度小于ref时，将飞线长度按照内存空间的正序依次保存，得到目标飞线组；当飞线长度大于ref时，按照内存空间的反序依次保存，得到候选飞线组。
6、p460，目标飞线组按照飞线长度进行排序，得到目标有序飞线组。
7、p600，按照目标有序飞线组中元素的顺序依次遍历飞线长度并处理，得到最短飞线路径。
8、此外，本发明还提供了一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述方法。
9、此外，本发明还提供了一种电子设备，包括处理器和上述非瞬时性计算机可读存储介质。
10、本发明至少具有以下有益效果：
11、本发明实施例提供了一种获取最短飞线路径的优化方法、电子设备及存储介质，其通过将小于参考值的目标飞线组中的飞线进行排序，排序后进行遍历得到目标有序飞线组，按照目标有序飞线组中元素的顺序依次遍历飞线长度并处理，得到最短飞线路径，提高了获取最短飞线路径的效率。
1.一种获取最短飞线路径的优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，p400还包括：
3.根据权利要求2所述的方法，其特征在于，p472中新的参考值ref1满足：ref1＝(min+max)/2，其中min为标飞线组中飞线的最小长度，max为标飞线组中飞线的最大长度。
4.根据权利要求1所述的方法，其特征在于，p600，还包括：
5.根据权利要求1所述的方法，其特征在于，p600还包括：
6.根据权利要求1所述的方法，其特征在于，p420中的中间参考值ref满足：中间参考值ref满足：ref＝d2/4，d2＝(xmax-xmin)2+(ymax-ymin)2，其中xmin为所有节点的最小横坐标，xmax为所有节点的最大横坐标，ymin为所有节点的最小纵坐标，ymax为所有节点的最大纵坐标。
7.根据权利要求1所述的方法，其特征在于，p200中的节点为引脚或元器件。
8.根据权利要求1所述的方法，其特征在于，p440中的正序为从内存空间最小地址依次增大的顺序，反序为从内存空间最大地址依次减小的顺序。
9.一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，其特征在于，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现如权利要求1-8中任意一项的所述方法。
10.一种电子设备，其特征在于，包括处理器和权利要求9中所述的非瞬时性计算机可读存储介质。
