本申请涉及一种驱动信号产生电路，尤其涉及一种用于图像传感器的驱动信号产生电路及相关控制方法、图像传感器、芯片及电子装置。
背景技术：
cmos图像传感器已经得到大规模生产和应用，随着画质要求的提升，像素的数目也越来越多，近来更发展出共享像素以提高光敏传感器的密度，即利用同一读取电路来读取多个光敏传感器，形成共享像素。例如每个共享像素中包含4个光敏传感器或甚至8个光敏传感器。但因此，也造成控制像素的行驱动器的复杂度上升且面积增加。
技术实现要素：
本申请的目的之一在于公开一种驱动信号产生电路及相关控制方法、图像传感器、芯片及电子装置，来解决上述问题。
本申请的一实施例公开了一种驱动信号产生电路，用于产生驱动信号，其中所述驱动信号产生电路依据第一控制信号以及第二控制信号改变所述驱动信号的电平，所述驱动信号产生电路包括：p型晶体管，包括栅极、源极和漏极，所述p型晶体管的源极耦接至高电平，所述p型晶体管的漏极输出所述驱动信号；第一电平转换器，具有输入端与输出端，所述第一电平转换器的所述输入端用来接收所述第一控制信号，所述第一电平转换器的所述输出端输出第一电平转换后控制信号，所述第一电平转换器的所述输出端耦接至所述p型晶体管的栅极，当所述第一控制信号的电平为原始高电平时，所述第一电平转换后控制信号的电平为所述高电平；第一n型晶体管，包括栅极、源极和漏极，所述第一n型晶体管的漏极耦接至所述p型晶体管的漏极；第二n型晶体管，包括栅极、源极和漏极，所述第二n型晶体管的漏极耦接至所述p型晶体管的漏极；第三n型晶体管，包括栅极、源极和漏极，所述第三n型晶体管的栅极耦接至所述第一电平转换器的所述输出端，且所述第一n型晶体管以及所述第三n型晶体管串接于所述p型晶体管的漏极和所述第一低电平之间；第四n型晶体管，包括栅极、源极和漏极，所述第四n型晶体管的栅极耦接至所述第一电平转换器的所述输出端，且所述第二n型晶体管以及所述第四n型晶体管串接于所述p型晶体管的漏极和所述第二低电平之间；第二电平转换器，具有输入端、第一输出端与第二输出端，所述第二电平转换器的所述输入端用来接收所述第二控制信号，所述第二电平转换器的所述第一输出端输出第二电平转换后控制信号，所述第二电平转换器的所述第二输出端输出反相第二电平转换后控制信号，所述第二电平转换器的所述第一输出端耦接至所述第二n型晶体管的栅极，所述第二电平转换器的所述第二输出端耦接至所述第一n型晶体管的栅极，当所述第二控制信号的电平为所述原始高电平时，所述第二电平转换后控制信号的电平为所述高电平，所述反相第二电平转换后控制信号的电平为所述第二低电平，当所述第二控制信号的电平为原始低电平时，所述第二电平转换后控制信号的电平为所述第二低电平，所述反相第二电平转换后控制信号的电平为所述高电平；其中所述高电平的电平高于所述第一低电平的电平，所述第二低电平的电平低于所述第一低电平的电平，所述原始高电平的电平高于所述原始低电平的电平。
本申请的一实施例公开了一种控制方法，用于控制上述的驱动信号产生电路，所述控制方法包括：将所述第一控制信号的电平设为所述原始高电平，以及将所述第二控制信号的电平设为所述原始低电平，以产生电平为所述第一低电平的所述驱动信号；将所述第一控制信号的电平设为所述原始低电平，以及将所述第二控制信号的电平设为所述原始高电平，以产生电平为所述高电平的所述驱动信号；以及将所述第一控制信号的电平设为所述原始高电平，以及将所述第二控制信号的电平设为所述原始高电平，以产生电平为所述第二低电平的所述驱动信号。
本申请的一实施例公开了一种图像传感器，包括：上述的驱动信号产生电路；光敏传感器，用来将光线转换为电荷；输出电路，用来依据所述电荷产生像素输出；以及传输门，耦接于所述光敏传感器和所述输出电路之间，所述传输门用来依据所述驱动信号产生电路产生的所述驱动信号决定所述电荷是否进入所述输出电路。
本申请的一实施例公开了一种芯片，包括上述的图像传感器。
本申请的一实施例公开了一种电子装置，包括上述的芯片。
本申请的驱动信号产生电路具有较小的布局面积，同时控制方式也变的更简单。
附图说明
图1为图像传感器的示意图。
图2为图1的驱动信号产生电路的第一实施例的电路图。
图3为图2的第一电平转换单元的电路图。
图4为图2的第二电平转换单元的电路图。
图5为图1的图像传感器使用图2的控制驱动信号产生电路的时序图。
图6为图1的驱动信号产生电路的第二实施例的电路图。
图7为图6的第二电平转换单元的电路图。
图8为图1的图像传感器使用图6的控制驱动信号产生电路的时序图。
图9为本申请的图像传感器应用于电子装置中的实施例的示意图。
具体实施方式
以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
高分辨率甚至超高分辨率cmos图像传感器的应用和需求越来越广泛，像素的数目也越来越多，像素的尺寸必须跟着缩小，近来更发展出共享像素以提高光敏传感器的密度，即利用同一读取电路来读取多个光敏传感器，形成共享像素。例如每个共享像素中包含4个光敏传感器或甚至8个光敏传感器。
为了避免共享像素彼此的互相干扰，用来控制每个光敏传感器对应的传输门的行驱动器需要提供传输门三种不同的电压，例如2.6v、0v及-0.9v，因此行驱动器中需要大量的电平转换器。一般来说，每一像素行都对应一行驱动器，由于像素尺寸缩小，每一像素行与相邻的像素行之间的间距也变小，因此相对应地，每一行驱动器与相邻的行驱动器之间的间距也变小，使每一行驱动器的布局图变得非常细长，造成行驱动器的布局图在空间利用率上变差，反而增加行驱动器的整体布局面积。因此，本申请提出了改良的驱动信号产生电路来减少电路布局面积，甚至降低了控制行驱动器的复杂度。
图1为图像传感器100的示意图。在本实施例中，图像传感器100为2×4共享配置，共包括8个光敏传感器102_1～102_8，通过传输门104_1～104_8分别电连接至输出电路105。其中传输门104_1～104_8分别包括栅极、源极及漏极，传输门104_1～104_8的栅极依据驱动信号tx_1～tx_8决定传输门104_1～104_8导通或断开，在本实施例中，传输门104_1～104_8为n型晶体管，传输门104_1～104_8的源极分别电连接至光敏传感器102_1～102_8，传输门104_1～104_8的漏极则电连接至浮置扩散区fd。
光敏传感器102_1～102_8的阳极电连接至参考电平vref2，光敏传感器102用来将光线转换为电荷。图像传感器100还包含行驱动器，下称驱动信号产生电路。在本申请的驱动信号产生电路的第一实施例中，驱动信号产生电路112_1用来依据第一控制信号s1、第二控制信号s2及第三控制信号s3来产生驱动信号tx_1来控制传输门104_1；在本申请的驱动信号产生电路的第二实施例中，驱动信号产生电路112_1用来依据第一控制信号s1及第二控制信号s2'来产生驱动信号tx_1来控制传输门104_1。为了简洁起见，用来控制传输门104_2～104_8的驱动信号产生电路则没有绘示于图1。
输出电路105用来依据光敏传感器102_1～102_8产生的电荷产生像素输出，输出电路105包括重置晶体管106、源跟随晶体管108以及行选择晶体管110。源跟随晶体管108设置于重置晶体管106和行选择晶体管110之间，在本实施例中，重置晶体管106、源跟随晶体管108以及行选择晶体管110皆为n型晶体管，源跟随晶体管108的栅极和重置晶体管106的源极都电连接至浮置扩散区fd，重置晶体管106的漏极电连接至参考电平vref1，参考电平vref1高于参考电平vref2，例如参考电平vref1为3.2v，参考电平vref2为0v(即地电压)。重置晶体管106的栅极依据重置信号rst的控制决定是否导通，源跟随晶体管108串接于行选择晶体管110，源跟随晶体管108的一源极电连接至行选择晶体管110的漏极，源跟随晶体管108的漏极电连接至参考电平vref1。行选择晶体管110的源极作为所述像素输出的输出端pout并电连接至位线bl，行选择晶体管110的栅极依据字线wl上的行选择信号rsel控制决定是否导通并将所述像素输出从输出端pout输出至位线bl。
图2的驱动信号产生电路200为图1的驱动信号产生电路112_1的第一实施例的电路图，驱动信号产生电路200用来产生驱动信号tx_1以控制传输门104_1。不言而喻地，驱动信号产生电路200也可以用来产生驱动信号tx_2～tx_8以控制传输门104_1～104_8。第一控制信号s1、第二控制信号s2及第三控制信号s3为可在原始高电平v5和原始低电平v4之间切换的信号，原始高电平v5的电平高于原始低电平v4的电平。驱动信号产生电路200依据第一控制信号s1、第二控制信号s2及第三控制信号s3改变驱动信号tx_1的电平来在高电平v1、第一低电平v2及第二低电平v3之间切换，其中高电平v1的电平高于第一低电平v2的电平，第二低电平v3的电平低于第一低电平v2的电平，例如高电平v1为2.6v、第一低电平v2为0v、第二低电平v3为-0.9v。
驱动信号产生电路200包括p型晶体管208、第一电平转换器202、第一n型晶体管210、第二电平转换器206、第二n型晶体管212及第三电平转换器204。第一电平转换器202、第二电平转换器206及第三电平转换器204分别用来将第一控制信号s1、第二控制信号s2及第三控制信号s3转换为在高电平v1和第二低电平v3之间切换的信号(或在高电平v1和第一低电平v2之间切换，细节说明于后)，以控制耦接于高电平v1、第一低电平v2和第二低电平v3之间p型晶体管208、第一n型晶体管210及第二n型晶体管212。
p型晶体管208包括栅极、源极和漏极，p型晶体管208的源极耦接至高电平v1，p型晶体管208的漏极输出驱动信号tx_1。第一电平转换器202具有输入端与输出端，第一电平转换器202的所述输入端用来接收第一控制信号s1，第一电平转换器202的所述输出端输出第一电平转换后控制信号shl1。进一步地来说，第一电平转换器202包括第一电平转换单元214及第二电平转换单元218，第一电平转换单元214用来将第一控制信号s1的原始高电平v5转换到高电平v1；第二电平转换单元218用来将第一控制信号s1的原始低电平v4转换到第二低电平v3。在本实施例中，第一控制信号s1先经过第一电平转换单元214，再经过第二电平转换单元218，因此第一电平转换单元214先将第一控制信号s1的原始高电平v5转换到高电平v1以产生信号sh1，第二电平转换单元218再将信号sh1的原始低电平v4转换到第二低电平v3以产生第一电平转换后控制信号shl1。但本申请不以此为限，第一控制信号s1经过第一电平转换单元214和第二电平转换单元218的顺序可以相反。
第一电平转换器202的所述输出端耦接至p型晶体管208的栅极，当第一控制信号s1的电平为原始高电平v5时，第一电平转换后控制信号shl1的电平为高电平v1以关闭p型晶体管208；当第一控制信号s1的电平为原始低电平v4时，第一电平转换后控制信号shl1的电平为第二低电平v3以使p型晶体管208导通，在某些实施例中，考虑到原始低电平v4就可以使p型晶体管208导通，因此第一电平转换器202中的第二电平转换单元218可以省略。
第一n型晶体管210包括栅极、源极和漏极，第一n型晶体管210的漏极耦接至p型晶体管208的漏极，第一n型晶体管210的源极耦接至第一低电平v2。第二电平转换器206具有输入端与输出端，第二电平转换器206的所述输入端用来接收第二控制信号s2，第二电平转换器206的所述输出端输出第二电平转换后控制信号shl2。和第一电平转换器202相似，第二电平转换器206包括第一电平转换单元214及第二电平转换单元218，第一电平转换单元214用来将第二控制信号s2的原始高电平v5转换到高电平v1；第二电平转换单元218用来将第二控制信号s2的原始低电平v4转换到第二低电平v3。
第二电平转换器206的所述输出端耦接至第一n型晶体管210的栅极，当第二控制信号s2的电平为原始高电平v5时，第二电平转换后控制信号shl2的电平为高电平v1以使第一n型晶体管210导通；当第二控制信号s2的电平为原始低电平v4时，第二电平转换后控制信号shl2的电平为第二低电平v3以关闭第一n型晶体管210。应注意的是，为了有效地控制第一n型晶体管210，第二电平转换器206中的第二电平转换单元218不能被省略。
第二n型晶体管212包括栅极、源极和漏极，第二n型晶体管212的漏极耦接至p型晶体管的漏极208，第二n型晶体管212的源极耦接至第二低电平v3。第三电平转换器204具有输入端与输出端，第三电平转换器204的所述输入端用来接收第三控制信号s3，第三电平转换器204的所述输出端输出第三电平转换后控制信号shl3。和第一电平转换器202相似，第三电平转换器204包括第一电平转换单元214及第二电平转换单元218，第一电平转换单元214用来将第三控制信号s3的原始高电平v5转换到高电平v1；第二电平转换单元218用来将第三控制信号s3的原始低电平v4转换到第二低电平v3。
第三电平转换器204的所述输出端耦接至第二n型晶体管212的栅极，当第三控制信号s3的电平为原始高电平v5时，第三电平转换后控制信号shl3的电平为高电平v1以使第二n型晶体管212导通；当第三控制信号s3的电平为原始低电平v4时，第三电平转换后控制信号shl3的电平为第二低电平v3以关闭第二n型晶体管212。应注意的是，为了有效地控制第二n型晶体管212，第三电平转换器204中的第二电平转换单元218不能被省略。
图3为图2的第一电平转换单元214的电路图。第一电平转换单元214耦接于原始低电平v4与高电平v1之间，用来将第一控制信号s1从原始的电平域(低逻辑电平为原始低电平v4；高逻辑电平为原始高电平v5)转换到不同的电平域(低逻辑电平为原始低电平v4；高逻辑电平为高电平v1)成为信号sh1。第一电平转换单元214包含反相器302、反相器304、反相器314、n型晶体管310、n型晶体管312、p型晶体管306及p型晶体管308。其中反相器302的输入端接收第一控制信号s1，反相器302的输出端耦接至反相器304的输入端及n型晶体管310的栅极，反相器302的输出端耦接至n型晶体管312的栅极；n型晶体管310及n型晶体管312的源极耦接至原始低电平v4，n型晶体管310及n型晶体管312的漏极分别耦接至p型晶体管306及p型晶体管308的漏极，p型晶体管306及p型晶体管308的源极耦接至高电平v1，p型晶体管306的漏极耦接至p型晶体管308的栅极，p型晶体管308的漏极耦接至p型晶体管306的栅极及反相器304的输入端，使反相器304的输出端输出信号sh1。
图4为图2的第二电平转换单元218的电路图。由于在图2的实施例中，第二电平转换单元218串接于第一电平转换单元214之后，因此第二电平转换单元218耦接于第二低电平v3与高电平v1之间，用来将信号sh1从第一电平转换单元214转换后的电平域(低逻辑电平为原始低电平v4；高逻辑电平为高电平v1)转换到驱动信号产生电路200输出的驱动信号tx_1的电平域(低逻辑电平为第二低电平v3；高逻辑电平为高电平v1)成为第一电平转换后控制信号shl1。第二电平转换单元218包含反相器402、反相器412、n型晶体管408、n型晶体管410、p型晶体管404及p型晶体管406。其中反相器402的输入端接收信号sh1，反相器402的输出端耦接至p型晶体管404的栅极，信号sh1另馈入p型晶体管406的栅极，反相器412的输入端耦接至p型晶体管406的漏极，反相器412的输出端输出第一电平转换后控制信号shl1；n型晶体管408及n型晶体管410的源极耦接至第二低电平v3，n型晶体管408及n型晶体管410的漏极分别耦接至p型晶体管404及p型晶体管406的漏极，p型晶体管404及p型晶体管406的源极耦接至高电平v1，n型晶体管408的漏极耦接至n型晶体管410的栅极，n型晶体管410的漏极耦接至n型晶体管408的栅极。
图3和图4仅为本申请的实施方式之一，实际上能够达到如同电平转换单元214效果的设计，皆可应用于图2的第一电平转换器202、第二电平转换器206和第三电平转换器204。
图5为图1的图像传感器100使用图2的控制驱动信号产生电路200产生驱动信号tx_1来控制光敏传感器102_1的时序图。请一同参考图1、图2和图5。对光敏传感器102_1的操作分为重置阶段、曝光阶段及读出阶段，在此三个阶段之外的时间，则是其他的光敏传感器102_2～102_8的操作，未全部绘示于图5。在此三个阶段之外的时间，例如时间点t1之前后时间点t6之后的时间，将第一控制信号s1和第二控制信号s2设为原始高电平v5，并将第三控制信号s3设为原始低电平v4，以使驱动信号tx_1的电平成为第一低电平v2，使传输门104_1处于关闭状态，但比起电平为第二低电平v3的驱动信号tx_1来说关闭的较不完全，有助于降低共想象素彼此干扰造成的模糊(blooming)。
在重置阶段，即时间点t1和时间点t2之间，将第一控制信号s1、第二控制信号s2和第三控制信号s3设为原始低电平v4，以使驱动信号tx_1的电平成为高电平v1，使传输门104_1处于完全导通状态。搭配重置信号rst为高电平v1，可使光敏传感器102_1中的电荷被清除。
在曝光阶段，即时间点t2和时间点t3之间，将第一控制信号s1和第三控制信号s3设为原始高电平v5，并将第二控制信号s2设为原始低电平v4，以使驱动信号tx_1的电平成为第二低电平v3，可更完全地关闭传输门104_1，使光敏传感器102_1在曝光时累积的电荷更不容易泄漏出光敏传感器102_1。
在读出阶段，其中的时间点t4和时间点t5之间，将第一控制信号s1、第二控制信号s2和第三控制信号s3设为原始低电平v4，以使驱动信号tx_1的电平成为高电平v1，使传输门104_1处于完全导通状态。使光敏传感器102_1中累积的电荷被读出。
请注意，为了避免串接于高电平v1和第一低电平v2之间的p型晶体管208和第一n型晶体管210不小心同时导通，以及避免串接于高电平v1和第二低电平v3之间的p型晶体管208和第二n型晶体管212不小心同时导通，造成大量短路电流贯穿高电平v1和第二低电平v3，因此在时间点t1附近，要刻意使第二控制信号s2的切换时间提早第一控制信号s1的切换时间一个短暂的时间段δt。这种用来避免短路电流的控制方法也被使用在时间点t2、t4及t5附近。
图6的驱动信号产生电路600为图1的驱动信号产生电路112_1的第二实施例的电路图，驱动信号产生电路600用来产生驱动信号tx_1以控制传输门104_1。不言而喻地，驱动信号产生电路600也可以用来产生驱动信号tx_2～tx_8以控制传输门104_1～104_8。驱动信号产生电路600的p型晶体管608、第一电平转换器602、第一n型晶体管610、第二电平转换器604、第二n型晶体管612对应驱动信号产生电路200的p型晶体管208、第一电平转换器202、第一n型晶体管210、第二电平转换器206、第二n型晶体管212，其中驱动信号产生电路600的p型晶体管608、第一电平转换器602、第一n型晶体管610、第二n型晶体管612和驱动信号产生电路200的p型晶体管208、第一电平转换器202、第一n型晶体管210、第二n型晶体管212相同；第二电平转换器604略不同于第二电平转换器206。此外，驱动信号产生电路600增加了第三n型晶体管614和第四n型晶体管616，搭配第二电平转换器604，可以达到省略第三电平转换器204的目的，降低了整体面积。此外，由于省略了第三电平转换器204，当然也就不再需要第三控制信号s3，因此控制驱动信号产生电路600的方式也不同于控制驱动信号产生电路200的方式。同时，在控制驱动信号产生电路600时，也不需要如控制驱动信号产生电路200时需要使用避免短路电流的控制方法，降低了控制的复杂度，具体说明于后。
第二电平转换器604的输入端用来接收第二控制信号s2'，第二电平转换器604的第一输出端输出第二电平转换后控制信号shl2'，第二电平转换器604的第二输出端输出反相第二电平转换后控制信号shli2'，第二电平转换器604的所述第一输出端耦接至第二n型晶体管612的栅极，第二电平转换器604的所述第二输出端耦接至第一n型晶体管610的栅极。第二电平转换后控制信号shl2'和反相第二电平转换后控制信号shli2'互为反相信号。当第二控制信号s2'的电平为原始高电平v5时，第二电平转换后控制信号shl2'的电平为高电平v1，反相第二电平转换后控制信号shli2'的电平为第二低电平v3，当第二控制信号s2'的电平为原始低电平v4时，第二电平转换后控制信号shl2'的电平为第二低电平v3，反相第二电平转换后控制信号shli2'的电平为高电平v1。
驱动信号产生电路600新增的第三n型晶体管614耦接于第一n型晶体管610和第一低电平v2之间；驱动信号产生电路600新增的第四n型晶体管616耦接于第二n型晶体管612和第二低电平v3之间。且第三n型晶体管614和第四n型晶体管616的栅极都耦接至第一电平转换器602的输出端，因此p型晶体管608和第三n型晶体管614在同步切换时即使瞬间短暂同时导通，高电平v1和第一低电平v2之间产生的短路电流也不大；同样地，p型晶体管608和第四n型晶体管616在同步切换时即使瞬间短暂同时导通，高电平v1和第二低电平v3之间产生的短路电流也不大。
因此，参考图6可得知，将第一控制信号s1的电平设为原始高电平v5，以及将第二控制信号s2'的电平设为原始低电平v4，可以产生电平为第一低电平v2的驱动信号tx_1；将第一控制信号s1的电平设为原始低电平v4，以及将第二控制信号s2'的电平设为原始高电平v5，可以产生电平为高电平v1的驱动信号tx_1；将第一控制信号s1的电平设为原始高电平v5，以及将第二控制信号s2'的电平设为原始高电平v5，可以产生电平为第二低电平v3的驱动信号tx_1。
如前所述，为了达到同时输出第二电平转换后控制信号shl2与反相第二电平转换后控制信号shli2'，第二电平转换器604略不同于第二电平转换器206，具体来说，第二电平转换器604中的第一电平转换单元214和第二电平转换器204中的第一电平转换单元214相同；第二电平转换器604中的第二电平转换单元618和第二电平转换器204中的第二电平转换单元218不同。图7为图6的第二电平转换单元618的电路图，第二电平转换单元618和第二电平转换单元218的差异在于增加了反相器714，反相器714的输入端耦接至p型晶体管408的漏极。由于p型晶体管408的漏极和p型晶体管410的漏极保持互为反相，因此，反相器714的输出信号(即反相第二电平转换后控制信号shli2')为反相器412的输出信号(即反相第二电平转换后控制信号shl2')的反相信号。
图8为图1的图像传感器100使用图6的控制驱动信号产生电路600产生驱动信号tx_1来控制光敏传感器102_1的时序图。请一同参考图1、图6和图8。对光敏传感器102_1的操作分为重置阶段、曝光阶段及读出阶段，在此三个阶段之外的时间，则是其他的光敏传感器102_2～102_8的操作，未全部绘示于图8。在此三个阶段之外的时间，例如时间点t1之前后时间点t6之后的时间，将第一控制信号s1设为原始高电平v5，并将第二控制信号s2'设为原始低电平v4，以使驱动信号tx_1的电平成为第一低电平v2，使传输门104_1处于关闭状态，但比起电平为第二低电平v3的驱动信号tx_1来说关闭的较不完全，有助于降低共想象素彼此干扰造成的模糊。
具体来说，图8中第一控制信号s1的变化方式和图5中第一控制信号s1的变化方式相同，第二控制信号s2'在重置阶段、曝光阶段和读出阶段的时间则一律都设为原始高电平v5，通过这样的控制方式，得到的驱动信号tx_1和图5的驱动信号tx_1行为相同。应注意的是，在重置阶段，即时间点t1和时间点t2之间，由于p型晶体管608导通，第三n型晶体管614和第四n型晶体管616不导通，因此第一n型晶体管610和第二n型晶体管612导通与否不重要，第二控制信号s2'也可以设为原始低电平v4。
如前所述，p型晶体管608和第三n型晶体管614即使造成高电平v1和第一低电平v2之间瞬间产生短路电流，影响也在可容许的范围；同样地，p型晶体管608和第四n型晶体管616即使造成高电平v1和第二低电平v3之间瞬间产生短路电流，影响也在可容许的范围。所以，第一控制信号s1和第二控制信号s2'的切换可以同时，不需要如控制驱动信号产生电路200时需要使用避免短路电流的控制方法。
本申请还提供了一种芯片，其包括图像传感器100。本申请还提供了一种电子装置，包括图像传感器100或所述芯片。图9为本申请的图像传感器100或所述芯片应用于电子装置900中的实施例的示意图。如图9所示，电子装置900包括显示屏组件902和图像传感器100。其中，电子装置900可为例如智能型手机、个人数字助理、手持式计算机系统、平板计算机或数码相机等任何电子装置。
上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本揭示内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本揭示内容之精神与范围。
1.一种驱动信号产生电路，其特征在于，用于产生驱动信号，其中所述驱动信号产生电路依据第一控制信号以及第二控制信号改变所述驱动信号的电平，所述驱动信号产生电路包括：
p型晶体管，包括栅极、源极和漏极，所述p型晶体管的源极耦接至高电平，所述p型晶体管的漏极输出所述驱动信号；
第一电平转换器，具有输入端与输出端，所述第一电平转换器的所述输入端用来接收所述第一控制信号，所述第一电平转换器的所述输出端输出第一电平转换后控制信号，所述第一电平转换器的所述输出端耦接至所述p型晶体管的栅极，当所述第一控制信号的电平为原始高电平时，所述第一电平转换后控制信号的电平为所述高电平；
第一n型晶体管，包括栅极、源极和漏极，所述第一n型晶体管的漏极耦接至所述p型晶体管的漏极；
第二n型晶体管，包括栅极、源极和漏极，所述第二n型晶体管的漏极耦接至所述p型晶体管的漏极；
第三n型晶体管，包括栅极、源极和漏极，所述第三n型晶体管的栅极耦接至所述第一电平转换器的所述输出端，且所述第一n型晶体管以及所述第三n型晶体管串接于所述p型晶体管的漏极和所述第一低电平之间；
第四n型晶体管，包括栅极、源极和漏极，所述第四n型晶体管的栅极耦接至所述第一电平转换器的所述输出端，且所述第二n型晶体管以及所述第四n型晶体管串接于所述p型晶体管的漏极和所述第二低电平之间；
第二电平转换器，具有输入端、第一输出端与第二输出端，所述第二电平转换器的所述输入端用来接收所述第二控制信号，所述第二电平转换器的所述第一输出端输出第二电平转换后控制信号，所述第二电平转换器的所述第二输出端输出反相第二电平转换后控制信号，所述第二电平转换器的所述第一输出端耦接至所述第二n型晶体管的栅极，所述第二电平转换器的所述第二输出端耦接至所述第一n型晶体管的栅极，当所述第二控制信号的电平为所述原始高电平时，所述第二电平转换后控制信号的电平为所述高电平，所述反相第二电平转换后控制信号的电平为所述第二低电平，当所述第二控制信号的电平为原始低电平时，所述第二电平转换后控制信号的电平为所述第二低电平，所述反相第二电平转换后控制信号的电平为所述高电平；
其中所述高电平的电平高于所述第一低电平的电平，所述第二低电平的电平低于所述第一低电平的电平，所述原始高电平的电平高于所述原始低电平的电平。
2.如权利要求1所述的驱动信号产生电路，其特征在于，所述第一电平转换器包括第一电平转换单元，当所述第一控制信号的电平为所述原始高电平时，所述第一电平转换单元用来将所述第一控制信号的电平转换至所述高电平。
3.如权利要求2所述的驱动信号产生电路，其特征在于，当所述第一控制信号的电平为所述原始低电平时，所述第一电平转换后控制信号的电平为所述原始低电平。
4.如权利要求2所述的驱动信号产生电路，其特征在于，所述第一电平转换器还包括第二电平转换单元，当所述第一控制信号的电平为所述原始低电平时，所述第二电平转换单元用来将所述第一控制信号的电平转换至所述第二低电平。
5.如权利要求4所述的驱动信号产生电路，其特征在于，所述第一控制信号先经过所述第一电平转换器的所述第一电平转换单元，再经过所述第一电平转换器的所述第二电平转换单元。
6.如权利要求1所述的驱动信号产生电路，其特征在于，所述第二电平转换器包括：
第一电平转换单元，当所述第二控制信号的电平为所述原始高电平时，所述第一电平转换单元用来将所述第二控制信号的电平转换至所述高电平；以及
第二电平转换单元，当所述第二控制信号的电平为所述原始低电平时，所述第二电平转换单元用来将所述第二控制信号的电平转换至所述第二低电平。
7.如权利要求6所述的驱动信号产生电路，其特征在于，所述第二控制信号先经过所述第二电平转换器的所述第一电平转换单元，再经过所述第二电平转换器的所述第二电平转换单元。
8.如权利要求1所述的驱动信号产生电路，其特征在于，所述高电平的电平高于所述原始高电平的电平。
9.如权利要求1所述的驱动信号产生电路，其特征在于，所述第一低电平的电平为地电压。
10.如权利要求1所述的驱动信号产生电路，其特征在于，所述原始低电平的电平为地电压。
11.如权利要求1所述的驱动信号产生电路，其特征在于，所述第三n型晶体管的漏极耦接至所述第一n型晶体管的源极，所述第三n型晶体管的源极耦接至所述第一低电平；所述第四n型晶体管的漏极耦接至所述第二n型晶体管的源极，所述第四n型晶体管的源极耦接至所述第二低电平。
12.一种控制方法，用于控制如权利要求1至11中任一项所述的驱动信号产生电路，其特征在于，所述控制方法包括：
将所述第一控制信号的电平设为所述原始高电平，以及将所述第二控制信号的电平设为所述原始低电平，以产生电平为所述第一低电平的所述驱动信号；
将所述第一控制信号的电平设为所述原始低电平，以及将所述第二控制信号的电平设为所述原始高电平，以产生电平为所述高电平的所述驱动信号；以及
将所述第一控制信号的电平设为所述原始高电平，以及将所述第二控制信号的电平设为所述原始高电平，以产生电平为所述第二低电平的所述驱动信号。
13.如权利要求12所述的控制方法，其特征在于，将所述第一控制信号的电平设为所述原始低电平，以及将所述第二控制信号的电平设为所述原始高电平，以产生电平为所述高电平的所述驱动信号的步骤包括；
将所述第一控制信号的电平从所述原始高电平改变为所述原始低电平，以及同时将所述第二控制信号的电平从所述原始低电平改变为所述原始高电平，以将所述驱动信号的电平从所述第一低电平转换为所述高电平。
14.一种图像传感器，其特征在于，包括：
如权利要求1至11中任一项所述的驱动信号产生电路；
光敏传感器，用来将光线转换为电荷；
输出电路，用来依据所述电荷产生像素输出；以及
传输门，耦接于所述光敏传感器和所述输出电路之间，所述传输门用来依据所述驱动信号产生电路产生的所述驱动信号决定所述电荷是否进入所述输出电路。
15.一种芯片，其特征在于，包括：
如权利要求14所述的图像传感器。
16.一种电子装置，其特征在于，包括：
如权利要求15所述的芯片。
技术总结