本发明涉及信号处理技术领域，具体的说是一种光电平台用基于fpga（现场可编程门阵列）的通用型高清显示系统。
背景技术：
光电平台常悬挂于飞行器上用于执行侦查任务，利用光电传感器实现对目标的扫描、监视，充当飞行器的眼睛。随着飞行器任务多样性的需求和技术的发展，光电平台上的sdi接口正逐步替换早年的pal制式的模拟视频信号接口成为标准的视频信号接口。
目前，市面上已有一些商业用转换模块或者转换系统，用于sdi信号的转换，但他们的产品受限于体积和结构，且缺少相应的服务，无法应用于光电平台。而定制产品则价值昂贵，且尺寸较难满足紧凑的光电平台。现有的光电产品由于其功能在不断改善，需要显著系统同时具有可升级、易维护、具有极强适应性等特点。因此，研发出一种通用型高清显示系统用于光电平台实为必要。
技术实现要素：
为了克服上述技术问题，本发明提供了一种能够适用于光电平台的，兼容性好，适应性强，可方便、快速的进行相关高清监控系统和视频采集系统的升级换代，维护方便、自洽性好，操作简易的通用型高清显示系统。
本发明为解决上述技术问题，所提供的技术方案是：一种光电平台用基于fpga的通用型高清显示系统，该显示系统包括fpga芯片、视频输入传感器、外围供电模块、外围时钟和至少两片ssram存储器，其中，视频输入传感器上设置有至少四个视频接口，且其输出端与fpga芯片连接，所述的视频输入传感器通过其视频接口和输出端将外部视频传输至fpga芯片的内部，所述的外围供电模块和外围时钟均与fpga芯片连接，并分别为fpga芯片进行电流供应和时间调取，所述的ssram存储器与fpga芯片之间进行双向通信连接，为fpga芯片进行数据存取；
所述的fpga芯片包括nios处理器以及分别与nios处理器连接的接收模块、帧频转换模块和输出模块，其中，nios处理器与能够进行控制的上位机连接，接收模块上设置有接收sdi接口，该接收sdi接口与视频输入传感器的输出端连接，接收模块用于对信号进行协议转换处理，帧频转换模块与ssram存储器进行双向通信交互，用于对已完成协议转换的信号进行帧频和分辨率的转换，以及在ssram存储器内进行缓存，输出模块上设置有发送sdi接口，该发送sdi接口与显示装置连接，输出模块用于对帧频转换模块处理过的信号进行输出和发送。
进一步的，所述视频输入传感器上的视频接口包括用于接收1920×1080分辨率、30fps可见光视频的可见光视频接口ⅰ，用于接收1920×1080分辨率、50fps可见光视频的可见光视频接口ⅱ，用于接收1920×1080分辨率、25fps红外视频的红外视频接口ⅲ和用于接收1920×1080分辨率、60fps红外视频的红外视频接口ⅳ。
进一步的，所述的fpga芯片还包括分别与nios处理器连接的全局时钟模块、全局复位模块和异步处理模块，全局时钟模块、全局复位模块和异步处理模块分别为nios处理器、接收模块、帧频转换模块和输出模块提供不同频率时钟调取、复位信号调取和跨时钟域信号处理。
进一步的，所述的全局时钟模块与外围时钟连接。
进一步的，所述的帧频转换模块对信号进行帧频转换时的输入帧频≥输出帧频。
进一步的，所述的帧频转换模块包括前置缓存单元、写入ssram单元、状态机、读取ssram单元和后置缓存单元；前置缓存单元的输出端与写入ssram单元的输入端连接，用于对已完成协议转换的信号进行预处理；写入ssram单元与ssram存储器连接，且写入ssram单元与状态机交互连接，用于控制ssram存储器的写入时序，并向状态机发送写入请求和执行状态机写入命令；状态机与ssram存储器、写入ssram单元和读取ssram单元均双向通信连接，用于控制信号在ssram存储器内的存储和读取；读取ssram单元与ssram存储器连接，且读取ssram单元与状态机交互连接，用于控制ssram存储器的读出时序，并向状态机发送读取请求和执行状态机读取命令；后置缓存单元的的输入端与读取ssram单元的输出端连接，用于对信号进行跨时钟域缓存处理。
本发明的有益效果：
本发明的一种光电平台用基于fpga的通用型高清显示系统，能够方便、快速的对不同种类视频接口输送来的信号进行转换，以满足用户对于不同分辨率、不同帧频视频的显示需要。显示系统本身通用性强，可适用于各种具有sdi接口的光电平台，且其整体造价成本低廉，兼容性好，适应性强，可在安装后，方便、快速的进行相关高清监控系统和视频采集系统的升级换代。同时，显示系统整体维护方便、自洽性好，操作简易，能够在使用过程中最大限度的节省容量，从而节约了成本，实用效果好。
附图说明
图1为本发明的组成结构框图；
图2为本发明中fpga芯片和ssram存储器的内部结构示意图；
图3为本发明中fpga芯片和sdi接口之间的处理流程框图；
图4为本发明中帧频转换模块的结构示意框图。
具体实施方式
下面结合附图对本发明做进一步详细的说明：
一种光电平台用基于fpga的通用型高清显示系统，该显示系统包括fpga芯片、视频输入传感器、外围供电模块、外围时钟和至少两片ssram存储器，其中，四个视频输入传感器输出端通过sdi与fpga芯片连接，所述的视频输入传感器通过其视频接口和输出端将外部视频传输至fpga芯片的内部，所述的外围供电模块和外围时钟均与fpga芯片连接，并分别为fpga芯片进行电流供应和时间调取，所述的ssram存储器与fpga芯片之间进行双向通信连接，为fpga芯片进行数据存取，所述视频输入传感器上的视频接口包括用于接收1920×1080分辨率、30fps可见光视频的可见光视频接口ⅰ，用于接收1920×1080分辨率、50fps可见光视频的可见光视频接口ⅱ，用于接收1920×1080分辨率、25fps红外视频的红外视频接口ⅲ和用于接收1920×1080分辨率、60fps红外视频的红外视频接口ⅳ；
所述的fpga芯片包括nios处理器以及分别与nios处理器连接的接收模块、帧频转换模块、输出模块、全局时钟模块、全局复位模块和异步处理模块，其中，nios处理器与能够进行控制的上位机连接，接收模块上设置有接收sdi接口，该接收sdi接口与视频输入传感器的输出端连接，接收模块用于对信号进行协议转换处理，帧频转换模块与ssram存储器进行双向通信交互，用于对已完成协议转换的信号进行帧频和分辨率的转换，以及在ssram存储器内的缓存，帧频转换模块对信号进行帧频转换时的输入帧频≥输出帧频，输出模块上设置有发送sdi接口，该发送sdi接口与显示装置连接，输出模块用于对帧频转换模块处理过的信号进行输出和发送，全局时钟模块与外围时钟连接，全局时钟模块、全局复位模块和异步处理模块分别为nios处理器提供不同频率时钟调取、复位信号调取和跨时钟域信号调用。
所述的帧频转换模块包括前置缓存单元、写入ssram单元、状态机、读取ssram单元和后置缓存单元；前置缓存单元的输出端与写入ssram单元的输入端连接，用于对已完成协议转换的信号进行预处理；写入ssram单元与ssram存储器连接，且写入ssram单元与状态机交互连接，用于控制ssram存储器的写入时序，并向状态机发送写入请求和执行状态机写入命令；状态机与ssram存储器、写入ssram单元和读取ssram单元均双向通信连接，用于控制信号在ssram存储器内的存储和读取；读取ssram单元与ssram存储器连接，且读取ssram单元与状态机交互连接，用于控制ssram存储器的读出时序，并向状态机发送读取请求和执行状态机读取命令；后置缓存单元的的输入端与读取ssram单元的输出端连接，用于对信号进行跨时钟域处理。
本发明的一种光电平台用基于fpga的通用型高清显示系统利用fpga ssram的方式，用于帧频和分辨率的转换，视频的高清输出显示，可输入四种常见帧频结构，分别是25帧，30帧，50帧，60帧，分辨率可以任意选择，系统在实际使用中，最多可实现两路视频的转换和输出，其可实现的转化帧频格式如下表所示：
表1输入输出帧频关系表
表中大写字母“y”表示可以输出，大写字母“n”表示不能输出。
本发明的一种光电平台用基于fpga的通用型高清显示系统，从总体上来说，由fpga芯片和ssram存储器，以及外围的供电电路模块和外围时钟组成，该显示系统的组成结构如附图1所示。
在本发明的一种光电平台用基于fpga的通用型高清显示系统中，视频输入传感器上的视频接口主要有四个，包括可见光视频接口ⅰ、可见光视频接口ⅱ、红外视频接口ⅲ和红外视频接口ⅳ。可分别接可见光视频（1920×1080分辨率、30fps）、可见光视频（1920×1080分辨率、50fps）、红外视频（1920×1080分辨率、25fps）和红外视频（1920×1080分辨率、60fps），要将这四种视频输入信号最终准确无误地转换为高速串行sdi信号进行发送，要求设计一个高效且方便，同时系统兼容性较强的数据传输流程。四种视频信号可通过视频接口直接将sdi信号输入到fpga芯片的内部，在fpga芯片内嵌nios处理器的控制下，利用2片ssram存储器。将输入的视频信号传给帧频转换模块，经分辨率和帧频转换后的视频信号输出到fpga芯片内部的输出模块进行相应处理，处理后的结果输出到发送sdi的接口，通用型帧频转换系统fpga芯片与ssram存储器的内部结构如附图2所示。
本发明的一种光电平台用基于fpga的通用型高清显示系统的具体数据处理流程为：
fpga芯片与sdi接口之间的处理流程如附图3所示：其中四路视频通过fpga芯片中的接收sdi接口进行输入，输入的信号进入接收模块进行一定的处理，处理完成后，为方便后续处理和计算，对处理完成的数据进行协议的转换，转换后的结果进入帧频转换模块进行帧频转换和分辨率的转换。
帧频转换模块一方面控制数据的进入，另一方面，控制其进入ssram存储器进行相应缓存。为节省容量，同时考虑到节约成本，本发明的显示系统中采用2片36m大小的ssram存储器实现缓存。
帧频转换后的结果输出到fpga芯片的输出模块，输出模块对数据进行处理，转化为串单比特行信号，通过发送sdi接口输出。最多可实现两路视频的帧频转换和分辨率的转换，可将可见光视频（1920×1080分辨率、60fps）、红外视频（1920×1080分辨率、60fps）和可见光视频（1920×1080分辨率、50fps）、红外视频（1920×1080分辨率、50fps）转化为小于或等于1920×1080分辨率，小于或等于50帧的视频信号。
上述的所有sdi接口均为通讯接口，即串行数字接口，是一种广泛使用的高清数字输入和输出接口，按照速率划分sdi接口可分为sd-sdi和高清应用的hd-sdi与3g-sdi，sd-sdi其对应的速率为270mb/s，hd-sdi其对应的速率为1.485gb/s，而3g-sdi的速率则比sd-sdi和hd-sdi大得多，达到2.97gb/s。其中，hd-sdi广泛应用在摄像机，光端机，高清监视系统上，采用hd-sdi接口可以十分方便的将模拟信号转化为高清监控系统，且不受传输网络的影响，对于有高清需求的场景十分有效。而3g-sdi比hd-sdi的应用广泛的多，它是为满足现代生活中人们对于高质量、低延时的系统而推出的具有高速率、无压缩特点的接口。同时，高速率的3g-sdi接口可以向下兼容，可兼容hd-sdi和sd-sdi，这使得现代高清监控系统和视频采集系统可以方便的升级换代。
本发明的显示系统中还设置有异步处理模块，由于本发明中存在多处不同时钟，需要多次进行跨时钟域的处理，针对这一特点，本发明中设计了异步处理模块，在各处被调用，用于处理各处的单比特信号或者多比特信号的跨时钟域问题。
本发明的显示系统中还设置有全局复位模块，全局复位模块利用全局网络输出到各个模块中，由于采用同步捕获，异步释放的方式处理数据，所有模块的复位信号均由全局复位模块产生。
由于需要兼容多路sdi信号，且每一路的时钟并不相同，为保证每一路的时钟正常且稳定的工作，本发明中采用全局时钟的做法，将所需不同频率时钟全部由全局时钟模块产生，产生后的时钟利用fpga中全局时钟的布线方式进行布局布线，使得各个模块中时钟的skew（偏斜）和jitter（抖动）满足要求。
本发明在fpga芯片中设置有内嵌式的nios处理器，用于上位机对整体显示系统的控制，通过上位机的控制，可实现多种转换间的切换。
帧频转换模块为本发明显示系统的重点同时也是难点模块，帧频转换模块用于各个通路中帧频的转换和分辨率的转换，其包含五大子模块，各个子模块之间的关系如附图4所示，其中状态机起到核心控制作用。五大子模块分别为：前置缓存单元、写入ssram单元、状态机、读取ssram单元和后置缓存单元。
前置缓存单元是本发明的显示系统用于将视频数据转换到ssram存储器时钟域进行预处理的模块，输入的数据流经过前置缓存单元转为230m频率输出到ssram存储器的32位信号，同时，本前置缓存单元模块采用自动读写功能，即能够自行判断是否输出到图像一行结尾，并在结尾处做适当的处理，处理完成后，将处理的结果送到写入ssram单元。
写入ssram单元的主要功能是控制ssram存储器的写入时序，并在数据到来时向状态机提出写入请求，如果状态机处理后的结果为同意写入ssram单元的request，此时可选择相应的通道，依照优先级顺序进行写入操作，如不同意写入ssram单元的request，写入单元根据逻辑进行相应处理，根据处理后的结果选择缓存还是丢弃。
帧频转换模块中的状态机为整个帧频转换模块的核心，该状态机模块主要用于整体流程控制和数据流控制，包括对数据分辨率转换处理，通道选择，优先级选择，状态处理，异常状况处理等。该状态机在写入ssram单元提出写入请求时，对请求进行处理，根据处理后的结果，决定是否输出结果到写入ssram单元中，在输出结果的同时输出对应的ssram地址信息和通道信息，并将此时的状态一并输出到写入ssram单元中。该状态机在读取ssram单元提出读取请求时，状态机需要对读取请求进行处理，根据处理后的结果，输出结果到读取ssram单元中，同时输出对应的ssram地址与通道信息，并将此时的状态一并输出到读取ssram单元中，并在读取ssram单元中进行相应的处理。
读取ssram单元的主要功能是控制ssram存储器的读出时序，并在需要读取数据时，向状态机提出读取请求，如果状态机处理后的结果为同意读取ssram单元，此时需按照状态机处理后的结果选择相应通道，依照优先级和时序进行读取操作，如状态机不同意进行读取，读取模块进行一系列的处理，根据处理后的结果输出缓存结果。
后置缓存单元用于跨时钟域处理，输入为230m速率的ssram中32位信号，经过本后置缓存单元模块后转为后续装置所需的多位并行信号，同时，本后置缓存单元模块采用自动读取、写入功能，即能够自行判断是否为输出图像一帧的结尾，并在图像结尾处做适当的处理，处理完成后，将处理的结果送到内部fifo中。
1.一种光电平台用基于fpga的通用型高清显示系统，其特征在于：该显示系统包括fpga芯片、视频输入传感器、外围供电模块、外围时钟和至少两片ssram存储器，其中，视频输入传感器上设置有至少四个视频接口，且其输出端与fpga芯片连接，所述的视频输入传感器通过其视频接口和输出端将外部视频传输至fpga芯片的内部，所述的外围供电模块和外围时钟均与fpga芯片连接，并分别为fpga芯片进行电流供应和时间调取，所述的ssram存储器与fpga芯片之间进行双向通信连接，为fpga芯片进行数据存取；
所述的fpga芯片包括nios处理器以及分别与nios处理器连接的接收模块、帧频转换模块和输出模块，其中，nios处理器与能够进行控制的上位机连接，接收模块上设置有接收sdi接口，该接收sdi接口与视频输入传感器的输出端连接，接收模块用于对信号进行协议转换处理，帧频转换模块与ssram存储器进行双向通信交互，用于对已完成协议转换的信号进行帧频和分辨率的转换，以及在ssram存储器内进行缓存，输出模块上设置有发送sdi接口，该发送sdi接口与显示装置连接，输出模块用于对帧频转换模块处理过的信号进行输出和发送。
2.根据权利要求1所述的一种光电平台用基于fpga的通用型高清显示系统，其特征在于：所述视频输入传感器上的视频接口包括用于接收1920×1080分辨率、30fps可见光视频的可见光视频接口ⅰ，用于接收1920×1080分辨率、50fps可见光视频的可见光视频接口ⅱ，用于接收1920×1080分辨率、25fps红外视频的红外视频接口ⅲ和用于接收1920×1080分辨率、60fps红外视频的红外视频接口ⅳ。
3.根据权利要求1所述的一种光电平台用基于fpga的通用型高清显示系统，其特征在于：所述的fpga芯片还包括分别与nios处理器连接的全局时钟模块、全局复位模块和异步处理模块，全局时钟模块、全局复位模块和异步处理模块分别为nios处理器、接收模块、帧频转换模块和输出模块提供不同频率时钟调取、复位信号调取和跨时钟域信号处理。
4.根据权利要求3所述的一种光电平台用基于fpga的通用型高清显示系统，其特征在于：所述的全局时钟模块与外围时钟连接。
5.根据权利要求1所述的一种光电平台用基于fpga的通用型高清显示系统，其特征在于：所述的帧频转换模块对信号进行帧频转换时的输入帧频≥输出帧频。
6.根据权利要求1所述的一种光电平台用基于fpga的通用型高清显示系统，其特征在于：所述的帧频转换模块包括前置缓存单元、写入ssram单元、状态机、读取ssram单元和后置缓存单元；前置缓存单元的输出端与写入ssram单元的输入端连接，用于对已完成协议转换的信号进行预处理；写入ssram单元与ssram存储器连接，且写入ssram单元与状态机交互连接，用于控制ssram存储器的写入时序，并向状态机发送写入请求和执行状态机写入命令；状态机与ssram存储器、写入ssram单元和读取ssram单元均双向通信连接，用于控制信号在ssram存储器内的存储和读取；读取ssram单元与ssram存储器连接，且读取ssram单元与状态机交互连接，用于控制ssram存储器的读出时序，并向状态机发送读取请求和执行状态机读取命令；后置缓存单元的的输入端与读取ssram单元的输出端连接，用于对信号进行跨时钟域处理。
技术总结