本申请涉及数据传输领域，具体涉及一种解码方法、解码装置及可读存储介质。
背景技术：
解码是一种用特定方法，把数码还原成它所代表的内容或将电脉冲信号、光信号、无线电波等转换成它所代表的信息、数据等的过程。在数据传输技术中，发送端需先对数字信号进行编码，然后透过信道进行传输，最后由接收端对此数字信号进行解码。ibm8b/10b编码是一种普遍使用的编码机制，能够保证传输的数据串在接收端被正确地复原。
然而，为了信号传输的可靠性和安全性，现有的编码方法普遍较为复杂，导致其数据解码的速度过慢，从而影响信号传输品质。再者，现有的解码方法由于大多都较为复杂，其实施的硬件成本亦无法降低，因此，有必要提供一种数据解码的方法，以解决上述问题。
技术实现要素：
本申请旨在解决因现有的解码方法较为复杂而导致的解码可靠性降低的问题，提供了一种解码方法。
本申请提供的解码方法，包括以下步骤：
将第一比特流中的第一标识位与第二标识位进行异或逻辑运算，获得第一运算结果，根据所述第一运算结果处理所述第一比特流，获得第二比特流；
将所述第二比特流中的第三标识位与第四标识位进行异或逻辑运算，获得第二运算结果，根据所述第二运算结果处理所述第二比特流，获得第三比特流；
删除所述第三比特流中的特定两比特位，获得解码比特流。
在本申请一种可能的实现方式中，所述根据所述第一运算结果处理所述第一比特流，获得第二比特流，包括：
在所述第一运算结果为所述第一标识位与所述第二标识位不同时，对所述第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；
在所述第一运算结果为所述第一标识位与所述第二标识位相同时，将所述第一比特流作为第二比特流。
在本申请一种可能的实现方式中，所述根据所述第一运算结果处理所述第一比特流，获得第二比特流，包括：
在所述第一运算结果为所述第一标识位与所述第二标识位相同时，对所述第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；
在所述第一运算结果为所述第一标识位与所述第二标识位不同时，将所述第一比特流作为第二比特流。
在本申请一种可能的实现方式中，所述第一特定位选取自所述第一比特流的后五位。
在本申请一种可能的实现方式中，所述根据所述第二运算结果处理所述第二比特流，获得第三比特流，包括：
在所述第二运算结果为所述第三标识位与所述第四标识位不同时，对所述第二比特流中的第二特定位与第三特定位进行取反逻辑运算，获得第三比特流；
在所述第二运算结果为所述第三标识位与所述第四标识位相同时，对所述第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
在本申请一种可能的实现方式中，所述根据所述第二运算结果处理所述第二比特流，获得第三比特流，包括：
在所述第二运算结果为所述第三标识位与所述第四标识位相同时，对所述第二比特流中的第二特定位与第三特定位进行取反逻辑运算，获得第三比特流；
在所述第二运算结果为所述第三标识位与所述第四标识位不同时，对所述第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
在本申请一种可能的实现方式中，所述第二特定位、第三特定位、第四特定位和第五特定位选取自所述第二比特流的后五位，且所述第二特定位与所述第三特定位为非相邻比特位，所述第四特定位与所述第五特定位为非相邻比特位。
在本申请一种可能的实现方式中，所述第一标识位与所述第二标识位分别为所述第一比特流中的第零位比特位和第一位比特位，所述第一特定位为所述第一比特流中的第七位比特位；
所述第三标识位与所述第四标识位分别为所述第二比特流中的第六位比特位和第七位比特位；
所述第三比特流中的特定两比特位分别为所述第三比特流的第零位比特位和第三位比特位。
本申请的另一目的在于，提供一种解码装置，包括处理器，所述处理器用于执行指令以实现如上所述的解码方法。
本申请的再一目的在于，提供一种可读存储介质，存储有指令，所述指令被执行时实现如上所述的解码方法。
本申请提供的解码方法，在解码的过程中，只需对原始比特流中的第一标识位与第二标识位、以及第三标识位与第四标识位进行简单的异或逻辑运算，根据运算结果来判断相应特定位的逻辑处理方法，从而进行对应的处理获得最终解码比特流。整个解码方法逻辑简单，降低了设计的复杂性，提高了解码的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的解码方法的流程图；
图2是本申请实施例提供的解码方法的详细流程图；
图3是本申请另一具体实施例提供的解码方法的具体流程图；
图4是本申请实施例提供的解码装置的示意图；
图5是本申请实施例提供的可读存储介质的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请实施例提供了一种解码方法，该解码方法的流程图如图1和图2所示，包括以下步骤：
s1、将第一比特流中的第一标识位与第二标识位进行异或逻辑运算，获得第一运算结果，根据第一运算结果处理第一比特流，获得第二比特流。
其中，步骤s1具体包括：
s1.1、将第一比特流中的第一标识位与第二标识位进行异或逻辑运算，获得第一运算结果；
s1.2、根据第一运算结果，判断第一比特流中的第一特定位是否进行取反逻辑运算；
s1.3、若是，对第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；
s1.4、若否，将第一比特流作为第二比特流。
所述第一特定位选取自第一比特流的后五位。
具体地，在第一运算结果为第一标识位与第二标识位不同时，对第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；在第一运算结果为第一标识位与第二标识位相同时，将第一比特流作为第二比特流。
或者，在第一运算结果为第一标识位与第二标识位相同时，对第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；在第一运算结果为第一标识位与第二标识位不同时，将第一比特流作为第二比特流。
关于根据第一运算结果，判断第一比特流中的第一特定位是否进行取反逻辑运算，具体的解码方法可以根据预设规则，在上述两种方式中任选一种，在此不做限制。
s2、将第二比特流中的第三标识位与第四标识位进行异或逻辑运算，获得第二运算结果，根据第二运算结果处理第二比特流，获得第三比特流。
其中，步骤s2具体包括：
s2.1、将第二比特流中的第三标识位与第四标识位进行异或逻辑运算，获得第二运算结果；
s2.2、根据第二运算结果，对第二比特流中的第二特定位与第三特定位进行取反逻辑运算，或者对第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
所述第二特定位、第三特定位、第四特定位和第五特定位选取自第二比特流的后五位，且第二特定位与第三特定位为非相邻比特位，第四特定位与第五特定位为非相邻比特位。
具体地，在第二运算结果为第三标识位与第四标识位不同时，对第二比特流中的第二特定位与第三特定位进行取反逻辑运算，获得第三比特流；
在第二运算结果为第三标识位与第四标识位相同时，对第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
或者，在第二运算结果为第三标识位与第四标识位相同时，对第二比特流中的第二特定位与第三特定位进行取反逻辑运算，获得第三比特流；
在第二运算结果为第三标识位与第四标识位不同时，对第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
关于根据第二运算结果，对第二比特流中的第二特定位与第三特定位进行取反逻辑运算，还是对第二比特流中的第四特定位与第五特定位进行取反逻辑运算，具体的解码方法可以根据预设规则，在上述两种方式中任选一种，在此不做限制。
s3、删除第三比特流中的特定两比特位，获得解码比特流。
本申请实施例提供的解码方法，在解码的过程中，只需对原始比特流中的第一标识位与第二标识位、以及第三标识位与第四标识位进行简单的异或逻辑运算，根据运算结果来判断相应特定位的逻辑处理方法，从而进行对应的处理获得最终解码比特流。整个解码方法逻辑简单，降低了设计的复杂性，提高了解码的可靠性。
在本申请的实施例中，第一标识位与第二标识位分别选取自第一比特流中的第0比特位与第1比特位，第三标识位与第四标识位分别选取自第二比特流中的第6比特位与第7比特位，在本申请实施例的解码方法中，各个标识位的位置选取不做限制。第一标识位与第二标识位也可选取自第一比特流中的第3比特位与第4比特位，第三标识位与第四标识位分别选取自第二比特流中的第8比特位与第9比特位。或者第一标识位与第二标识位选取自第一比特流中的第0比特位与第1比特位，第三标识位与第四标识位分别选取自第二比特流中的第1比特位与第2比特位。
在本申请的实施例中，第一特定位选取自第一比特流中的第7比特位，第二特定位、第三特定位分别选取自第二比特流中的第6比特位和第9比特位，第四特定位、第五特定位分别选取自第二比特流中的第5比特位和第8比特位。在本申请的另外一些实施方式中，根据预设规则，也可以第二特定位、第三特定位分别选取自第二比特流中的第5比特位和第8比特位，第四特定位、第五特定位分别选取自第二比特流中的第6比特位和第9比特位。第一特定位、第二特定位、第三特定位、第四特定位和第五特定位的位置选取不做限制，但是必须选取自对应比特流的后五位。
在本申请的实施例中，所述第三比特流中的特定两比特位分别为第三比特流的第零位比特位和第三位比特位。在本申请的另外一些具体实施例中，具体的解码方法可以根据预设规则，对第三比特流中的特定两比特位进行选取，在此不做限制。
以第一比特流的数据为10比特位，最终解码得到的比特流为8比特位，对本申请实施例的解码方法做具体说明，流程图如图3所示，具体步骤包括：
s101、获取第一比特流end[0～9]。
s102、对第一比特流end[0～9]中的第0比特位与第1比特位进行异或逻辑运算，图中的“＝＝”表示等于，若第0比特位与第1比特位的数值不同，则转向步骤s103，若第0比特位与第1比特位的数值相同，则跳向步骤s104。
s103、对第一比特流end[0～9]中的第7比特位进行取反逻辑运算，图中的“～”表示取反。
s104、对第一比特流end[0～9]中的第6比特位与第7比特位进行异或逻辑运算，若第6比特位与第7比特位的数值不同，则转向步骤s105，若第6比特位与第7比特位的数值相同，则跳向步骤s106。
s105、对第一比特流end[0～9]中的第6比特位与第9比特位进行取反逻辑运算，然后跳向步骤s107。
s106、对第一比特流end[0～9]中的第5比特位与第8比特位进行取反逻辑运算，然后转向步骤s107。
s107、将第一比特流end[0～9]中的第0比特位和第3比特位忽略后依序赋值给比特流bm[0～7],比特流bm[0～7]即为最终解码得到的比特流。
在该具体实施例中，当第一运算结果为0(即第0比特位与第1比特位相同)时，判定第一特定位(即第7比特位)不需要进行取反逻辑运算，当第一运算结果为1(即第0比特位与第1比特位不同)时，判定第一特定位需要进行取反逻辑运算；在本申请的另外一些实施方式中，根据预设规则，也可以当第一运算结果为0时，判定第一特定位需要进行取反逻辑运算，当第一运算结果为1时，判定第一特定位不需要进行取反逻辑运算。
在该具体实施例中，当第二运算结果为1(即第6比特位与第7比特位不同)时，对第二特定位及第三特定位进行取反逻辑运算，当第二运算结果为0(即第6比特位与第7比特位相同)时，对第四特定位及第五特定位进行取反逻辑运算；在本申请的另外一些实施方式中，根据预设规则，也可以当第二运算结果为0时，对第二特定位及第三特定位进行取反逻辑运算，当第二运算结果为1时，对第四特定位及第五特定位进行取反逻辑运算。
本申请实施例另外提供了一种解码装置，示意图如图4所示，包括处理器01。除此之外，解码装置还可以包括存储器(图中未示出)。处理器01控制解码装置的操作，可能是一种集成电路芯片，具有信号序列的处理能力。处理器01还可以是通用处理器、数字信号序列处理器(dsp)、专用集成电路(asic)、现成可编程门阵列(fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬体组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
处理器01用于执行指令以实现本申请实施例所述解码方法中任一实施方式及可能的组合所提供的解码方法，关于解码装置的限定可参见上文中对于解码方法的限定，在此不再赘述。
本申请实施例还提供了一种可读存储介质，示意图如图5所示，可包括存储器02，存储器02存储有指令，该指令被执行时实现本申请实施例所述解码方法任一实施方式及可能的组合所提供的解码方法。存储器02可以包括只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、闪存(flashmemory)、硬盘、光盘等。
以上对本申请所提供的解码方法、解码装置及可读存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
1.一种解码方法，其特征在于，所述方法包括：
将第一比特流中的第一标识位与第二标识位进行异或逻辑运算，获得第一运算结果，根据所述第一运算结果处理所述第一比特流，获得第二比特流；
将所述第二比特流中的第三标识位与第四标识位进行异或逻辑运算，获得第二运算结果，根据所述第二运算结果处理所述第二比特流，获得第三比特流；
删除所述第三比特流中的特定两比特位，获得解码比特流。
2.如权利要求1所述的解码方法，其特征在于，所述根据所述第一运算结果处理所述第一比特流，获得第二比特流，包括：
在所述第一运算结果为所述第一标识位与所述第二标识位不同时，对所述第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；
在所述第一运算结果为所述第一标识位与所述第二标识位相同时，将所述第一比特流作为第二比特流。
3.如权利要求1所述的解码方法，其特征在于，所述根据所述第一运算结果处理所述第一比特流，获得第二比特流，包括：
在所述第一运算结果为所述第一标识位与所述第二标识位相同时，对所述第一比特流中的第一特定位进行取反逻辑运算，获得第二比特流；
在所述第一运算结果为所述第一标识位与所述第二标识位不同时，将所述第一比特流作为第二比特流。
4.如权利要求2所述的解码方法，其特征在于，所述第一特定位选取自所述第一比特流的后五位。
5.如权利要求1所述的解码方法，其特征在于，所述根据所述第二运算结果处理所述第二比特流，获得第三比特流，包括：
在所述第二运算结果为所述第三标识位与所述第四标识位不同时，对所述第二比特流中的第二特定位与第三特定位进行取反逻辑运算，获得第三比特流；
在所述第二运算结果为所述第三标识位与所述第四标识位相同时，对所述第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
6.如权利要求1所述的解码方法，其特征在于，所述根据所述第二运算结果处理所述第二比特流，获得第三比特流，包括：
在所述第二运算结果为所述第三标识位与所述第四标识位相同时，对所述第二比特流中的第二特定位与第三特定位进行取反逻辑运算，获得第三比特流；
在所述第二运算结果为所述第三标识位与所述第四标识位不同时，对所述第二比特流中的第四特定位与第五特定位进行取反逻辑运算，获得第三比特流。
7.如权利要求5所述的解码方法，其特征在于，所述第二特定位、第三特定位、第四特定位和第五特定位选取自所述第二比特流的后五位，且所述第二特定位与所述第三特定位为非相邻比特位，所述第四特定位与所述第五特定位为非相邻比特位。
8.如权利要求3所述的解码方法，其特征在于，
所述第一标识位与所述第二标识位分别为所述第一比特流中的第零位比特位和第一位比特位，所述第一特定位为所述第一比特流中的第七位比特位；
所述第三标识位与所述第四标识位分别为所述第二比特流中的第六位比特位和第七位比特位；
所述第三比特流中的特定两比特位分别为所述第三比特流的第零位比特位和第三位比特位。
9.一种解码装置，其特征在于，包括处理器，所述处理器用于执行指令以实现如权利要求1～8中任一项所述的解码方法。
10.一种可读存储介质，存储有指令，其特征在于，所述指令被执行时实现如权利要求1～8中任一项所述的解码方法。
技术总结