本发明涉及mems麦克风，更具体地，涉及mems麦克风的信号处理电路及信号处理方法。
背景技术：
：mems麦克风是采用微加工工艺制造的mems(micro-electro-mechanicalsystem，微电子机械系统)器件。由于具有体积小、灵敏度高、与现有半导体技术兼容性好的优点，mems麦克风在手机等移动终端上的应用越来越广泛。mems麦克风的结构包括彼此相对的膜片和背极板电极，二者分别经由引线连接至相应的电极。在膜片和背极板电极之间形成有空腔以提供膜片所需的振动空间。mems麦克风与信号处理电路一起组成数字麦克风系统。信号处理电路对mems麦克风提供的输入信号进行一系列信号处理以产生数字信号，包括阻抗转换、单端信号转双端信号、信号放大、模数转换、以及数字噪声整形等。数字麦克风系统的信噪比高、抗干扰能力强，并且还可以根据应用灵活调节灵敏度和响应频段。在数字麦克风系统中，数字信号的有效位数(enob)是重要的性能参数，与mems麦克风的信号处理电路的内部参数相关。为了提高数字信号的有效位数，mems麦克风的信号处理电路需要增大放大器的动态范围和提高模数转换器的分辨率。然而，现有mems麦克风的信号处理电路在提高数字信号的有效位数的同时，不仅产生了附加的量化噪声，而且导致电路设计复杂度和电路成本过高。技术实现要素：本发明的目的在于提供mems麦克风的信号处理电路及信号处理方法，其中，对mems麦克风的模拟信号进行信号预处理以降低数字信号的量化噪声以及提高数字信号的有效位数。根据本发明的一方面，提供一种mems麦克风的信号处理电路，包括：预处理模块，基于多个阈值范围，对所述mems麦克风提供的输入信号进行预量化和信号整形，以获得高有效位数据和整形信号；主模数转换器，与所述预处理模块相连接以获得所述整形信号，对所述整形信号进行量化采样以获得低有效位数据；以及数字处理器，与所述预处理模块相连接以获得所述高有效位数据，与所述主模数转换器相连接以获得所述低有效位数据，以及将所述高有效位数据和所述低有效位数据合并以及进行编码，从而获得所述mems麦克风的数字信号。可选地，所述预处理模块包括：量化器，根据所述多个阈值范围对输入信号进行初步的量化分级以获得所述高有效位数据；以及整形模块，根据所述多个阈值范围分别叠加相对应的直流偏移，以获得所述整形信号。可选地，所述阈值范围包括采用n*(vref_p-vref_n)划分的多个正极性范围，以及采用n*(vref_n-vref_p)划分的多个负极性范围，其中，vref_p和vref_n分别表示上偏移信号和下偏移信号，且vref_p大于vref_n，n表示自然数。可选地，对于n*(vref_p-vref_n)和(n 1)*(vref_p-vref_n)的正极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于-n*(vref_p-vref_n)。可选地，对于n*(vref_n-vref_p)和(n 1)*(vref_n-vref_p)的负极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于 n*(vref_p-vref_n)。可选地，所述整形模块为加减法器。可选地，所述整形模块包括运算放大器，所述运算放大器的反相输入端经由第一路径接收所述输入信号以及经由至少一个第三路径接收所述上偏移信号和所述下偏移信号，所述运算放大器的同相输入端经由第二路径接地以及经由至少一个第四路径接收所述上偏移信号和所述下偏移信号，所述运算放大器的同相输出端和反相输出端之间提供所述整形信号，其中，所述第一路径、所述第二路径、所述至少一个第三路径和所述至少一个第四路径分别包括开关电容网络。可选地，所述第一路径包括：第一电容；第一开关和第二开关，所述第一开关的第一端接收所述输入信号，第二端连接至所述第一电容，所述第二开关连接在所述第一电容和所述运算放大器的反相输入端之间；以及第三开关和第四开关，分别连接在所述第一电容的第一端和第二端与地之间。可选地，所述至少一个第三路径分别包括：第三电容，所述第三电容的第二端连接至所述第一电容与所述第二开关的中间节点；第九开关和第十开关，所述第九开关的第一端接收所述上偏移信号，所述第十开关的第一端接收所述下偏移信号，所述第九开关和所述第十开关的第二端共同连接至所述第三电容的第一端；以及第十一开关和第十二开关，分别连接在所述第三电容的第一端和第二端与地之间。可选地，所述第二路径包括：第二电容；第五开关和第六开关，所述第五开关的第一端接地，第二端连接至所述第二电容，所述第六开关连接在所述第二电容和所述运算放大器的同相输入端之间；以及第七开关和第八开关，分别连接在所述第二电容的第一端和第二端与地之间。可选地，所述至少一个第四路径分别包括：第四电容，所述第四电容的第二端连接至所述第二电容与所述第六开关的中间节点；第十三开关和第十四开关，所述第十三开关的第一端接收所述上偏移信号，所述第十四开关的第一端接收所述下偏移信号，所述第十三开关和所述第十四开关的第二端共同连接至所述第四电容的第一端；以及第十五开关和第十六开关，分别连接在所述第四电容的第一端和第二端与地之间。可选地，所述整形模块还包括：第五电容和第十七开关，并联连接在所述运算放大器的反相输入端和同相输出端之间；以及第六电容和第十八开关，并联连接在在所述运算放大器的同相输入端和反相输出端之间。可选地，所述输入信号为单端信号，所述整形信号为双端信号。可选地，所述数字处理器将所述高有效位数据与两相非交叠时钟信号进行逻辑运算以产生所述整形模块的多个开关控制信号。可选地，所述量化器为采用以下任一种结构的模数转换器：单比特的逐次逼近结构、全并行结构、流水线结构、或者sigma-delta结构。根据本发明的另一方面，提供一种mems麦克风的信号处理方法，包括：基于多个阈值范围，对所述mems麦克风提供的输入信号进行预量化和信号整形，以获得高有效位数据和整形信号；对所述整形信号进行量化采样以获得低有效位数据；以及将所述高有效位数据和所述低有效位数据合并以及进行编码以获得所述mems麦克风的数字信号。可选地，所述预量化包括根据所述多个阈值范围对输入信号进行初步的量化分级以获得所述高有效位数据。可选地，所述信号整形包括根据所述多个阈值范围分别叠加相对应的直流偏移以获得所述整形信号。可选地，所述阈值范围包括采用n*(vref_p-vref_n)划分的多个正极性范围，以及采用n*(vref_n-vref_p)划分的多个负极性范围，其中，vref_p和vref_n分别表示上偏移信号和下偏移信号，且vref_p大于vref_n，n表示自然数。可选地，对于n*(vref_p-vref_n)和(n 1)*(vref_p-vref_n)的正极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于-n*(vref_p-vref_n)。可选地，对于n*(vref_n-vref_p)和(n 1)*(vref_n-vref_p)的负极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于 n*(vref_p-vref_n)。可选地，所述输入信号为单端信号，所述整形信号为双端信号。可选地，还包括：将所述高有效位数据与两相非交叠时钟信号进行逻辑运算以产生所述信号整形的多个开关控制信号。根据本发明实施例的mems麦克风的信号处理电路及信号处理方法，采用信号预处理的方式可以降低主模数转换器的设计难度，降低模块内部运放的摆幅，同时经过后续数字信号处理模块的整合，该信号处理电路输出数字信号的有效位数可以比主模数转换器高1-2bits，因而可以提高整个信号处理电路的有效位数，或者在在系统有效位数不变的情况下，有效降低主模数转换器的设计指标。进一步地，该信号处理电路对于多个阈值范围的模拟信号分别添加相应的直流偏移以压缩动态范围，将多个阈值范围的模拟信号限制在设定区间内，与现有的mems麦克风的信号处理电路相比，不仅可以降低系统的量化噪声，而且提高数字信号的精度。该数字麦克风系统通过压缩模拟信号在信号通路中的幅度，降低系统的量化噪声，因而可以降低总谐波失真thd，提升声学过载点aop，增加应用场景。附图说明通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：图1示出根据本发明第一实施例的数字麦克风系统的示意性框图。图2a和2b分别示出图1所示数字麦克风系统中的缓冲器的不同示意性电路图。图3示出图1所示数字麦克风系统中预处理模块的量化器的示意性电路图。图4示出图3所示量化器产生的高有效位数据与输入信号的电压区间的关系。图5示出图1所示数字麦克风系统中预处理模块的整形模块的示意性电路图。图6示出图5所示整形模块中的两相非交叠时钟信号的波形图。图7和8分别示出图5所示的整形模块对斜坡信号和正弦波信号进行直流偏移的波形图。图9示出根据本发明第二实施例的数字麦克风系统中预处理模块的量化器的示意性电路图。图10示出根据本发明第二实施例的数字麦克风系统中预处理模块的整形模块的示意性电路图。图11和12分别示出图10所示的整形模块对斜坡信号和正弦波信号进行直流偏移的波形图。具体实施方式为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。在本申请中，术语“总谐波失真”(即，thd)表示信号源输入时，输出信号比输入信号多出的额外谐波成分，由系统不完全线性造成，采用特定频率的总谐波失真作为该指标。术语“声学过载点”(即，aop)是mems麦克风的重要品质指标，表示总谐波失真等于10％时的声压大小。在声压高于aop时的输入信号将造成输出信号严重失真。除非另有定义，本文所使用的所有的技术和术语与属于本发明的
技术领域：
的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。应该理解的是，本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。下面，参照附图对本发明进行详细说明。图1示出根据本发明第一实施例的数字麦克风系统的示意性框图。该数字麦克风系统100包括mems麦克风101和信号处理电路102。mems麦克风101提供的输入信号作为信号处理电路102的输入信号vin，信号处理电路102对输入信号vin进行阻抗转换、整形处理和模数转换以获得数字信号sa和sb。信号处理电路102包括缓冲器110、预处理模块120、主模数转换器(adc)130、电荷泵150、偏置供给模块160、以及振荡器170。缓冲器110将mems麦克风101提供的高阻抗输入信号vin转换成低阻抗输入信号v0。在该申请中，mems麦克风101的高阻抗输入信号vin和低阻抗输入信号v0统称为mems麦克风101提供的输入信号。预处理模块120对mems麦克风101提供的输入信号进行预量化和信号整形，以获得高有效位数据sa和整形信号v1。主模数转换器130对整形信号v1进行量化采样以获得低有效位数据sb。数字处理器140将高有效位数据sa和低有效位数据sb合并以及进行编码，从而获得mems麦克风101的数字信号。进一步地，电荷泵150用于提供mems麦克风101工作所需的偏置电压，偏置供给模块160用于提供电流基准和电压偏置，振荡器170用于提供时钟基准。数字处理器140还执行信号处理电路102的内部模块的控制功能。数字处理器140在接收高有效位数据sa之后，根据高有效位数据sa的结果生成整形模块122的开关信号sw以及主模数转换器130的时钟信号clk。优选地，数字处理器140还集成电子熔断器(efuse)等，对缓冲器110的输出信号幅度进行修调，或者对电荷泵150的输出电压进行修调。在信号处理电路102中，预处理模块120包括量化器121和整形模块122。量化器121例如是低分辨率模数转换器，用于获得mems麦克风的数字信号的高有效位数据sa。量化器121可以采用以下任一种结构：单比特的sar(逐次逼近)结构、flash(全并行)结构、pipeline(流水线)结构、或者sigma-delta结构。优选地，量化器121采用flash(全并行)结构。整形模块122用于对于多个阈值范围的模拟信号分别添加相应的直流偏移(即，分区偏移)，以及将mems麦克风产生的单端模拟信号转换成双端模拟信号。整形模块12例如采用放大器对输入信号进行加减算术运算，可以采用以下任一种放大器：运算放大器、开关电容结构的电荷放大器，根据需要增益通常配置于0-12db。优选地，放大器为电荷放大器。主模数转换器130例如是高分辨率模数转换器，可以采用以下任一种结构：单比特的sar(逐次逼近)结构、flash(全并行)结构、pipeline(流水线)结构、或者sigma-delta结构。优选地，主模数转换器130采用sigma-delta结构。为满足一定的过采样率，与flash结构的模数转换器相比，sigma-delta结构的模数转换器对系统时钟速率有较高的要求。根据上述实施例的数字麦克风系统，信号处理电路102中的预处理模块120对mems麦克风提供的输入信号基于多个阈值范围进行预量化和信号整形。例如，量化器121根据多个阈值范围对输入信号进行初步的量化分级以获得高有效位数据sa，整形模块122根据多个阈值范围分别叠加相对应的直流偏移v1(即，分区偏移)，以获得整形信号v1。例如，该阈值范围包括采用n*(vref_p-vref_n)划分的多个正极性范围，以及采用n*(vref_n-vref_p)区分的多个负极性范围，其中，vref_p和vref_n分别表示上偏移信号和下偏移信号，n表示自然数。对于n*(vref_p-vref_n)和(n 1)*(vref_p-vref_n)的正极性范围，该整形模块在该输入信号上叠加的直流偏移等于-n*(vref_p-vref_n)。对于n*(vref_n-vref_p)和(n 1)*(vref_n-vref_p)的负极性范围，该整形模块在该输入信号上叠加的直流偏移等于 n*(vref_p-vref_n)。因而，该信号处理电路102的预处理模块120可以压缩放大器的动态范围，从而降低数字麦克风系统的量化噪声。进一步地，信号处理电路102的主模数转换器130对预处理模块120的整形信号v1进行转换以获得低有效位数据sb，数字处理器140将高有效位数据sa和低有效位数据sb合并以及进行编码，从而获得mems麦克风101的数字信号。该信号处理电路102可以提高mems麦克风101的数字信号的有效位数，例如提高1-2bits。该信号处理电路102的预处理模块120与主模数转换器130共同产生mems麦克风的数字信号，因而可以提高数字信号的精度和分辨率。该数字麦克风系统通过压缩模拟信号在信号通路中的幅度，降低系统的量化噪声，因而可以降低总谐波失真thd，提升声学过载点aop，增加应用场景。图2a和2b分别示出图1所示数字麦克风系统中的缓冲器的不同示意性电路图。如图2a所示，缓冲器110包括串联连接在供电端vdd和接地端之间的电流源is0和晶体管q0。晶体管q0例如为p型mosfet(金属氧化物半导体场效应晶体管)。晶体管q0的栅极接收mems麦克风101提供的输入信号作为高阻抗输入信号vin，晶体管q0和电流源is0的中间节点提供低阻抗输入信号v0。晶体管q0工作于饱和状态，增益例如为0db，以实现高阻抗输入信号vin至低阻抗输入信号v0的转换。低阻抗输入信号v0为晶体管q0的栅源电压vgs，其值与流片工艺相关，典型值介于0.6v-1.2v之间。如图2b所示，缓冲器210包括串联连接在供电端vdd和接地端之间的电流源is1和晶体管q1、串联连接在供电端和接地端之间的电流源is2和晶体管q2、以及运算放大器u1。电流源is1和is2是彼此镜像设置的电流源，提供彼此相等的第一电流和第二电流。晶体管q1和q2是彼此镜像设置的晶体管，例如彼此大小尺寸相等的p型mosfet(金属氧化物半导体场效应晶体管)。运算放大器u1的同相输入端连接至电流源is1和晶体管q1的中间节点，反相输入端连接至电流源is2和晶体管q2的中间节点，输出端连接至晶体管q2的栅极。运算放大器u1提供负反馈信号，使得晶体管q1和q2的栅极直流电平相等。因而，晶体管q1的栅极接收mems麦克风101提供的输入信号作为高阻抗输入信号vin，晶体管q2的栅极作为输出端提供低阻抗输入信号v0。缓冲器210的电流源is1、is2和晶体管q1、q2的电学参数和结构布局均为对称性设计，以减小信号失配和信号偏移(offset)。图3示出图1所示数字麦克风系统中预处理模块的量化器的示意性电路图。在该实施例中，量化器121是flash(全并行)结构的模数转换器，包括比较器u11和u12。比较器u11的同相输入端接收输入信号v0，反相输入端接收阈值电压(vref_p-vref_n)，输出端提供逻辑信号d11。比较器u12的反相输入端接收输入信号v0，同相输入端接收阈值电压(vref_n-vref_p)，输出端提供逻辑信号d12。在该实施例中，vref_p表示上偏移信号，vref_n表示下偏移信号，且vref_p>vref_n。例如，(vref_p-vref_n)＝v0_full*1/6，其中，v0_full表示输入信号v0的满幅信号。该输入信号v0的满幅信号对应于麦克风在声压过载点aop的输入信号v0的电压值。比较器u11和u12对输入信号v0进行高有效位量化。在2(vref_n-vref_p)<v0<2(vref_p-vref_n)的范围内，共分为3个电压区间a至c，如图4所示。参见表1，比较器u11和u12的逻辑信号d11和d12与输入信号v0的电压区间a至c相对应。比较器u11和u12的逻辑信号d11和d12组合成输入信号v0的高有效位数据sa。例如，数字值00表示输入信号vo位于电压区间b中。表1量化器的逻辑信号与电压区间的关系电压区间v0d11d12avref_p-vref_n<v0<2(vref_p-vref_n)10bvref_n-vref_p<v0<vref_p-vref_n00c2(vref_n-vref_p)<v0<vref_n-vref_p01图5示出图1所示数字麦克风系统中预处理模块的整形模块的示意性电路图。在该实施例中，整形模块122是开关电容结构的电荷放大器，例如，整形模块122包括运算放大器u2。运算放大器u2的反相输入端经由第一路径接收输入信号v0，经由第三路径接收偏移信号vref_p和vref_n。第一路径和第三路径分别包括开关电容网络。第一路径包括电容c11、连接在电容c11的第一端的开关s11、连接在电容c11的第二端和运算放大器u2的反相输入端之间的开关s12、连接在电容c11的第一端与地之间的开关s13、连接在电容c11的第二端与地之间的开关s14。开关s11的第一端接收输入信号v0，第二端连接至电容c11。第三路径包括电容c12、连接至电容c12的第一端的开关s15和s16、连接在电容c12的第一端与地之间的开关s17、连接在电容c12的第二端与地之间的开关s18。开关s15的第一端接收偏移信号vref_p，开关s16的第一端接收偏移信号vref_n，开关s15和s16的第二端共同连接至电容c12。运算放大器u2的同相输入端经由第二路径接地，经由第四路径接收偏移信号vref_p和vref_n。第二路径和第四路径分别包括开关电容网络。第二路径包括电容c21、连接在电容c21的第一端的开关s21、连接在电容c21的第二端和运算放大器u2的同相输入端之间的开关s22、连接在电容c21的第一端与地之间的开关s23、连接在电容c21的第二端与地之间的开关s24。开关s21的第一端接地，第二端连接至电容c21。第四路径包括电容c22、连接至电容c22的第一端的开关s25和s26、连接在电容c22的第一端与地之间的开关s27、连接在电容c22的第二端与地之间的开关s28。开关s25的第一端接收偏移信号vref_n，开关s26的第一端接收偏移信号vref_p，开关s25和s26的第二端共同连接至电容c22。整形模块122还包括在运算放大器u2的反相输入端和同相输出端之间并联连接的电容c13和开关s19，以及在运算放大器u2的同相输入端和反相输出端之间并联连接的电容c23和开关s29。在运算放大器u2的同相输出端和反相输出端之间提供整形信号v1。在整形模块122中，电容c11、c13、c21和c23的电容值分别等于c，电容c12和c22的电容值分别等于2*c。电容值c的大小需要根据电路噪声指标定量，通常为pf量级。各个元件的接地端为交流地，例如可以连接在合适的共模电压偏置上。数字处理器140提供两相非交叠时钟信号clk1和clk2，如图6所示。将时钟信号clk1和clk2与高有效位数据sa进行逻辑运算，获得开关s11至s19和开关s21至s29的开关控制信号。因而，根据输入信号v0的电压区间a至c，选择开关s11至s19和开关s21至s29的开关控制信号为时钟信号clk1、clk2之一，或者关断，参见表2。时钟信号clk1和clk2是互相不交叠的时钟信号。在开关电容电路中经常使用两相非交叠时钟信号，由于两个时钟信号的上升沿之间存在着相位差，两个时钟信号的下降沿之间存在着相位差，因此，两组开关在两相非交叠时钟信号的控制下按照不同相位工作，从而可以避免两组开关在同一时刻开启或关断。表2开关控制信号与电压区间的关系在不同的电压区间中，整形模块122的第一路径上的开关s11至s14以及第三路径上的开关s17和18、第二路径上的开关s21至s24以及第四路径上的开关s27和28的时钟信号维持不变。即，第一路径上的开关s11、s14，第三路径上的开关s17、s18，第二路径上的开关s21、s24，第四路径上的开关s27、s28始终接收时钟信号clk1作为开关控制信号，第一路径上的开关s12、s13以及第二路径上的开关s22、s23始终接收时钟信号clk2作为开关控制信号。在不同的电压区间中，第三路径上的开关s15和s16，第五路径上的开关s25和s26则根据电压区间处于不同的状态。在电压区间a中，第三路径上的开关s15以及第五路径上的开关s25的开关控制信号为时钟信号clk2，第三路径上的开关s16以及第五路径上的开关s26关断，运算放大器u2在输入信号v0上叠加直流偏移-1*(vref_p-vref_n)，以获得整形型号v1。在电压区间b中，第三路径上的开关s15和s16，以及第五路径上的开关s25和s26全部关断，运算放大器u2的整形信号v1与输入信号v0相同，放大器u2在输入信号v0上未叠加任何直流偏移。在电压区间c中，第三路径上的开关s15以及第五路径上的开关s25关断，第三路径上的开关s16以及第五路径上的开关s26的开关控制信号为时钟信号clk2，运算放大器u2在输入信号v0上叠加直流偏移 1*(vref_p-vref_n)，以获得整形型号v1。因此，运算放大器u2在不同的电压区间执行不同的运算功能，对于多个阈值范围的模拟信号分别添加相应的直流偏移(即，分区偏移)，参见表3。表3放大器运算功能与电压区间的关系电压区间d11d12放大器运算功能a10v0-1*(vref_p-vref_n)b00v0c01v0 1*(vref_p-vref_n)参见图1，主模数转换器130对整形信号v1进行量化采样以获得低有效位数据sb，数字处理器140将高有效位数据sa和低有效位数据sb合并以及进行编码，从而获得mems麦克风101的数字信号。在该实施例中，mems麦克风101的数字信号dig_mic表示为：dig_mic＝adc_dig (d11-d12)*k，(3)其中，adc_dig表示主模数转换器130对整形信号量化后的二进制数字值，d11和d12表示预处理模块120的量化器121对输入信号高阶量化后的二进制数字值，k为常数。上式中的k如下式所示：k＝(vref_p-vref_n)/lsb，(4)其中，lsb表示主模数转换器130的最小量化步长。图7和图8分别示出图5所示的整形模块对斜坡信号和正弦波信号进行直流偏移的波形图。在电压区间a中，整形模块122的放大器u1在输入信号v0上叠加直流偏移-1*(vref_p-vref_n)，以获得整形型号v1。在电压区间c中，整形模块122的放大器u1在输入信号v0上叠加直流偏移 1*(vref_p-vref_n)，以获得整形型号v1。在电压区间b中，整形模块122的放大器u1在输入信号v0上未叠加任何直流偏移。如图7所示，在输入信号v0为斜坡信号的情形下，量化器121对输入信号v0进行量化以获得高有效位数据sa，整形模块122在输入信号v0添加相应的直流偏移以获得(vref_n-vref_p)至(vref_p-vref_n)范围内的分段斜坡信号。如图8所示，在输入信号v0为正弦波信号的情形下，量化器121对输入信号v0进行量化以获得高有效位数据sa，整形模块122在输入信号v0添加相应的直流偏移以获得vref_n-vref_p至vref_p-vref_n范围内的分段正弦波信号。图9示出根据本发明第二实施例的数字麦克风系统中预处理模块的量化器的示意性电路图。在该实施例中，量化器221是flash(全并行)结构的模数转换器，包括比较器u11、u12、u21和u22。比较器u11的同相输入端接收输入信号v0，反相输入端接收阈值电压vref_p-vref_n，输出端提供逻辑信号d11。比较器u21的同相输入端接收输入信号v0，反相输入端接收阈值电压2*(vref_p-vref_n)，输出端提供逻辑信号d21。比较器u12的反相输入端接收输入信号v0，同相输入端接收阈值电压vref_n-vref_p，输出端提供逻辑信号d12。比较器u22的反相输入端接收输入信号v0，同相输入端接收阈值电压2*(vref_n-vref_p)，输出端提供逻辑信号d22。在该实施例中，vref_p表示上偏移信号，vref_n表示下偏移信号，且vref_p>vref_n。例如，vref_p-vref_n＝v0_full*1/6，其中，v0_full表示输入信号v0的满幅信号。该输入信号v0的满幅信号对应于麦克风在声压过载点aop的输入信号v0的电压值。比较器u11、u12、u21和u22对输入信号v0进行高有效位量化。在3(vref_n-vref_p)<v0<3(vref_p-vref_n)的范围内，共分为5个电压区间a至e。参见表3，比较器u11、u12、u21和u22的逻辑信号d11、d12、d21和d22与输入信号v0的电压区间a至e相对应。比较器u11、u12、u21和u22的逻辑信号d11、d12、d21和d22组合成输入信号v0的高有效位数据sa。例如，数字值0100表示输入信号vo位于电压区间b中。表3量化器的逻辑信号与电压区间的关系图10示出根据本发明第二实施例的数字麦克风系统中预处理模块的整形模块的示意性电路图。在该实施例中，整形模块222是开关电容结构的电荷放大器，例如，整形模块222包括运算放大器u3。运算放大器u3的反相输入端经由第一路径接收输入信号v0，经由第三路径接收偏移信号vref_p和vref_n，经由第四路径接收偏移信号vref_p和vref_n。第一路径、第三路径和第四路径分别包括开关电容网络。第一路径包括电容c11、连接在电容c11的第一端的开关s11、连接在电容c11的第二端和运算放大器u3的反相输入端之间的开关s12、连接在电容c11的第一端与地之间的开关s13、连接在电容c11的第二端与地之间的开关s14。开关s11的第一端接收输入信号v0，第二端连接至电容c11。第三路径包括电容c12、连接至电容c12的第一端的开关s15和s16、连接在电容c12的第一端与地之间的开关s17、连接在电容c12的第二端与地之间的开关s18。开关s15的第一端接收偏移信号vref_p，开关s16的第一端接收偏移信号vref_n，开关s15和s16的第二端共同连接至电容c12。第四路径包括电容c32、连接至电容c32的第一端的开关s35和s36、连接在电容c32的第一端与地之间的开关s37、连接在电容c32的第二端与地之间的开关s38。开关s35的第一端接收偏移信号vref_p，开关s36的第一端接收偏移信号vref_n，开关s35和s36的第二端共同连接至电容c32。运算放大器u3的同相输入端经由第二路径接地，经由第五路径接收偏移信号vref_p和vref_n，经由第六路径接收偏移信号vref_p和vref_n。第二路径、第五路径和第六路径分别包括开关电容网络。第二路径包括电容c21、连接在电容c21的第一端的开关s21、连接在电容c21的第二端和运算放大器u3的同相输入端之间的开关s22、连接在电容c21的第一端与地之间的开关s23、连接在电容c21的第二端与地之间的开关s24。开关s21的第一端接地，第二端连接至电容c21。第五路径包括电容c22、连接至电容c22的第一端的开关s25和s26、连接在电容c22的第一端与地之间的开关s27、连接在电容c22的第二端与地之间的开关s28。开关s25的第一端接收偏移信号vref_n，开关s26的第一端接收偏移信号vref_p，开关s25和s26的第二端共同连接至电容c22。第六路径包括电容c42、连接至电容c42的第一端的开关s45和s46、连接在电容c42的第一端与地之间的开关s47、连接在电容c42的第二端与地之间的开关s48。开关s45的第一端接收偏移信号vref_n，开关s46的第一端接收偏移信号vref_p，开关s45和s46的第二端共同连接至电容c42。整形模块222还包括在运算放大器u3的反相输入端和同相输出端之间并联连接的电容c13和开关s19，以及在运算放大器u3的同相输入端和反相输出端之间并联连接的电容c23和开关s29。在运算放大器u3的同相输出端和反相输出端之间提供整形信号v1。在整形模块222中，电容c11、c13、c21和c23的电容值分别等于c，电容c12、c22、c32和c42的电容值分别等于2*c。电容值c的大小需要根据电路噪声指标定量，通常为pf量级。各个元件的接地端为交流地，例如可以连接在合适的共模电压偏置上。数字处理器140提供两相非交叠时钟信号clk1和clk2，如图6所示。将时钟信号clk1和clk2与高有效位数据sa进行逻辑运算，获得开关s11至s19、开关s21至s29、开关s45至s48以及开关s35至s38的开关控制信号。因而，根据输入信号v0的电压区间a至e，选择开关s11至s19、开关s21至s29、开关s37和s38、以及开关s47和s48的开关控制信号为时钟信号clk1、clk2之一，或者关断，参见表4-1和4-2。如上所述，时钟信号clk1和clk2是互相不交叠的时钟信号。表4-1开关控制信号与电压区间的关系电压区间s15,s25s35,s45s36,s46s16,s26s38,s48aclk2clk200clk2b0clk2000c00000d00clk200e00clk2clk2clk2表4-2开关控制信号与电压区间的关系在不同的电压区间中，整形模块222的第一路径上的开关s11至s14、以及第二路径上的开关s21至s24的时钟信号维持不变。即，第一路径上的开关s11、s12，第二路径上的开关s21、s22始终接收时钟信号clk1作为开关控制信号，第一路径上的开关s13、s14，第二路径上的开关s23、s24以及开关s19和s29始终接收时钟信号clk2作为开关控制信号。在不同的电压区间中，第三路径上的开关s15至s18，第五路径上的开关s25至s28、第四路径上的开关s35至s38、以及第六路径上的开关s45至s48则根据电压区间处于不同的状态。在电压区间a中，第三路径上的开关s15、第五路径上的开关s25、第四路径上的开关s35、以及第六路径上的开关s45的开关控制信号为时钟信号clk2，第三路径上的开关s16、第五路径上的开关s26、第四路径上的开关s36、以及第六路径上的开关s46关断，运算放大器u3在输入信号v0上叠加直流偏移-2*(vref_p-vref_n)，以获得整形型号v1。在电压区间b中，第四路径上的开关s35、以及第六路径上的开关s45的开关控制信号为时钟信号clk2，第三路径上的开关s15和s16、第五路径上的开关s25和s26、第四路径上的开关s36、以及第六路径上的开关s46关断，运算放大器u3在输入信号v0上叠加直流偏移-1*(vref_p-vref_n)，以获得整形型号v1。在电压区间c中，第三路径上的开关s15和s16、第五路径上的开关s25和s26、第四路径上的开关s35和s36、以及第六路径上的开关s45和s46全部关断，运算放大器u3的整形信号v1与输入信号v0相同，运算放大器u3在输入信号v0上未叠加任何直流偏移。在电压区间d中，第四路径上的开关s36、以及第六路径上的开关s46的开关控制信号为时钟信号clk2，第三路径上的开关s15和s16、第五路径上的开关s25和s26、第四路径上的开关s35、以及第六路径上的开关s45关断，运算放大器u3在输入信号v0上叠加直流偏移1*(vref_p-vref_n)，以获得整形型号v1。在电压区间e中，第三路径上的开关s16、第五路径上的开关s26、第四路径上的开关s36、以及第六路径上的开关s46的开关控制信号为时钟信号clk2，第三路径上的开关s15、第五路径上的开关s25、第四路径上的开关s35、以及第六路径上的开关s45关断，运算放大器u3在输入信号v0上叠加直流偏移2*(vref_p-vref_n)，以获得整形型号v1。因此，运算放大器u3在不同的电压区间执行不同的运算功能，对于多个阈值范围的模拟信号分别添加相应的直流偏移(即，分区偏移)，参见表5。表5放大器运算功能与电压区间的关系电压区间d21d11d12d22放大器运算功能a1111v0-2*(vref_p-vref_n)b0111v0-1*(vref_p-vref_n)c0011v0d0001v0 1*(vref_p-vref_n)e0000v0 2*(vref_p-vref_n)参见图1，主模数转换器130对整形信号v1进行量化采样以获得低有效位数据sb，数字处理器140将高有效位数据sa和低有效位数据sb合并以及进行编码，从而获得mems麦克风101的数字信号。在该实施例中，mems麦克风101的数字信号dig_mic表示为：dig_mic＝adc_dig (d21-d22 d11-d12)*k，(5)其中，adc_dig表示主模数转换器130对整形信号量化后的二进制数字值，d11、d12、d21和d22表示预处理模块的量化器221对输入信号高阶量化后的二进制数字值，k为常数。上式中的k如下式所示：k＝(vref_p-vref_n)/lsb，(6)其中，lsb表示主模数转换器130的最小量化步长。图11和图12分别示出图10所示的整形模块对斜坡信号和正弦波信号进行直流偏移的波形图。如图11所示，在输入信号v0为斜坡信号的情形下，量化器121对输入信号v0进行量化以获得高有效位数据sa，整形模块122在输入信号v0上添加相应的直流偏移以获得(vref_n-vref_p)至(vref_p-vref_n)范围内的分段斜坡信号。如图12所示，在输入信号v0为正弦波信号的情形下，量化器121对输入信号v0进行量化以获得高有效位数据sa，整形模块122在输入信号v0上添加相应的直流偏移以获得vref_n-vref_p至vref_p-vref_n范围内的分段正弦波信号。其中，将3*(vref_n-vref_p)至3*(vref_p-vref_n)范围内的斜坡信号整形为(vref_n-vref_p)至(vref_p-vref_n)范围内的分段斜坡信号的段数为5段，而将3*(vref_n-vref_p)至3*(vref_p-vref_n)范围的正弦波信号整形为(vref_n-vref_p)至(vref_p-vref_n)范围内的分段正弦波信号的段数为9段，且在两个二分之一周期501、502内分别为5段。具体地，在电压区间a中，整形模块222的放大器u3在输入信号v0上叠加直流偏移-2*(vref_p-vref_n)，以获得整形型号v1。在电压区间b中，整形模块222的放大器u3在输入信号v0上叠加直流偏移-1*(vref_p-vref_n)。在电压区间d中，整形模块222的放大器u3在输入信号v0上叠加直流偏移 1*(vref_p-vref_n)，以获得整形型号v1。在电压区间e中，整形模块222的放大器u3在输入信号v0上叠加直流偏移 2*(vref_p-vref_n)，以获得整形型号v1。在电压区间c中，整形模块222的放大器u3在输入信号v0上未叠加任何直流偏移。本申请列举了将输入信号v0分为3个电压和5个电压区间的具体实施例，但本发明不限于此，可根据实际需求具体设置，例如可以将mems麦克风产生的输入信号分为7个、9个等电压区间。应当说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。当前第1页1 2 3
技术特征：1.一种mems麦克风的信号处理电路，包括：
预处理模块，基于多个阈值范围，对所述mems麦克风提供的输入信号进行预量化和信号整形，以获得高有效位数据和整形信号；
主模数转换器，与所述预处理模块相连接以获得所述整形信号，对所述整形信号进行量化采样以获得低有效位数据；以及
数字处理器，与所述预处理模块相连接以获得所述高有效位数据，与所述主模数转换器相连接以获得所述低有效位数据，以及将所述高有效位数据和所述低有效位数据合并以及进行编码，从而获得所述mems麦克风的数字信号。
2.根据权利要求1所述的信号处理电路，其中，所述预处理模块包括：
量化器，根据所述多个阈值范围对输入信号进行初步的量化分级以获得所述高有效位数据；以及
整形模块，根据所述多个阈值范围分别叠加相对应的直流偏移，以获得所述整形信号。
3.根据权利要求2所述的信号处理电路，其中，所述阈值范围包括采用n*(vref_p-vref_n)划分的多个正极性范围，以及采用n*(vref_n-vref_p)划分的多个负极性范围，其中，vref_p和vref_n分别表示上偏移信号和下偏移信号，且vref_p大于vref_n，n表示自然数。
4.根据权利要求3所述的信号处理电路，其中，对于n*(vref_p-vref_n)和(n 1)*(vref_p-vref_n)的正极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于-n*(vref_p-vref_n)。
5.根据权利要求4所述的信号处理电路，其中，对于n*(vref_n-vref_p)和(n 1)*(vref_n-vref_p)的负极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于 n*(vref_p-vref_n)。
6.根据权利要求5所述的信号处理电路，其中，所述整形模块为加减法器。
7.根据权利要求5所述的信号处理电路，其中，所述整形模块包括运算放大器，所述运算放大器的反相输入端经由第一路径接收所述输入信号以及经由至少一个第三路径接收所述上偏移信号和所述下偏移信号，所述运算放大器的同相输入端经由第二路径接地以及经由至少一个第四路径接收所述上偏移信号和所述下偏移信号，所述运算放大器的同相输出端和反相输出端之间提供所述整形信号，
其中，所述第一路径、所述第二路径、所述至少一个第三路径和所述至少一个第四路径分别包括开关电容网络。
8.根据权利要求7所述的信号处理电路，其中，所述第一路径包括：
第一电容；
第一开关和第二开关，所述第一开关的第一端接收所述输入信号，第二端连接至所述第一电容，所述第二开关连接在所述第一电容和所述运算放大器的反相输入端之间；以及
第三开关和第四开关，分别连接在所述第一电容的第一端和第二端与地之间。
9.根据权利要求7或8所述的信号处理电路，其中，所述至少一个第三路径分别包括：
第三电容，所述第三电容的第二端连接至所述第一电容与所述第二开关的中间节点；
第九开关和第十开关，所述第九开关的第一端接收所述上偏移信号，所述第十开关的第一端接收所述下偏移信号，所述第九开关和所述第十开关的第二端共同连接至所述第三电容的第一端；以及
第十一开关和第十二开关，分别连接在所述第三电容的第一端和第二端与地之间。
10.根据权利要求7所述的信号处理电路，其中，所述第二路径包括：
第二电容；
第五开关和第六开关，所述第五开关的第一端接地，第二端连接至所述第二电容，所述第六开关连接在所述第二电容和所述运算放大器的同相输入端之间；以及
第七开关和第八开关，分别连接在所述第二电容的第一端和第二端与地之间。
11.根据权利要求7或10所述的信号处理电路，其中，所述至少一个第四路径分别包括：
第四电容，所述第四电容的第二端连接至所述第二电容与所述第六开关的中间节点；
第十三开关和第十四开关，所述第十三开关的第一端接收所述上偏移信号，所述第十四开关的第一端接收所述下偏移信号，所述第十三开关和所述第十四开关的第二端共同连接至所述第四电容的第一端；以及
第十五开关和第十六开关，分别连接在所述第四电容的第一端和第二端与地之间。
12.根据权利要求7所述的信号处理电路，其中，所述整形模块还包括：
第五电容和第十七开关，并联连接在所述运算放大器的反相输入端和同相输出端之间；以及
第六电容和第十八开关，并联连接在在所述运算放大器的同相输入端和反相输出端之间。
13.根据权利要求7所述的信号处理电路，其中，所述输入信号为单端信号，所述整形信号为双端信号。
14.根据权利要求2所述的信号处理电路，其中，所述数字处理器将所述高有效位数据与两相非交叠时钟信号进行逻辑运算以产生所述整形模块的多个开关控制信号。
15.根据权利要求2所述的信号处理电路，其中，所述量化器为采用以下任一种结构的模数转换器：单比特的逐次逼近结构、全并行结构、流水线结构、或者sigma-delta结构。
16.一种mems麦克风的信号处理方法，包括：
基于多个阈值范围，对所述mems麦克风提供的输入信号进行预量化和信号整形，以获得高有效位数据和整形信号；
对所述整形信号进行量化采样以获得低有效位数据；以及
将所述高有效位数据和所述低有效位数据合并以及进行编码以获得所述mems麦克风的数字信号。
17.根据权利要求16所述的信号处理方法，其中，所述预量化包括根据所述多个阈值范围对输入信号进行初步的量化分级以获得所述高有效位数据。
18.根据权利要求17所述的信号处理方法，其中，所述信号整形包括根据所述多个阈值范围分别叠加相对应的直流偏移以获得所述整形信号。
19.根据权利要求18所述的信号处理方法，其中，所述阈值范围包括采用n*(vref_p-vref_n)划分的多个正极性范围，以及采用n*(vref_n-vref_p)划分的多个负极性范围，其中，vref_p和vref_n分别表示上偏移信号和下偏移信号，且vref_p大于vref_n，n表示自然数。
20.根据权利要求19所述的信号处理方法，其中，对于n*(vref_p-vref_n)和(n 1)*(vref_p-vref_n)的正极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于-n*(vref_p-vref_n)。
21.根据权利要求20所述的信号处理方法，其中，对于n*(vref_n-vref_p)和(n 1)*(vref_n-vref_p)的负极性范围，所述整形模块在所述输入信号上叠加的直流偏移等于 n*(vref_p-vref_n)。
22.根据权利要求18所述的信号处理方法，其中，所述输入信号为单端信号，所述整形信号为双端信号。
23.根据权利要求18所述的信号处理方法，还包括：将所述高有效位数据与两相非交叠时钟信号进行逻辑运算以产生所述信号整形的多个开关控制信号。
技术总结本申请公开了MEMS麦克风的信号处理电路及信号处理方法。该信号处理电路包括：预处理模块，基于多个阈值范围，对所述MEMS麦克风提供的输入信号进行预量化和信号整形，以获得高有效位数据和整形信号；主模数转换器，与所述预处理模块相连接以获得所述整形信号，对所述整形信号进行量化采样以获得低有效位数据；以及数字处理器，与所述预处理模块相连接以获得所述高有效位数据，与所述主模数转换器相连接以获得所述低有效位数据，以及将所述高有效位数据和所述低有效位数据合并以及进行编码，从而获得所述MEMS麦克风的数字信号。该信号处理电路采用信号预处理的方式提高了系统有效位数。
技术研发人员：周延青;潘华兵;郑泉智;胡铁刚
受保护的技术使用者：杭州士兰微电子股份有限公司
技术研发日：2020.11.04
技术公布日：2021.03.12
