本实用新型涉及显示技术领域，更具体地，涉及一种用于i2c总线的通信控制装置。
背景技术：
液晶显示装置具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低等优点，目前在平板显示领域占主导地位。其广泛应用于台式计算机、掌上计算机、个人数字助理、便携式电话等多种办公自动化和视听设备中。
液晶显示装置的控制装置包括时序控制器、主控制器和非易失性存储器。时序控制器、主控制器和非易失性存储器之间通过i2c总线传输数据。i2c总线由两根信号线组成，一根是串行数据信号线msda，一根是串行时钟信号线mscl。在电子系统中，不同器件通过i2c信号线连接于i2c总线来传输数据。i2c总线上的所有器件的sda信号线并接在一起接入i2c总线的msda信号线，所有器件的scl信号线并接在一起接入i2c总线的mscl信号线。i2c总线中任何能够进行发送和接收数据的设备都可以成为i2c主设备，其余设备称为i2c从设备。在任何时间点上，只允许一个i2c主设备存在。当i2c总线上连接多个器件时，比如一颗mipi(移动产业处理器接口)转lvds(低电压差分信号)接口的桥接芯片和一颗lvds接口转mini-lvds接口的tcon(时序控制电路)，就会出现开机时两颗芯片抢占i2c总线而导致液晶显示器显示异常的问题。因此，亟需设计一种用于i2c总线的通信控制装置来解决液晶显示装置开机时液晶控制装置的多个器件之间发生i2c总线抢占的问题。
技术实现要素：
本实用新型针对现有技术中所存在的上述问题提供了一种用于i2c总线的通信控制装置，解决了液晶显示装置开机时液晶控制装置的多个器件之间发生i2c总线抢占的问题。
根据本实用新型实施例的一方面，提供一种用于i2c总线的通信控制装置，多个芯片接入i2c总线，第一芯片是所述多个芯片中优先级最高的芯片，第二芯片组是所述多个芯片中优先级低于所述第一芯片的芯片，所述第二芯片组中包括至少一个第二芯片，所述通信控制装置包括：
控制电路，接收所述第一芯片的输出信号，根据所述第一芯片的输出信号提供控制信号，如果所述输出信号有效，则提供第一控制信号，如果所述输出信号无效，则提供第二控制信号；
选通电路，接收所述第一控制信号并提供所述第一控制信号给所述第二芯片组中优先级最高的第二芯片以使得所述优先级最高的第二芯片进入工作状态，或者接收所述第二控制信号并提供所述第二控制信号给所述第二芯片组以使得所述第二芯片组中所述至少一个第二芯片处于休眠状态。
可选地，所述控制电路包括：
第一晶体管，所述第一晶体管串联在第一供电电压和参考地电压之间，所述第一晶体管的导通和关断受控于所述输出信号，所述第一晶体管的第一通路端提供第一开关信号，第二通路端接收所述参考地电压；
第二晶体管，所述第二晶体管串联在第二供电电压和所述参考地电压之间，所述第二晶体管的导通和关断受控于所述第一开关信号，所述第二晶体管的第一通路端提供所述第一控制信号或者所述第二控制信号，第二通路端连接所述参考地电压。
可选地，所述控制电路还包括：
第一电阻，所述第一电阻串联在所述第一供电电压和所述第一晶体管的第一通路端之间，所述第一晶体管的第一通路端连接所述第二晶体管的控制端；
第二电阻，所述第二电阻的第一端接收所述输出信号，第二端连接所述第一晶体管的控制端；
第三电阻，所述第三电阻的第一端连接所述第一晶体管的控制端，第二端连接所述参考地电压；
第四电阻，所述第四电阻串联在所述第二供电电压和所述第二晶体管的第一通路端之间；
第一滤波电容，所述第一滤波电容的第一端连接所述第二晶体管的第一通路端，第二端连接所述参考地电压。
可选地，所述第一晶体管包括：npn型三极管，所述第二晶体管包括：n型薄膜晶体管。
可选地，所述控制电路包括：
触发器，当所述输出信号为有效电平时，在所述输出信号的触发下提供第二开关信号；
第三晶体管，所述第三晶体管串联在第三供电电压和参考地电压之间，所述第三晶体管的导通和关断受控于所述第二开关信号，所述第三晶体管的第一通路端提供所述第一控制信号或者所述第二控制信号，第二通路端接收所述第三供电电压。
可选地，所述控制电路还包括：运算放大器，用于提供所述第二开关信号，所述运算放大器连接在所述触发器和所述第三晶体管之间，所述运算放大器的正相输入端连接所述触发器的输出端，输出端连接所述第三晶体管的控制端。
可选地，所述触发器的输入端连接第四供电电压，触发端接收所述输出信号。
可选地，所述控制电路还包括：
第五电阻，所述第五电阻的第一端连接所述第三供电电压，第二端连接所述运算放大器的输出端；
第六电阻，所述第六电阻的第一端输出所述第一控制信号或者所述第二控制信号，第二端连接所述第三晶体管的第一通路端；
第二滤波电容，所述第二滤波电容的第一端连接所述第六电阻的第一端，第二端连接所述参考地电压。
可选地，所述输出信号包括：矩形波，
在所述输出信号的第一个上升沿的触发下，所述触发器提供的所述第二开关信号为低电平，在所述输出信号未出现第一个上升沿之前，所述第二开关信号为高电平。
可选地，所述触发器包括：d触发器，所述第三晶体管包括:p型薄膜晶体管，所述运算放大器包括：电压跟随器。
根据本实用新型实施例提供的用于i2c总线的通信控制装置，多个芯片接入i2c总线，第一芯片是多个芯片中优先级最高的芯片，第二芯片组是多个芯片中优先级低于第一芯片的芯片，第二芯片组中包括至少一个第二芯片，控制电路根据第一芯片的输出信号提供控制信号，如果输出信号有效，说明第一芯片已经进入工作状态，通过i2c总线与相应的存储器通信以获取数据，则提供第一控制信号，如果输出信号无效，说明第一芯片处于休眠状态，未通过i2c总线与相应的存储器通信以获取数据，则提供第二控制信号；选通电路提供第一控制信号给第二芯片组中优先级最高的第二芯片以使得该优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据，或者提供第二控制信号给第二芯片组中所有的第二芯片以使得所有的第二芯片处于休眠状态，解决了液晶显示装置开机时液晶控制装置的i2c总线上所接入的多个器件之间发生i2c总线抢占的问题,提高了液晶显示装置的可靠性。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的特征和优点将更为清楚。
图1示出了相关技术中用于i2c总线的通信控制装置的应用场景图。
图2示出了本实用新型实施例中用于i2c总线的通信控制装置的应用场景图。
图3示出了本实用新型实施例中用于i2c总线的通信控制装置的结构示意图。
图4示出了本实用新型第一实施例的控制电路的结构示意图。
图5示出了本实用新型第二实施例的控制电路的结构示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。
图1示出了相关技术中用于i2c总线的通信控制装置的应用场景图。具体是，液晶显示装置的液晶控制装置中用于i2c总线的通信控制装置的应用场景图。如图1所示，i2c总线由两根信号线组成，一根是串行数据信号线msda，一根是串行时钟信号线mscl。桥接芯片110、时序控制电路120、存储器1130和存储器2130通过i2c信号线连接于i2c总线来传输数据。i2c总线上的桥接芯片110、时序控制电路120、存储器1130和存储器2130的sda信号线并接在一起接入i2c总线的msda信号线，桥接芯片110、时序控制电路120、存储器1130和存储器2130的scl信号线并接在一起接入i2c总线的mscl信号线。桥接芯片110和时序控制电路120都可以成为i2c主设备来发送和接收数据。在任何时间点上，只允许桥接芯片110和时序控制电路120中的一个成为i2c主设备来发送和接收数据。桥接芯片110例如是一颗mipi(移动产业处理器接口)转lvds(低电压差分信号)接口的桥接芯片，时序控制电路120是一颗lvds接口转mini-lvds接口的tcon。桥接芯片110的使能端en与分压电阻r1的第一端连接，分压电阻r1的第二端连接第一参考电压vref1。使能端en还与滤波电容c1的第一端连接，滤波电容c1的第二端连接参考地电位。时序控制电路120的复位端rst与分压电阻r2的第一端连接，电阻r2的第二端连接第二参考电压vref2。复位端rst还与滤波电容c2的第一端连接，滤波电容c2的第二端连接参考地电位。当液晶显示装置开机时，如果桥接芯片110为i2c主设备，则桥接芯片110通过i2c总线与存储器1130等器件通信，如果时序控制电路120为i2c主设备，则时序控制电路120通过i2c总线与存储器2130等器件通信。在这种情况下容易发生桥接芯片110和时序控制电路120抢占i2c总线而导致液晶显示器显示异常的问题。
基于此本实用新型实施例提供了一种用于i2c总线的通信控制装置，下面结合附图详细说明本实用新型实施例中的用于i2c总线的通信控制装置。
图2示出了本实用新型实施例的用于i2c总线的通信控制装置的应用场景图。图3示出了本实用新型实施例中用于i2c总线的通信控制装置的结构示意图，具体示出了图2中通信控制装置300的结构示意图。如图2所示，i2c总线由两根信号线组成，一根是串行数据信号线msda，一根是串行时钟信号线mscl。第一芯片210、第二芯片1220、第二芯片2220、第二芯片3220、存储器1230、存储器2230、存储器3230和存储器4230通过i2c信号线连接于i2c总线来传输数据。第一芯片210、第二芯片1220、第二芯片2220和第二芯片3220例如是桥接芯片、总控制器和时序控制电路等。存储器1230、存储器2230、存储器3230和存储器4230例如是eeprom。第一芯片210、第二芯片1220、第二芯片2220、第二芯片3220、存储器1230、存储器2230、存储器3230和存储器4230的sda信号线并接在一起接入i2c总线的msda信号线，第一芯片210、第二芯片1220、第二芯片2220、第二芯片3220、存储器1230、存储器2230、存储器3230和存储器4230的scl信号线并接在一起接入i2c总线的mscl信号线。第一芯片210、第二芯片1220、第二芯片2220和第二芯片3220都可以成为i2c主设备来发送和接收数据。在任何时间点上，只允许第一芯片210、第二芯片1220、第二芯片2220和第二芯片3220中的一个成为i2c主设备来发送和接收数据。当液晶显示装置开机时，第一芯片210、第二芯片1220、第二芯片2220和第二芯片3220在通信控制装置300的控制下，按照优先级顺序通过i2c总线分别从存储器1230、存储器2230、存储器3230和存储器4230接收数据。这里假设第一芯片210是接入i2c总线的多个芯片中优先级最高的芯片，第一芯片210为当前的i2c主设备，第二芯片组(第二芯片1220、第二芯片2220和第二芯片3220)是接入i2c总线的多个芯片中优先级小于第一芯片210的芯片，第二芯片组为当前的i2c从设备。
如图2和图3所示，通信控制装置300包括：控制电路310和选通电路320。控制电路310用于根据第一芯片210的输出信号s提供控制信号t1/t2，如果输出信号s有效(说明第一芯片210进入工作状态，已经通过i2c总线从存储器1230读取数据以进行相关配置)，则提供第一控制信号t1，如果输出信号s无效(说明第一芯片210处于休眠状态，未通过i2c总线从存储器1230读取数据)，则提供第二控制信号t2。选通电路320用于提供第一控制信号t1给第二芯片组(第二芯片1220、第二芯片2220和第二芯片3220)中优先级最高的第二芯片(第二芯片1220或第二芯片2220和或第二芯片3220)以使得该第二芯片组中优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据。或者选通电路320用于提供第二控制信号t2给第二芯片组(第二芯片1220、第二芯片2220和第二芯片3220)以使得第二芯片组中的所有第二芯片(第二芯片1220、第二芯片2220和第二芯片3220)都处于休眠状态，等待第一芯片210进入工作状态，通过i2c总线与存储器1230通信以获取数据，输出有效的输出信号s。
在一些实施例中，第一芯片210是mipi(移动产业处理器接口)转lvds(低电压差分信号)接口的桥接芯片，第一芯片210输出gpio(通用输入/输出)信号。通信控制装置300监测第一芯片210输出的gpio信号，控制第二芯片组的复位端rst。如果gpio信号无效，则控制第二芯片1220、第二芯片2220和第二芯片3220的复位端rst无效，第二芯片1220、第二芯片2220和第二芯片3220处于休眠状态，等待第一芯片210输出有效的gpio信号。如果gpio信号有效，则控制第二芯片1220、第二芯片2220和第二芯片3220中优先级最高的第二芯片的复位端rst有效，该优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据。
在一些实施例中，第一芯片210是lvds接口转mini-lvds接口的tcon，第一芯片210输出pol(无源光局域网)信号，pol信号是一种矩形波。通信控制装置300监测第一芯片210输出的pol信号，控制第二芯片组的使能端en。如果pol信号无效，则控制第二芯片1220、第二芯片2220和第二芯片3220的使能端en无效，第二芯片1220、第二芯片2220和第二芯片3220处于休眠状态，等待第一芯片210输出有效的pol信号。如果pol信号有效，则控制第二芯片1220、第二芯片2220和第二芯片3220中优先级最高的第二芯片的使能端en有效，该优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据。
图4示出了本实用新型第一实施例的控制电路的结构示意图。具体示出了图3中控制电路310的结构示意图。如图4所示，控制电路310a包括：第一晶体管q1，第一晶体管q1例如是npn型三极管，第一晶体管q1串联在第一供电电压vcc1和参考地电压之间，第一晶体管q1的导通和关断受控于第一芯片的输出信号s，第一晶体管q1的第一通路端(集电极端)提供第一开关信号t1，第二通路端(发射极端)接收参考地电压；第二晶体管q2，第二晶体管q2例如是n型薄膜晶体管，第二晶体管q2串联在第二供电电压vcc2和参考地电压之间，第二晶体管q2的导通和关断受控于第一开关信号t1，第二晶体管q2的第一通路端(漏极端)提供第一控制信号c1或者第二控制信号c2，第二通路端(源极端)连接参考地电压。控制电路310a还包括：第一电阻r3，第一电阻r3串联在第一供电电压vcc1和第一晶体管q1的第一通路端(集电极端)之间，第一晶体管q1的第一通路端(集电极端)连接第二晶体管q2的控制端；第二电阻r4，第二电阻r4的第一端接收输出信号s，第二端连接第一晶体管q1的控制端；第三电阻r5，第三电阻r5的第一端连接第一晶体管q1的控制端，第二端连接参考地电压；第四电阻r6，第四电阻r6串联在第二供电电压vcc2和第二晶体管q2的第一通路端(漏极端)之间，第二晶体管q2的第二通路端(源极端)连接参考地电压；第一滤波电容c3，第一滤波电容c3的第一端连接第二晶体管q2的第一通路端(漏极端)，第二端连接参考地电压。
当第一芯片210的输出信号s有效(输出信号s为高电平)时，第一晶体管q1导通，第一开关信号t1为低电平，第二晶体管q2关断，第二晶体管q2的第一通路端(漏极端)提供第一控制信号c1，第一控制信号c1为高电平。选通电路320提供第一控制信号c1给第二芯片1220、第二芯片2220和第二芯片3220中优先级最高的第二芯片(第二芯片1220或第二芯片2220或第二芯片3220)以使得该优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据。
当第一芯片210的输出信号s无效(输出信号s为低电平)时，第一晶体管q1关断，第一开关信号t1为高电平，第二晶体管q2导通，第二晶体管q2的第一通路端(漏极端)提供第二控制信号c2，第一控制信号c2为低电平(0)。选通电路320提供第二控制信号c2给第二芯片1220、第二芯片2220和第二芯片3220以使得第二芯片1220、第二芯片2220和第二芯片3220处于休眠状态，等待第一芯片210进入工作状态，通过i2c总线与存储器1230通信以获取数据并输出有效的输出信号。
图5示出了本实用新型第二实施例的控制电路的结构示意图。具体示出了图3中控制电路310的结构示意图。如图5所示，控制电路310b包括：触发器u1，触发器u1例如是d触发器，当第一芯片210的输出信号s为有效电平时，在输出信号s的触发下提供第二开关信号t2；第三晶体管q3，第三晶体管q3例如是p型薄膜晶体管，第三晶体管q3串联在第三供电电压vdd和参考地电压之间，第三晶体管q3的导通和关断受控于第二开关信号t2，第三晶体管q3的第一通路端(漏极端)提供第一控制信号c1或者第二控制信号c2，第二通路端(源极端)接收第三供电电压vdd。控制电路310b还包括：运算放大器u2，运算放大器u2例如是电压跟随器，用于提供第二开关信号t2，运算放大器u2连接在触发器u1和第三晶体管q3之间，运算放大器u2的正相输入端连接触发器u1的反相输出端，反相输入端连接第三晶体管q3的控制端。触发器u1的输入端连接第四供电电压vcc3，触发端接收输出信号s。控制电路310b还包括：第五电阻r7，第五电阻r7的第一端连接第三供电电压vdd，第二端连接运算放大器u2的输出端；第六电阻r8，第六电阻r8的第一端输出第一控制信号c1或者第二控制信号c2，第二端连接第三晶体管q3的第一通路端(漏极端)；第二滤波电容c4，第二滤波电容c4的第一端连接第六电阻r8的第一端，第二端连接参考地电压。需要说明的是，在本实用新型实施例中第一芯片210例如是时序控制电路，第一芯片210的输出信号s包括：矩形波，在输出信号s的第一个上升沿的触发下，触发器u1提供的第二开关信号t2为高电平，在输出信号s未出现第一个上升沿之前，第二开关信号t2为低电平。
当第一芯片210的输出信号s有效(即在输出信号s的第一个上升沿的触发下)时，触发器u1的反相输出端提供的第二开关信号t2为低电平。容易理解的是，根据触发器u1的工作原理，当触发器u1的触发端接收到输出信号s的第一个上升沿之后，无论输出信号s如何变化，触发器u1的反相输出端提供的第二开关信号t2始终为低电平。第二开关信号t2为低电平，运算放大器u2将第二开关信号t2提供给第三晶体管q3的控制端，第三晶体管q3导通，第三晶体管q3的第一通路端(漏极端)提供第一控制信号c1，第一控制信号c1为高电平。选通电路320提供第一控制信号c1给第二芯片1220、第二芯片2220和第二芯片3220中优先级最高的第二芯片(第二芯片1220或第二芯片2220或第二芯片3220)以使得该优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据。
当第一芯片210的输出信号s无效(输出信号s为0)时，即在触发器u1的触发端未接收到输出信号s的第一个上升沿之前，触发器u1的反相输出端提供的第二开关信号t2为高电平。运算放大器u2将第二开关信号t2提供给第三晶体管q3的控制端，第三晶体管q3关闭，第三晶体管q3的第一通路端(漏极端)提供第二控制信号c2，第二控制信号c2为低电平(0)。选通电路320提供第二控制信号c2给第二芯片1220、第二芯片2220和第二芯片3220以使得第二芯片1220、第二芯片2220和第二芯片3220处于休眠状态，等待第一芯片210进入工作状态，通过i2c总线与相应的存储器通信以获取数据，输出有效的输出信号。
根据本实用新型实施例提供的用于i2c总线的通信控制装置，多个芯片接入i2c总线，第一芯片是多个芯片中优先级最高的芯片，第二芯片组是多个芯片中优先级低于第一芯片的芯片，第二芯片组中包括至少一个第二芯片，控制电路根据第一芯片的输出信号提供控制信号，如果输出信号有效，说明第一芯片已经进入工作状态，通过i2c总线与相应的存储器通信以获取数据，则提供第一控制信号，如果输出信号无效，说明第一芯片处于休眠状态，未通过i2c总线与相应的存储器通信以获取数据，则提供第二控制信号；选通电路提供第一控制信号给第二芯片组中优先级最高的第二芯片以使得该优先级最高的第二芯片进入工作状态，通过i2c总线与相应的存储器通信以获取数据，或者提供第二控制信号给第二芯片组中所有的第二芯片以使得所有的第二芯片处于休眠状态，解决了液晶显示装置开机时液晶控制装置的i2c总线上所接入的多个器件之间发生i2c总线抢占的问题,提高了液晶显示装置的可靠性。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。以上所述仅为本实用新型的较佳实施例而已，并不用已限制本实用新型，任何熟悉本专业的技术人员，再不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许变更或修饰等，凡在本实用新型的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本实用新型的保护范围之内。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。
1.一种用于i2c总线的通信控制装置，其特征在于，多个芯片接入i2c总线，第一芯片是所述多个芯片中优先级最高的芯片，第二芯片组是所述多个芯片中优先级低于所述第一芯片的芯片，所述第二芯片组中包括至少一个第二芯片，所述通信控制装置包括：
控制电路，接收所述第一芯片的输出信号，根据所述第一芯片的输出信号提供控制信号，如果所述输出信号有效，则提供第一控制信号，如果所述输出信号无效，则提供第二控制信号；
选通电路，接收所述第一控制信号并提供所述第一控制信号给所述第二芯片组中优先级最高的第二芯片以使得所述优先级最高的第二芯片进入工作状态，或者接收所述第二控制信号并提供所述第二控制信号给所述第二芯片组以使得所述第二芯片组中所述至少一个第二芯片处于休眠状态。
2.根据权利要求1所述的通信控制装置，其特征在于，所述控制电路包括：
第一晶体管，所述第一晶体管串联在第一供电电压和参考地电压之间，所述第一晶体管的导通和关断受控于所述输出信号，所述第一晶体管的第一通路端提供第一开关信号，第二通路端接收所述参考地电压；
第二晶体管，所述第二晶体管串联在第二供电电压和所述参考地电压之间，所述第二晶体管的导通和关断受控于所述第一开关信号，所述第二晶体管的第一通路端提供所述第一控制信号或者所述第二控制信号，第二通路端连接所述参考地电压。
3.根据权利要求2所述的通信控制装置，其特征在于，所述控制电路还包括：
第一电阻，所述第一电阻串联在所述第一供电电压和所述第一晶体管的第一通路端之间，所述第一晶体管的第一通路端连接所述第二晶体管的控制端；
第二电阻，所述第二电阻的第一端接收所述输出信号，第二端连接所述第一晶体管的控制端；
第三电阻，所述第三电阻的第一端连接所述第一晶体管的控制端，第二端连接所述参考地电压；
第四电阻，所述第四电阻串联在所述第二供电电压和所述第二晶体管的第一通路端之间；
第一滤波电容，所述第一滤波电容的第一端连接所述第二晶体管的第一通路端，第二端连接所述参考地电压。
4.根据权利要求3所述的通信控制装置，其特征在于，所述第一晶体管包括：npn型三极管，所述第二晶体管包括：n型薄膜晶体管。
5.根据权利要求1所述的通信控制装置，其特征在于，所述控制电路包括：
触发器，当所述输出信号为有效电平时，在所述输出信号的触发下提供第二开关信号；
第三晶体管，所述第三晶体管串联在第三供电电压和参考地电压之间，所述第三晶体管的导通和关断受控于所述第二开关信号，所述第三晶体管的第一通路端提供所述第一控制信号或者所述第二控制信号，第二通路端接收所述第三供电电压。
6.根据权利要求5所述的通信控制装置，其特征在于，所述控制电路还包括：运算放大器，用于提供所述第二开关信号，所述运算放大器连接在所述触发器和所述第三晶体管之间，所述运算放大器的正相输入端连接所述触发器的输出端，输出端连接所述第三晶体管的控制端。
7.根据权利要求6所述的通信控制装置，其特征在于，所述触发器的输入端连接第四供电电压，触发端接收所述输出信号。
8.根据权利要求7所述的通信控制装置，其特征在于，所述控制电路还包括：
第五电阻，所述第五电阻的第一端连接所述第三供电电压，第二端连接所述运算放大器的输出端；
第六电阻，所述第六电阻的第一端输出所述第一控制信号或者所述第二控制信号，第二端连接所述第三晶体管的第一通路端；
第二滤波电容，所述第二滤波电容的第一端连接所述第六电阻的第一端，第二端连接所述参考地电压。
9.根据权利要求8所述的通信控制装置，其特征在于，所述输出信号包括：矩形波，
在所述输出信号的第一个上升沿的触发下，所述触发器提供的所述第二开关信号为低电平，在所述输出信号未出现第一个上升沿之前，所述第二开关信号为高电平。
10.根据权利要求6所述的通信控制装置，其特征在于，所述触发器包括：d触发器，所述第三晶体管包括:p型薄膜晶体管，所述运算放大器包括：电压跟随器。
技术总结