本公开涉及电子部件。
背景技术：
专利文献1所述的电子部件的芯具备：卷绕绕组的柱状的卷芯部和与卷芯部的端部连接的凸缘部。在凸缘部的一个面层叠有绝缘层。在绝缘层的表面层叠有作为电极发挥功能的镀敷层。
专利文献1：日本实开平6-31112号公报
在专利文献1所述那样的芯中，若欲通过镀敷使电极成膜，则有时导致成膜中途的电极生长至与芯的表面接触这种情况。假设若成膜中途的电极与芯的表面接触，则通过镀敷成膜时由于向芯流动的微小的电流而促进电极的成膜，因此恐怕导致在比设计的范围过度变大的范围使电极成膜这种情况。此外，无论芯的形状如何，相同的课题均同样地产生于在芯上成膜电极的电子部件。
技术实现要素：
为了解决上述课题，本公开的一方式是电子部件，具备：部件主体；绝缘层，其由绝缘性比上述部件主体高的材质构成，且覆盖上述部件主体的表面的局部；以及电极，其层叠于上述绝缘层的表面，上述电极具有：层叠于绝缘层的表面的基底电极和层叠于上述基底电极的表面的镀敷层，上述绝缘层的面积比上述电极的面积大，上述电极层叠在上述绝缘层的离开边缘的位置处。
为了解决上述课题，本公开的一方式是电子部件的制造方法，上述电子部件具备：部件主体；绝缘层，其由绝缘性比上述部件主体高的材质构成，且覆盖上述部件主体的表面的局部；以及电极，其层叠于上述绝缘层的表面，上述电子部件的制造方法具有：准备比上述部件主体绝缘性高的绝缘体的工序；绝缘体涂覆工序，使上述部件主体的局部没入上述绝缘体，对上述部件主体的表面局部地涂覆上述绝缘体；导电体涂覆工序，使涂覆于上述部件主体的表面上的上述绝缘体的表面的局部没入导电体，在上述绝缘体的表面的局部涂覆上述导电体；固化工序，使上述绝缘体固化而形成绝缘层，并且使上述导电体固化而形成基底电极；以及镀敷工序，在上述基底电极的表面镀敷电极，在上述导电体涂覆工序中，在涂覆于上述部件主体的表面上的上述绝缘体的离开缘部的位置涂覆上述导电体。
也可以是，上述镀敷层的厚度为从上述基底电极的边缘至上述绝缘层的边缘为止的最小距离的1.5倍以内。
也可以是，上述部件主体具有：柱状的卷芯部和与上述卷芯部的中心轴线方向的端部连接的凸缘部，上述凸缘部包括：比上述卷芯部的与上述中心轴线方向平行的外周面中的一个面向外侧突出的突出部，在上述卷芯部上卷绕有绕组，上述绝缘层至少覆盖上述突出部的局部，上述电极设置于上述凸缘部中的上述突出部。
也可以是，上述凸缘部包括：与上述卷芯部的上述中心轴线方向的第1端连接的第1凸缘部和与上述卷芯部的上述中心轴线方向的第2端连接的第2凸缘部，上述突出部分别设置于上述第1凸缘部和上述第2凸缘部，上述电极分别在设置于上述第1凸缘部的上述突出部和设置于上述第2凸缘部的上述突出部设置。
也可以是，上述绝缘层覆盖上述突出部的突出的方向上的末端的至少局部，当将在与上述中心轴线正交的方向上从上述一个面至上述末端为止的长度设为凸缘高度的情况下，将上述凸缘部中的被上述绝缘层覆盖的部分的上述凸缘高度除以上述卷芯部的与中心轴线正交的方向上的尺寸而得到的值为0.04以上且0.48以下。
也可以是，上述绝缘层覆盖上述突出部的与上述中心轴线正交的方向上的末端的至少局部，当将在与上述中心轴线正交的方向上从上述一个面至上述突出部的末端为止的长度设为凸缘高度的情况下，上述凸缘部中的被上述绝缘层覆盖的部分的上述凸缘高度为300微米以下。
也可以是，上述绝缘层覆盖上述凸缘部，被上述绝缘层覆盖的部分与没有被上述绝缘层覆盖的部分之间的边界位于上述卷芯部上。
也可以是，上述绝缘层覆盖上述一个面与上述突出部相连接的连接部位，当在上述卷芯部的包含上述中心轴线的截面中观察时，上述绝缘层中的覆盖上述连接部位的部分的表面的曲率小于上述连接部位的曲率。
也可以是，上述绝缘层覆盖上述一个面与上述突出部相连接的连接部位，覆盖上述连接部位的上述绝缘层的厚度大于夹设于上述电极与上述部件主体之间的绝缘层的厚度。
也可以是，被上述绝缘层覆盖的部分与没有被上述绝缘层覆盖的部分之间的边界位于上述凸缘部的上述突出部，从上述边界至上述突出部的末端为止，由上述绝缘层覆盖。
也可以是，从上述基底电极的边缘向上述绝缘层的边缘侧，相对于上述基底电极的边缘离开了上述镀敷层的厚度的0.6倍的距离的位置处的上述绝缘层的最小厚度为10纳米以上。
也可以是，从上述基底电极的边缘向上述绝缘层的边缘侧，相对于上述基底电极的边缘离开了上述镀敷层的厚度的0.6倍的距离的位置处的上述绝缘层的最大厚度为1.5微米以下。
也可以是，上述电极具备：层叠于上述绝缘层的表面的基底电极和层叠于上述基底电极的表面的镀敷层，上述绝缘层的材质和上述基底电极的材质包括共用的无机成分。
根据上述各结构，部件主体表面暴露的部分和电极的边缘中至少一部分边缘分离。因此，能够抑制电极因向部件主体流动的微小的电流而过度生长的情况。
根据作为本公开的一方式的电子部件和电子部件的制造方法，能够抑制在过度变大的范围内使电极成膜。
附图说明
图1是第1实施方式的电子部件的立体图。
图2是第1实施方式的电子部件的侧视图。
图3是第1实施方式的电子部件的放大剖视图。
图4是第1实施方式的绝缘体涂覆工序的说明图。
图5是第1实施方式的绝缘体涂覆工序的说明图。
图6是第1实施方式的导电体涂覆工序的说明图。
图7是第2实施方式的电子部件的侧视图。
图8是第2实施方式的电子部件的放大剖视图。
图9是第2实施方式的绝缘体涂覆工序的说明图。
图10是第2实施方式的导电体涂覆工序的说明图。
附图标记说明
10…电感部件；20…芯；21a…第1连接部位；30…卷芯部；41…第1凸缘部；42…第2凸缘部；43a…突出部；43b…突出部；50…绝缘层；50a…第1绝缘层；50b…第2绝缘层；60a…第1基底电极；70a…第1镀敷层；70b…第2镀敷层；75a…第1电极；75b…第2电极；80…绕组；110…电感部件；150…绝缘层；150a…第1绝缘层；150b…第2绝缘层；ca…中心轴线；ht…凸缘高度；l1…第1边界；l2…第2边界；l11…第1边界；l12…第2边界；p1…绝缘体用溶胶；p2…导电体用溶胶；ld…长度方向；td…高度方向；wd…宽度方向。
具体实施方式
以下，参照附图对电子部件和电子部件的制造方法的各实施方式进行说明。此外，附图有时为了容易理解而将构成要素放大示出。有时构成要素的尺寸比率与实际情况不同或者与其它附图中的情况不同。
＜第1实施方式＞
首先，对电子部件和电子部件的制造方法的第1实施方式进行说明。
如图1所示，作为电子部件的绕组型的电感部件10例如是安装于电路基板等的表面安装型的电感部件10。电感部件10具备：电感部件10的部件主体亦即芯20和卷绕于芯20的绕组80。芯20的材质是镍-锌系铁氧体那样的磁性体。芯20通过对压缩粉末状的上述磁性体而成的成形体进行烧制而成形。此外，在除去图1之外的附图中，省略电感部件10的绕组80的图示。
芯20具备：正四棱柱状的卷芯部30、与卷芯部30的中心轴线ca方向上的第1端连接的第1凸缘部41、与卷芯部30的中心轴线ca方向上的第2端连接的第2凸缘部42。此外，在以下的说明中，将卷芯部30的中心轴线ca方向设为长度方向ld。
第1凸缘部41成为长度方向ld上的尺寸较小的扁平的长方体状。在从长度方向ld观察时第1凸缘部41成为正方形。另外，在从长度方向ld观察时，第1凸缘部41的正方形的各边与卷芯部30的各外周面平行。在从长度方向ld观察时，第1凸缘部41的重心与卷芯部30的中心轴线ca对齐。在从长度方向ld观察时，第1凸缘部41的大小大于卷芯部30。即，第1凸缘部41的外周侧的局部比卷芯部30的外周面向外侧突出。第2凸缘部42除去与卷芯部30的第2端连接这点之外，其它部分成为与第1凸缘部41相同的结构。此外，电感部件10在安装于基板等时，第1凸缘部41的4个外周面中之一成为朝向基板等的安装侧的面。在以下的说明中，使该第1凸缘部41中的安装侧的面所位于的一侧作为高度方向td的下侧。另外，将相对于长度方向ld和高度方向td均正交的方向作为宽度方向wd。图1中，使电感部件10的高度方向与上下方向一致地图示。
如图2所示，芯20的表面局部由绝缘层50覆盖。绝缘层50大致分为第1绝缘层50a和第2绝缘层50b。此外，图1和图2等，在一部分附图中，对绝缘层50打上点图示。绝缘层50的材质成为包括硅氧化物的玻璃。即，绝缘层50的材质成为绝缘性比芯20的材质高的材质。
第1绝缘层50a覆盖芯20的长度方向ld上的一侧。具体而言，第1绝缘层50a覆盖第1凸缘部41的全部表面和卷芯部30的从长度方向ld上的第1端侧起算在卷芯部30的长度方向ld上的全长的大致三分之一的范围的表面。另外，同样地，第2绝缘层50b覆盖芯20的长度方向ld的第2端侧。即，第2绝缘层50b覆盖第2凸缘部42的全部表面和卷芯部30的长从度方向ld上的第2端侧起算在卷芯部30的长度方向ld上的全长的大致三分之一的范围的表面。另一方面，绝缘层50没有覆盖卷芯部30的长度方向ld上的中央部分的在卷芯部30的长度方向ld上的全长的大致三分之一的范围的表面，从而卷芯部30的表面暴露。即，芯20的表面中的被第1绝缘层50a覆盖的部分与没有被第1绝缘层50a覆盖的部分之间的第1边界l1位于卷芯部30。第1边界l1跨与卷芯部30的中心轴线ca平行的4个外周面地围绕卷芯部30延伸。同样地，芯20的表面中的被第2绝缘层50b覆盖的部分与没有被第2绝缘层50b覆盖的部分之间的第2边界l2位于卷芯部30。
如上述那样，绝缘层50覆盖第1凸缘部41和第2凸缘部42的全部表面和卷芯部30的长度方向ld上的两端侧的全长的大致三分之一的范围的表面。因此，如图3所示，第1绝缘层50a还覆盖卷芯部30的外周面与第1凸缘部41中的从卷芯部30的外周面向外侧突出的部分亦即第1突出部43a相连接的第1连接部位21a。而且，当在卷芯部30的包含中心轴线ca的截面中观察电感部件10时，第1绝缘层50a中的覆盖第1连接部位21a的部分的表面的曲率小于第1连接部位21a的曲率。此外，图3中，使第1连接部位21a处的曲率极大，以近似直角图示第1连接部位21a。另外，同样，虽省略图示，但在第1实施方式中，在与第2凸缘部42中的从卷芯部30的外周面向外侧突出的突出部亦即第2突出部43b连接的第2连接部位中，第2绝缘层50b中的覆盖第2连接部位的部分的表面的曲率也小于第2连接部位的曲率。在本实施方式中，在对包括电感部件10的各连接部位并且与宽度方向wd垂直的截面进行了研磨后，通过利用显微镜以300倍的倍率观察来测定各连接部位的曲率。而且，各连接部位处的曲率采用在针对与宽度方向wd垂直的截面进行观察的视场内3个测定数据的平均值。
在第1凸缘部41中的第1突出部43a的绝缘层50的表面层叠有第1基底电极60a。第1基底电极60a在第1突出部43a中的比卷芯部30靠下侧的部分处覆盖下侧大致三分之一的表面。因此，第1基底电极60a的面积小于第1绝缘层50a的面积。另外，第1基底电极60a配置于第1绝缘层50a的离开了边缘的位置。即，第1基底电极60a配置于第1绝缘层50a的范围内。第1基底电极60a的厚度小于第1绝缘层50a的厚度。第1基底电极60a的材质成为包括硅氧化物和作为导电体的银的成分。因此，第1基底电极60a整体上具有一定程度的导电性。另外，第1基底电极60a的成分和第1绝缘层50a的成分包括作为共有的无机成分的硅。另外，同样，虽省略图示，但在第1实施方式中，在第2凸缘部42中的第2突出部43b的第2绝缘层50b的表面层叠有第2基底电极。第2基底电极的面积小于第2绝缘层50b的面积。另外，第2基底电极配置于第2绝缘层50b的离开边缘的位置。
在第1基底电极60a的表面上层叠有第1镀敷层70a。即，第1凸缘部41中的从第1凸缘部41的高度方向td的下侧面起至在高度方向td上比卷芯部30的下端靠下侧的位置为止，电感部件10的表面由第1镀敷层70a构成。因此，第1镀敷层70a的面积小于第1绝缘层50a的面积。另外，第1镀敷层70a配置于第1绝缘层50a的离开边缘的位置。即，第1镀敷层70a配置于第1绝缘层50a的范围内。同样地，在第1实施方式中，在第2基底电极的表面上层叠有第2镀敷层70b。第2镀敷层70b的面积小于第2绝缘层50b的面积。另外，第2镀敷层70b配置于第2绝缘层50b的离开边缘的位置。此外，在第1实施方式中，通过第1基底电极60a和第1镀敷层70a构成第1电极75a。第1电极75a的面积小于第1绝缘层50a的面积。另外，第1电极75a配置于第1绝缘层50a的离开边缘的位置。即，第1电极75a配置于第1绝缘层50a的范围内。另外，虽省略图示，但由第2基底电极和第2镀敷层70b构成第2电极75b。第2电极75b的面积小于第2绝缘层50b的面积。另外，第2电极75b配置于第2绝缘层50b的离开边缘的位置。即，第2电极75b配置于第2绝缘层50b的范围内。
如图3所示，在第1实施方式中，第1镀敷层70a的厚度tm成为约20微米。在本实施方式中，在对电感部件10的截面进行了研磨后，通过利用显微镜以300倍的倍率进行观察来测定第1镀敷层70a的厚度。而且，在观察的视场内，从第1基底电极60a的端部起对第1镀敷层70a的厚度测定3处并取它们的平均值，该平均值成为第1镀敷层70a的厚度tm。
在从第1基底电极60a的边缘朝向第1绝缘层50a的边缘侧，相对于第1基底电极60a的边缘离开了第1镀敷层70a的厚度tm的0.6倍的距离的位置x处，第1绝缘层50a的厚度成为10纳米以上且1.5微米以下。即，位置x处的第1绝缘层50a的最小厚度为10纳米以上，并且位置x处的第1绝缘层50a的最大厚度为1.5微米以下。此外，附图中，夸张图示出第1绝缘层50a的厚度。另外，位置x处的第1绝缘层50a的厚度与夹设于第1镀敷层70a与芯20之间的第1绝缘层50a的厚度tb相同。而且，若将该第1绝缘层50a的厚度tb与第1连接部位21a处的第1绝缘层50a的厚度tc进行比较，则第1连接部位21a处的第1绝缘层50a的厚度tc大于夹设于第1镀敷层70a与芯20之间的第1绝缘层50a的厚度亦即厚度tb。此外，在第1实施方式中，虽省略图示，但第1绝缘层50a与第2绝缘层50b的厚度相同，第1镀敷层70a与第2镀敷层70b的厚度也相同。在本实施方式中，在对电感部件10的包括位置x并且与高度方向td垂直的截面进行了研磨后，通过利用显微镜以300倍的倍率进行观察来测定位置x处的第1绝缘层50a的厚度。而且，在对与宽度方向wd垂直的截面进行观察的视场内，从芯20的端部起，测定3个点位的第1绝缘层50a的厚度，并取它们的平均值，该平均值成为第1绝缘层50a的厚度。
电感部件10的长度方向ld的尺寸成为800微米。另外，电感部件10的高度方向td的尺寸和宽度方向wd的尺寸成为400微米。并且，从长度方向ld观察卷芯部30时的正方形的一个边的长度成为240微米。
此处，将在与卷芯部30的中心轴线ca正交的方向上，卷芯部30的与中心轴线ca平行的外周面中的从高度方向td下侧的面亦即底面30d至第1凸缘部41和第2凸缘部42的在高度方向td上的突出末端为止的长度，设为凸缘高度ht。底面30d作为卷芯部30的与中心轴线ca平行的外周面中的一个面发挥功能。凸缘高度ht为65微米。同样，从卷芯部30的其它3个外周面至对应的第1凸缘部41和第2凸缘部42的突出末端面为止的凸缘高度ht也为65微米。此外，将作为凸缘高度ht的65微米除以作为卷芯部30的高度方向td的尺寸hm即卷芯部30的正方形的一个边的长度的240微米得到的值成为0.27。
在本实施方式中，在对电感部件10的与宽度方向wd垂直的截面进行了研磨后，通过利用显微镜以300倍的倍率进行观察，来测定凸缘高度ht。在观察的视场内，从3个点位测定从底面30d的端部至第1凸缘部41的末端为止的尺寸，并取它们的平均值，该平均值成为凸缘高度ht。
如图1所示，在芯20的卷芯部30卷绕有绕组80。绕组80的一端与第1凸缘部41的第1电极75a连接，绕组80的另一端与第2凸缘部42的第2电极75b连接。
接下来，对电感部件10的制造方法进行说明。
电感部件10的制造方法具备芯准备工序、绝缘体涂覆工序、导电体涂覆工序、加热工序、镀敷工序。
首先，在芯准备工序中，对于利用模具对粉末状的磁性体进行了压缩而成的成形体进行烧制而形成芯20。在第1实施方式中，在利用模具使芯20成形时，使卷芯部30、第1凸缘部41、第2凸缘部42成形。
芯准备工序的接下来，进行绝缘体涂覆工序。如图4所示，绝缘体涂覆工序能够大致分为第1涂覆工序和第2涂覆工序这两次涂覆工序。在第1涂覆工序中，对芯20的长度方向ld的第1端侧涂覆包含金属醇盐的绝缘体用溶胶p1。具体而言，对第1凸缘部41整体和卷芯部30中的从长度方向ld的第1端侧起算的卷芯部30的长度方向ld的全长的大致三分之一的范围涂覆绝缘体用溶胶p1。绝缘体用溶胶p1成为溶液状态的溶胶，若使溶胶干燥则成为比溶胶粘度高的状态的凝胶，若使凝胶进一步干燥则成为固体化的材料。此外，该绝缘体用溶胶p1通过后述的加热工序而形成包含硅氧化物的绝缘层50。
接下来，如图5所示，在第2涂覆工序中，对芯20的长度方向ld的第2端侧涂覆绝缘体用溶胶p1。具体而言，对第2凸缘部42整体和卷芯部30中的从长度方向ld的另一侧起算的卷芯部30的长度方向ld的全长的大致三分之一的范围涂覆绝缘体用溶胶p1。然后，使涂覆于芯20的绝缘体用溶胶p1干燥。
接下来，如图6所示，在导电体涂覆工序中，对第1突出部43a和第2突出部43b中的设置位于芯20的高度方向td的下侧的第1电极75a和第2电极75b的部分，涂覆包含金属醇盐的导电体用溶胶p2。具体而言，在绝缘体用溶胶p1的表面上即涂覆于芯20的表面的绝缘体用溶胶p1的范围内，且在离开涂覆于芯20的表面的绝缘体用溶胶p1的边缘的位置，涂覆导电体用溶胶p2。换言之，比绝缘体用溶胶p1小地涂覆导电体用溶胶p2。因此，所涂覆的导电体用溶胶p2的边缘和所涂覆的绝缘体用溶胶p1的边缘分离。而且，使涂覆于芯20的导电体用溶胶p2干燥。此外，导电体用溶胶p2成为溶液状态的溶胶，若使溶胶干燥则成为比溶胶粘度高的状态的凝胶，若使凝胶进一步干燥则成为固体化的材料。所涂覆的导电体用溶胶p2通过后述的加热工序而形成包含硅氧化物和作为导电体的银的第1基底电极60a和第2基底电极。
接下来，在加热工序中，对涂覆有绝缘体用溶胶p1和导电体用溶胶p2的芯20进行加热。加热工序作为固化工序发挥功能，将绝缘体用溶胶p1和导电体用溶胶p2一起加热。由此，将局部地覆盖芯20的表面的第1绝缘层50a和第2绝缘层50b进行烧制，并且将在第1绝缘层50a和第2绝缘层50b的表面配置的第1基底电极60a和第2基底电极进行烧制。即，通过加热工序使绝缘体用溶胶p1固化而形成第1绝缘层50a和第2绝缘层50b，并且使导电体用溶胶p2固化而形成第1基底电极60a和第2基底电极。
接下来，在镀敷工序中，对第1基底电极60a和第2基底电极的部分进行电镀。由此，在第1基底电极60a的表面形成有第1镀敷层70a，并且在第2基底电极的表面形成有第2镀敷层70b。第1镀敷层70a和第2镀敷层70b虽省略图示，但成为3层构造，层叠有镍、铜、锡的层。
接下来，对上述第1实施方式的作用和效果进行说明。
(1)例如，对于没有由绝缘层50覆盖的芯20，在对第1基底电极60a通电而使第1镀敷层70a生长的情况下，基本上，在镀敷工序中，第1镀敷层70a在第1基底电极60a上生长。但是，芯20中，作为杂质而包含铜等导电性物质，因此导致在芯20也流动有微小的电流。因此，第1镀敷层70a不仅在第1基底电极60a上生长，还在芯20上在沿着该芯20的表面的方向上生长。在这种情况下，导致第1镀敷层70a过度地超过为了形成第1电极75a而涂覆的第1基底电极60a的范围形成。
根据上述第1实施方式，比芯20绝缘性高的绝缘层50局部覆盖芯20的表面。另外，作为第1电极75a发挥功能的第1镀敷层70a的面积和作为第2电极75b发挥功能的第2镀敷层70b的面积更加大。并且，在绝缘层50的范围内，在绝缘层50的离开边缘的位置层叠有第1镀敷层70a和第2镀敷层70b。因此，芯20的表面暴露的部分与第1镀敷层70a的边缘分离。同样，芯20的表面暴露的部分与第2镀敷层70b的边缘分离。因此，能够抑制第1镀敷层70a和第2镀敷层70b由于在芯20流动的微小的电流而过度生长这种情况。
(2)在绕组型的电感部件10中，为了在卷芯部30上卷绕绕组80，绕组80的一部分位于第1镀敷层70a和第2镀敷层70b的附近。因此，若第1镀敷层70a和第2镀敷层70b过度生长，则第1镀敷层70a和第2镀敷层70b容易与卷绕于卷芯部30的绕组80接触。为了避免这种接触，第1镀敷层70a和第2镀敷层70b的尺寸谋求更高的正确性。对于上述第1实施方式那样的芯20的形状而言，非常适合抑制第1镀敷层70a和第2镀敷层70b沿着芯20的表面过度生长。
(3)在上述第1实施方式中，将凸缘高度ht除以卷芯部30的高度方向td的尺寸hm而成的值成为0.27，凸缘高度ht比卷芯部30的一个边的长度之大小相应地较小。另外，凸缘高度ht相应地较小为65微米。因此，例如，若层叠于第1凸缘部41的至少局部的第1镀敷层70a沿着芯20的表面过度生长至卷芯部30的附近，则特别容易与卷绕于卷芯部30的绕组80接触。根据上述第1实施方式，由于抑制第1镀敷层70a和第2镀敷层70b沿着芯20的表面过度生长，所以尽管凸缘高度ht相应地较小，但也能够防止第1镀敷层70a和第2镀敷层70b相对于绕组80的接触。
(4)在上述第1实施方式中，第1绝缘层50a覆盖第1凸缘部41的表面整体。因此，相对于第1镀敷层70a的厚度，从第1基底电极60a的沿着芯20的表面的方向上的边缘至第1绝缘层50a的边缘为止的长度tm极大。因此，在镀敷工序中，即便第1镀敷层70a意外地在沿着芯20的表面的方向上生长，也能够更可靠地抑制第1镀敷层70a与芯20的从第1绝缘层50a暴露的部分接触。
(5)根据上述第1实施方式，被第1绝缘层50a覆盖的部分与没有被绝缘层50覆盖的部分之间的第1边界l1位于卷芯部30，且包括第1凸缘部41中的长度方向ld的外侧的端面，第1凸缘部41的表面整体被第1绝缘层50a覆盖。因此，第1凸缘部41的表面中的微小的损伤、裂缝由第1绝缘层50a填埋，能够期待电感部件10的强度的提高。
(6)在上述第1实施方式中，第1连接部位21a成为角状，容易在该第1连接部位21a集中应力。根据上述第1实施方式，第1绝缘层50a覆盖第1连接部位21a，从而强度提高。另外，对于第1绝缘层50a中的覆盖第1连接部位21a的部分的表面的曲率而言，当在卷芯部30的包括中心轴线的截面中观察时，第1绝缘层50a的曲率小于第1连接部位21a的曲率。因此，容易使作用于第1连接部位21a的外力分散。因此，防止电感部件10在第1连接部位21a处破损。
(7)在上述第1实施方式中，第1连接部位21a处的绝缘层50的厚度tc大于夹设于第1镀敷层70a与芯20之间的第1绝缘层50a的厚度亦即厚度tb。因此，作用于电感部件10的外力容易集中的第1连接部位21a由比较厚的第1绝缘层50a覆盖。因此，可有效地获得在第1连接部位21a处基于绝缘层50的强度提高效果。
(8)相对于没有由绝缘层50覆盖的芯20，对第1基底电极60a通电而使第1镀敷层70a生长的情况下，根据实验等可知，在第1镀敷层70a的厚度的0.6倍的距离的范围内，第1镀敷层70a从第1基底电极60a的边缘开始生长。根据上述第1实施方式，从第1基底电极60a的边缘朝向第1绝缘层50a的边缘侧，相对于第1基底电极60a的边缘离开了第1镀敷层70a的厚度tm的0.6倍的距离的位置处，第1绝缘层50a的最小厚度为10纳米。因此，假设没有第1绝缘层50a时，使第1镀敷层70a生长的范围成为假想范围时，包括该假想范围地配置有能够防止第1镀敷层70a与芯20之间的导电的厚度的第1绝缘层50a。因此，能够抑制第1镀敷层70a沿着芯20的表面生长。
(9)根据上述第1实施方式，从第1基底电极60a的边缘向第1绝缘层50a的边缘侧，相对于第1基底电极60a的边缘离开了第1镀敷层70a的厚度tm的0.6倍的距离的位置处，第1绝缘层50a的最大厚度相应地较小为1.5微米。因此，能够抑制电感部件10过度大型化。
(10)根据上述第1实施方式，绝缘层50以及第1基底电极60a和第2基底电极包括作为共用无机成分的硅。因此，在使绝缘体用溶胶p1和导电体用溶胶p2烧结时，能够以相同的加热条件烧结。因此，不分开设置加热工序而通过一次加热工序，将绝缘层50以及第1基底电极60a和第2基底电极烧结，从而能够减少工序数。
＜第2实施方式＞
接下来，对电子部件和电子部件的制造方法的第2实施方式进行说明。此外，在以下的第2实施方式的说明中，对与第1实施方式相同的结构，标注相同的附图标记，省略或者简化具体的说明。
如图7所示，在第2实施方式中，在电感部件110中，芯20的表面中的绝缘层150所覆盖的部分不同。绝缘层150对第1凸缘部41和第2凸缘部42中的在高度方向td上比卷芯部30的外周面的下侧的面靠下侧的部分中的在高度方向td上的下侧大致三分之二的范围进行覆盖。作为其结果，芯20的表面中的由绝缘层150覆盖的部分与没有被绝缘层150覆盖的部分之间的第1边界l11和第2边界l12位于第1突出部43a和第2突出部43b。而且，从第1边界l11和第2边界l12至第1凸缘部41和第2凸缘部42的突出末端亦即第1凸缘部41和第2凸缘部42的高度方向td的下端由绝缘层150覆盖。
如图8所示，层叠于第1绝缘层150a的表面的第1镀敷层70a的厚度tm约为20微米。另外，从第1基底电极60a的边缘至第1绝缘层50a的边缘为止的距离的最小值亦即最小距离lz约为20微米。因此，第1镀敷层70a的厚度tm成为作为最小距离lz的1.5倍以内的约1.0倍。另外，第2绝缘层50b的厚度tm也同样。
接下来，对电感部件110的制造方法进行说明。
如图9所示，在通过芯准备工序使芯20成形后，在绝缘体涂覆工序中，对芯20的在高度方向td上的下侧部分涂覆包含金属醇盐的绝缘体用溶胶p1。具体而言，对第1凸缘部41和第2凸缘部42中的比卷芯部30的外周面突出的部分的在高度方向td上的下侧大致三分之二的范围涂覆绝缘体用溶胶p1。此时，通过使芯20的在高度方向td上的下侧没入绝缘体用溶胶p1，从而通过一次没入在第1凸缘部41和第2凸缘部42上均涂覆绝缘体用溶胶p1。然后，使绝缘体用溶胶p1干燥。
其后，如图10所示，通过进行导电体涂覆工序，从而在涂覆有绝缘体用溶胶p1的范围的在高度方向td上的下侧的局部涂覆包含金属醇盐的导电体用溶胶p2。具体而言，使导电体用溶胶p2所涂覆的范围的上端位于比涂覆于芯20的绝缘体用溶胶p1的上端靠下侧地涂覆导电体用溶胶p2。而且，使涂覆于芯20的导电体用溶胶p2干燥。其后，进行加热工序和镀敷工序。
接下来，对上述第2实施方式的作用和效果进行说明。除了上述第1实施方式的(1)～(3)、(8)～(10)的效果之外，还起到以下的效果。
(11)根据上述第2实施方式，芯20的表面中的由绝缘层50覆盖的范围是第1突出部43a和第2突出部43b的局部。因此，在绝缘体涂覆工序中，绝缘体用溶胶p1的涂覆范围相应地较小。因此，使用的绝缘体用溶胶p1的量较少即可。
(12)根据上述第2实施方式，第1镀敷层70a的厚度tm成为从第1基底电极60a的边缘至第1绝缘层50a的边缘为止的距离的最小值亦即最小距离lz的1.5倍以内。因此，第1镀敷层70a的厚度tm相应地较小，从而能够抑制电感部件110整体的大小大型化。
(13)在上述第2实施方式中，在绝缘体涂覆工序中，通过使距芯20的高度方向td的下端恒定的范围内没入绝缘体用溶胶p1而进行涂覆。因此，能够通过一次没入，在第1凸缘部41和第2凸缘部42上均涂覆绝缘体用溶胶p1。因此，一次便结束绝缘体涂覆工序的涂覆工序。
上述各实施方式能够如以下那样变更实施。各实施方式和以下的变更例能够在技术上不矛盾的范围内组合而实施。
·在各实施方式中，绝缘层50和第1基底电极60a的材质不局限于上述各实施方式的例子。绝缘层50的材质只要是比芯20绝缘性高的材质即可，例如也可以是结晶性的玻璃、树脂、无机氧化物、陶瓷等。对于第1基底电极60a的材质而言，在镀敷工序中流动有电而层叠第1镀敷层70a即可，例如也可以仅为银，也可以包含铜。并且，第1基底电极60a的材质也可以是树脂和金属的混合体。在这一点上，针对绝缘层50和第2基底电极的材质也是相同的。另外，第1基底电极60a和第2基底电极的材质也可以是不同的。
·在各实施方式中，绝缘层50的材质与第1基底电极60a的材质之间的关系不局限于上述各实施方式的例子。例如，也可以是，绝缘层50的材质为包含钛的玻璃成分，并且第1基底电极60a的材质为包含钛和银的成分。在这种情况下，钛成为共用的无机成分。并且，也可以是，在绝缘层50的材质和第1基底电极60a的材质中，不具有共用的无机成分。也可以是，绝缘层50的材质和第1基底电极60a的材质是通过加热工序而烧结的烧结体。在这一点上，针对绝缘层50的材质与第2基底电极的材质之间的关系也相同。
·在各实施方式中，绝缘层50的厚度不局限于上述各实施方式的例子。例如，从第1基底电极60a的边缘向第1绝缘层50a的边缘侧，相对于该第1基底电极60a离开了第1镀敷层70a厚度的0.6倍的位置处的第1绝缘层50a的最大厚度也可以大于1.5微米，该位置处的绝缘层50的最小厚度也可以不足10纳米。例如，考虑作为电感部件10而受到允许的重量、使第1镀敷层70a成层时施加的电压等，设计第1绝缘层50a的厚度即可。
·在上述第1实施方式中，覆盖第1连接部位21a和第2连接部位的绝缘层50的曲率也可以是与芯20的连接部位的曲率相同的，也可以是大于芯20的连接部位的曲率。此外，在覆盖第1连接部位21a和第2连接部位的绝缘层50的曲率与芯20的连接部位的曲率相同的情况下，绝缘层50的厚度沿着芯20的表面均匀。
·在上述第1实施方式中，覆盖第1连接部位21a和第2连接部位的绝缘层50的厚度不局限于上述第1实施方式的例子。例如，覆盖第1连接部位21a的第1绝缘层50a的厚度也可以与夹设于第1镀敷层70a与芯20之间的第1绝缘层50a的厚度相同，也可以为夹设于第1镀敷层70a与芯20之间的第1绝缘层50a的厚度以下。
·在上述第1实施方式中，第1边界l1的位置不局限于上述第1实施方式的例子。例如，第1边界l1也可以位于第1凸缘部41，第1边界l1也可以跨第1凸缘部41和卷芯部30地存在。在这种情况下，第1电极75a的配置也与第1绝缘层50a覆盖的范围对应地变更即可。在这一点上，针对第2边界l2的位置也相同。
·在上述各实施方式中，绝缘层50覆盖的芯20的范围不局限于上述各实施方式。例如，在第1实施方式中，也可以是，第2绝缘层50b不覆盖第2凸缘部42侧。
·在上述各实施方式中，也可以是，第1绝缘层50a和第2绝缘层50b局部重复。在这种情况下，若芯20的局部存在从绝缘层50暴露的部分，则可产生第1镀敷层70a或者第2镀敷层70b与该暴露的部分接触而过度地在较大的范围成膜这样的问题。
·在上述各实施方式中，也可以是，第1镀敷层70a的结构不是3层构造。另外，第1镀敷层70a的材质只要是能够作为第1电极75a发挥功能的材质即可。在这些方面，针对第2镀敷层70b的结构也是相同的。
·在上述实施方式中，第1镀敷层70a的位置不局限于上述各实施方式。例如，也可以是，第1镀敷层70a的位置配置于第1凸缘部41的长度方向ld的端面。至少第1镀敷层70a和第2镀敷层70b在绝缘层50的范围内配置即可。另外，也可以是，第1基底电极60a的边缘与第1绝缘层50a的边缘局部对齐。这样，在第1基底电极60a的边缘与第1绝缘层50a的边缘对齐的部位，存在第1镀敷层70a与芯20的从第1绝缘层50a暴露的部分接触之虞。然而，若该部位是绕组80不易接触的部位，则假设即便第1镀敷层70a过度成膜也不易产生问题。在这一点上，针对第2基底电极的位置也是相同的。
·在上述各实施方式中，第1镀敷层70a的厚度tm不局限于上述各实施方式的例子。若第1镀敷层70a的厚度tm为从第1基底电极60a的边缘至第1绝缘层50a的边缘为止的最小距离lz的1.5倍以下，则第1镀敷层70a的厚度没有过度变厚，因此能够抑制电感部件10整体的大小、重量增大，从而优选。例如，若第1镀敷层70a的厚度tm为从第1基底电极60a的边缘至第1绝缘层50a的边缘为止的最小距离lz的1.0倍以内，则第1镀敷层70a的厚度更加变薄，因此能够应对电感部件10整体的进一步的小型化。此外，即便第1镀敷层70a的厚度tm比从第1基底电极60a的边缘至第1绝缘层50a的边缘为止的最小距离lz的1.5倍大，也能够抑制第1镀敷层70a沿着芯20的表面过度生长，因此没有问题。例如，若第1镀敷层70a的厚度tm为从第1基底电极60a的边缘至第1绝缘层50a的边缘为止的最小距离lz的3.0倍以内，则几乎能够抑制第1镀敷层70a沿着芯20的表面过度生长。在这一点上，针对第2镀敷层70b的厚度tm也是相同的。
·在上述各实施方式中，芯20的大小不局限于上述各实施方式的例子，可允许各种大小。例如，也可以是作为芯的大小的一览表的下表1所例示那样的芯20的大小和凸缘高度ht。
[表1]
·在上述各实施方式中，第1凸缘部41的大小不局限于上述各实施方式的例子。例如，也可以是表1所示那样的凸缘高度ht。作为其结果，凸缘高度ht除以卷芯部30的高度方向td的尺寸hm而得到的值不局限于上述实施方式的例子。例如，若该值如表1所示为0.04以上且0.48以下，则从卷芯部30的底面30d至第1凸缘部41的高度方向td上的突出末端为止的距离比较短。因此，绕组80与第1镀敷层70a容易接触，因此适于应用上述各实施方式的技术。此外，即便凸缘高度ht除以卷芯部30的高度方向td的尺寸hm而得到的值不足0.04、大于0.48，也能够抑制第1镀敷层70a沿着芯20的表面过度生长，因此没有问题。在这一点上，针对第2凸缘部42的大小也相同。
·在上述各实施方式中，芯20的形状不局限于上述各实施方式的例子。例如，卷芯部30的形状也可以是圆柱状、除四棱柱以外的多棱柱状，也可以是卷芯部30的角部被倒角的形状、角部为圆角的形状、各边的局部为曲线状的形状。另外，第1凸缘部41和第2凸缘部42的形状也可以是球状，也可以在从长度方向ld观察时为长方形，也可以是第1凸缘部41和第2凸缘部42的角部被倒角的形状、角部为圆角的形状、各边的局部为曲线状的形状。并且，也可以仅具备第1凸缘部41或者第2凸缘部42中某一者。此外，也可以是，在圆柱状的卷芯部30的周面，在圆柱的中心轴线方向上分离设置圆环状的第1凸缘部41和圆环状的第2凸缘部42。在这种情况下，在从圆柱的中心轴线方向观察时，卷芯部30与第1凸缘部41和第2凸缘部42的重心也可以一致，也可以不一致。
·在上述各实施方式中，凸缘高度ht不局限于上述各实施方式的例子。如上述那样，凸缘高度ht也根据第1凸缘部41和第2凸缘部42的大小、形状而变化。例如，若凸缘高度ht为300微米以下，则适于应用上述各实施方式的技术。
·在上述各实施方式中，应用上述技术的电子部件不局限于电感部件10。只要是至少具备部件主体以及层叠于其表面的第1镀敷层70a和第2镀敷层70b的电子部件，则能够应用上述各实施方式的技术。
·在上述第2实施方式中，第1边界l11的位置不局限于上述第2实施方式。例如，也可以是，第1边界l11的位置位于第1凸缘部41的第1突出部43a中的向高度方向td上侧突出的部分。另外，也可以是，位于卷芯部30的中心轴线ca的高度方向td的位置。在这一点上，针对第2边界l12也相同。
·在上述各实施方式中，芯20的材质不局限于上述各实施方式的例子。例如，芯20的材质也可以是锰-锌铁氧体、铜-锌铁氧体。若芯20的材质为使微小的电流流动的材质，则产生第1镀敷层70a和第2镀敷层70b在过度变大的范围成膜这样的课题。
·在上述各实施方式中，绝缘层50的涂覆的方法不局限于上述各实施方式。例如，也可以通过印刷等而使绝缘体和导电体层叠于芯20的表面。在这一点上，针对第1基底电极60a和第2基底电极的涂覆的方法也是相同的。
·在上述各实施方式中，导电体涂覆工序的涂覆次数不局限于上述各实施方式。例如，在各实施方式中，也可以与第1基底电极60a和第2基底电极覆盖的范围对应地变更涂覆次数、涂覆部位。在这一点上，针对绝缘体涂覆工序也是相同的。
·在上述各实施方式中，使绝缘体用溶胶p1固化而形成第1绝缘层50a和第2绝缘层50b的工序不局限于加热工序。只要是使绝缘体用溶胶p1固化而形成第1绝缘层50a和第2绝缘层50b的固化工序即可。例如，也可以基于紫外线照射的固化工序。
1.一种电子部件，具备：
部件主体；
绝缘层，其由绝缘性比所述部件主体高的材质构成，且覆盖所述部件主体的表面的局部；以及
电极，其层叠于所述绝缘层的表面，
所述电子部件的特征在于，
所述电极具有：层叠于绝缘层的表面的基底电极和层叠于所述基底电极的表面的镀敷层，
所述绝缘层的面积比所述电极的面积大，所述电极层叠在所述绝缘层的离开边缘的位置处。
2.根据权利要求1所述的电子部件，其特征在于，
所述镀敷层的厚度为从所述基底电极的边缘至所述绝缘层的边缘为止的最小距离的1.5倍以内。
3.根据权利要求1或2所述的电子部件，其特征在于，
所述部件主体具有：柱状的卷芯部和与所述卷芯部的中心轴线方向的端部连接的凸缘部，
所述凸缘部包括：比所述卷芯部的与所述中心轴线方向平行的外周面中的一个面向外侧突出的突出部，
在所述卷芯部上卷绕有绕组，
所述绝缘层至少覆盖所述突出部的局部，
所述电极设置于所述凸缘部中的所述突出部。
4.根据权利要求3所述的电子部件，其特征在于，
所述凸缘部包括：与所述卷芯部的所述中心轴线方向的第1端连接的第1凸缘部和与所述卷芯部的所述中心轴线方向的第2端连接的第2凸缘部，
所述突出部分别设置于所述第1凸缘部和所述第2凸缘部，
所述电极分别在设置于所述第1凸缘部的所述突出部和设置于所述第2凸缘部的所述突出部设置。
5.根据权利要求3所述的电子部件，其特征在于，
所述绝缘层覆盖所述突出部的突出的方向上的末端的至少局部，
当将在与所述中心轴线正交的方向上从所述一个面至所述末端为止的长度设为凸缘高度的情况下，
将所述凸缘部中的被所述绝缘层覆盖的部分的所述凸缘高度除以所述卷芯部的与中心轴线正交的方向上的尺寸而得到的值为0.04以上且0.48以下。
6.根据权利要求3所述的电子部件，其特征在于，
所述绝缘层覆盖所述突出部的与所述中心轴线正交的方向上的末端的至少局部，
当将在与所述中心轴线正交的方向上从所述一个面至所述突出部的末端为止的长度设为凸缘高度的情况下，
所述凸缘部中的被所述绝缘层覆盖的部分的所述凸缘高度为300微米以下。
7.根据权利要求3所述的电子部件，其特征在于，
所述绝缘层覆盖所述凸缘部，
被所述绝缘层覆盖的部分与没有被所述绝缘层覆盖的部分之间的边界位于所述卷芯部上。
8.根据权利要求3所述的电子部件，其特征在于，
所述绝缘层覆盖所述一个面与所述突出部相连接的连接部位，
当在所述卷芯部的包含所述中心轴线的截面中观察时，所述绝缘层中的覆盖所述连接部位的部分的表面的曲率小于所述连接部位的曲率。
9.根据权利要求3所述的电子部件，其特征在于，
所述绝缘层覆盖所述一个面与所述突出部相连接的连接部位，
覆盖所述连接部位的所述绝缘层的厚度大于夹设于所述电极与所述部件主体之间的绝缘层的厚度。
10.根据权利要求3所述的电子部件，其特征在于，
被所述绝缘层覆盖的部分与没有被所述绝缘层覆盖的部分之间的边界位于所述凸缘部的所述突出部，
从所述边界至所述突出部的末端为止，由所述绝缘层覆盖。
11.根据权利要求1或2所述的电子部件，其特征在于，
从所述基底电极的边缘向所述绝缘层的边缘侧，相对于所述基底电极的边缘离开了所述镀敷层的厚度的0.6倍的距离的位置处的所述绝缘层的最小厚度为10纳米以上。
12.根据权利要求1或2所述的电子部件，其特征在于，
从所述基底电极的边缘向所述绝缘层的边缘侧，相对于所述基底电极的边缘离开了所述镀敷层的厚度的0.6倍的距离的位置处的所述绝缘层的最大厚度为1.5微米以下。
13.根据权利要求1或2所述的电子部件，其特征在于，
所述电极具备：层叠于所述绝缘层的表面的基底电极和层叠于所述基底电极的表面的镀敷层，
所述绝缘层的材质和所述基底电极的材质包括共用的无机成分。
技术总结