本申请涉及电子电路技术领域，具体而言，涉及一种电压隔离电路。
背景技术：
随着半导体工艺不断的更新，半导体器件的工作电压也在降低，比如台积电28nm的输入输出器件工作在1.8v，但是电路板级器件应用环境还是为3.3v，常常使用nmos(n-metal-oxide-semiconductor，n型金属-氧化物-半导体)器件隔离高压输入从而保护低压cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)管的栅端不被高压击坏。
目前采用的消除电压损失的方法主要是在迟滞接收器前设置一个普通的nmos管，然而由于nmos本身有一个开启电压，这样就会使迟滞接收器的输入电压降低，可能导致后面迟滞接收器输出电平一直为低电平，并且也会降低输入信号的有效速度，而采用普通的nmos管其衬底需要接地，当漏端输出电压过大时，漏端到衬底的寄生二极管的反偏电压将过大，可能会超过可承受范围导致器件被击穿损坏。
技术实现要素：
本申请的目的在于提供一种电压隔离电路，可以电路输出电压的有效性、保证信号的传输速度以及防止电压反偏时的击穿。
本申请的实施例是这样实现的：
本申请实施例的一方面，提供一种电压隔离电路，包括：第一nmos管、第二nmos管、迟滞接收器；
第一nmos管的输入端用以接收输入电压，第一nmos管的栅端连接预设偏置电源，第一nmos管的输出端连接迟滞接收器的输入端，迟滞接收器的电源端连接预设供电电源，迟滞接收器的接地端接地，迟滞接收器的输出端用以输出电压；
第二nmos管的栅端连接第一nmos管的输入端，第二nmos管的输入端连接预设供电电源，第二nmos管的输出端还连接第一nmos管的输出端。
可选地，第一nmos管和第二nmos管均为具有深阱的mos管，以使得衬底连接输出端。
可选地，第二nmos管的阱尺寸大于或等于第一nmos管的阱尺寸。
可选地，第二nmos管的阱尺寸大于第一nmos管的阱尺寸的预设倍数。
可选地，第一nmos管和第二nmos管均衬底接地。
可选地，第一nmos管为第一nmos管，第二nmos管为第二nmos管；
第一nmos管的输入端为第一nmos管的漏端，第一nmos管的栅端为第一nmos管的栅端，第一nmos管的输出端为第一nmos管的源端；
第二nmos管的输入端为第二nmos管的漏端，第二nmos管的栅端为第二nmos管的栅端，第二nmos管的输出端为第二nmos管的源端。
可选地，迟滞接收器为供电电压等于预设供电电源的电压的输入输出io器件。
可选地，迟滞接收器为供电电压等于预设供电电源的电压的施密特触发器。
可选地，供电电源的电压等于偏置电源的电压。
本申请实施例的有益效果包括：
本申请实施例提供的一种电压隔离电路中，第一nmos管的漏端用以接收输入电压，第一nmos管的栅端连接预设偏置电源，第一nmos管的源端连接迟滞接收器的输入端，迟滞接收器的电源端连接预设供电电源，迟滞接收器的接地端接地，迟滞接收器的输出端用以输出电压；第二nmos管的栅端连接第一nmos管的漏端，第二nmos管的漏端连接预设供电电源，第二nmos管的源端还连接第一nmos管的源端，通过第二nmos管按照上述的连接方式可以降低晶体管阈值带来的输入电压的损失，进而可以提高有效输入信号的频率带宽，并且当第一nmos管和第二nmos管均为具有深阱的mos管时可以避免因反偏电压过高而导致晶体管被击穿。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的电压隔离电路的结构示意图一；
图2为本申请实施例提供的电压隔离电路的结构示意图二；
图3为本申请实施例提供的电压隔离电路中的电压隔离电路的直流特征对比图；
图4为本申请实施例提供的电压隔离电路中的电压隔离电路的瞬态特征对比图。
图标：第一nmos管的漏端-11；第一nmos管的栅端-12；第一nmos管的源端-13；第二nmos管的漏端-21；第二nmos管的栅端-22；第二nmos管的源端-23；迟滞接收器-30。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
需要说明的是，本申请实施例中提供的电压隔离电路可以应用于输入输出电路(i/o电路)中，通常用于隔离高压输入从而保护低压晶体管不被高压击坏。
下面通过具体的实施例来解释本申请提供的电压隔离电路中的具体结构，以及这些结构之间的连接关系。
图1为本申请实施例提供的电压隔离电路的结构示意图一，请参照图1，电压隔离电路包括：第一nmos管、第二nmos管、迟滞接收器30；第一nmos管的漏端11用以接收输入电压，第一nmos管的栅端12连接预设偏置电源，第一nmos管的源端13连接迟滞接收器30的输入端，迟滞接收器30的电源端连接预设供电电源，迟滞接收器30的接地端接地，迟滞接收器30的输出端用以输出电压；第二nmos管的栅端22连接第一nmos管的漏端11，第二nmos管的漏端21连接预设供电电源，第二nmos管的源端23还连接第一nmos管的源端13。
需要说明的是，第一nmos管、第二nmos管可以为mos晶体管(metal-oxide-semiconductorfield-effecttransistor,全称：mosfet，金属-氧化物半导体场效应晶体管)中的一种。迟滞接收器30可以为一种触发式接收器，可以接收第一nmos管和第二nmos管输出的电压信号。
预设偏置电源可以是用于防止输入电压过高而专门设置的电源，可以控制输出电压的大小不超过预设偏置电源的电压大小。预设供电电源可以用于为迟滞接收器30以及第二nmos管的输入端提供工作电压。
需要说明的是，第一nmos管可以用于隔离输入电压，本申请实施例中的输入电压可以为0-3.3v，第二nmos管可以用于消除第一nmos管阈值电压所带来的电压损失。
下面通过具体实施例来解释上述电压隔离电路的工作过程。
可选地，假设第一nmos管、第二nmos管的晶体管阈值电压为vth，第一nmos管的输入电压为vin，vout为迟滞接收器30的输出电压，vbn为预设偏置电源电压，vdd为预设供电电源电压。
当输入电压vin在0～(vbn-vth)，这时第一nmos管处于导通状态，第二nmos管关断，第一nmos管处于线性电阻区，此时vin＝第一nmos管的输出电压。
当vin电压在(vbn-vth)～vbn时，第一nmos管的栅端与源端之间的电压<vth，第一nmos管开始处于亚阈值导通，第二nmos管的栅端与源端之间的电压>0，第二nmos管开始处于亚阈值导通，此时第一nmos管源端的电压由第一nmos管和第二nmos管导通电阻决定，第一nmos管源端的电压升高。
当vin电压大于vbn时，此时第一nmos管关断，第二nmos管处于导通状态，第一nmos管的输出电压＝vdd。
可选地，本申请实施例中，vin可以变化的范围为0v-3.3v，第一nmos管的输出电压的变化范围可以为0v-预设供电电源电压之间。示例的，若预设供电电源电压vdd为1.8v时，则第一nmos管的输出电压的变化范围可以为0v-1.8v。当然，上述变化范围仅为本实施例中的示例，根据实际情况可以适当增加或者减少；因此，第一nmos管和第二nmos管的各个端口的电压不会超过预设供电电源电压的耐压限制。
本申请实施例提供的电压隔离电路中，第一nmos管的漏端用以接收输入电压，第一nmos管的栅端连接预设偏置电源，第一nmos管的源端连接迟滞接收器30的输入端，迟滞接收器30的电源端连接预设供电电源，迟滞接收器30的接地端接地，迟滞接收器30的输出端用以输出电压；第二nmos管的栅端连接第一nmos管的漏端，第二nmos管的漏端连接预设供电电源，第二nmos管的源端还连接第一nmos管的源端，通过第二nmos管按照上述的连接方式连接可以降低晶体管阈值带来的输入电压的损失，进而可以提高有效输入信号的频率带宽。
可选地，本申请实施例中提供的电压隔离电路结构较简单，便于装配实现应用。
下面通过具体的实施例来解释本申请实施例中的第一nmos管和第二nmos管的具体结构。
第一nmos管和第二nmos管均为具有深阱的mos管，以使得衬底连接输出端。
需要说明的是，深阱(deepwell)可以是位于晶体管的输入端和输出端之间的一个管脚，叫做衬底。可选地，衬底可以与晶体管的输出端连接，以使由晶体管的衬底与输入端之间的寄生二极管的电压与输出端保持一致，进而可以防止因电压反偏而导致晶体管本身被击穿。
其中，若晶体管的衬底没有与输出端之间连接，则衬底的电压与输出端不相等，当发生电压反偏时，位于衬底和输入端之间的寄生二极管可能会因反偏电压过大而被击穿。
可选地，第二nmos管的阱尺寸大于或等于第一nmos管的阱尺寸。
需要说明的是，当第二nmos管的尺寸比第一nmos管大时，随着vin的增加第二nmos管的电阻进一步减小，第一nmos管的电阻进一步增加，第一nmos管输出端的电压升高。
可选地，第二nmos管的阱尺寸大于第一nmos管的阱尺寸的预设倍数。
需要说明的是，为了更好地实现上述随着vin的增加第二nmos管的电阻进一步减小，第一nmos管的电阻进一步增加，第一nmos管输出端的电压升高，第二nmos管的阱尺寸可以大于第一nmos管的阱尺寸的预设倍数，例如：两倍。
需要说明的是，vth为第一nmos管、第二nmos管的晶体管阈值电压，vin为第一nmos管的漏端21的电压信号，vs为第一nmos管的源端的电压信号，vbn为预设偏置电源电压，vdd为预设供电电源电压，第一nmos管、第二nmos管均可以为深n阱的nmos管(deepnwellnmos)。
相应地，当输入信号vin电压在0～(vbn-vth)，这时第一nmos管处于导通状态，第二nmos管关断，第一nmos管处于线性电阻区，此时vin＝vs；当vin电压在(vbn-vth)～vbn时，第一nmos管的vgs(栅端与源之间的电压)<vth，第一nmos管开始处于亚阈值导通，第二nmos管的vgs>0，第二nmos管开始处于亚阈值导通，此时vs电压由第一nmos管和第二nmos管导通电阻决定，vs电压升高；当vin电压大于vbn时，此时第一nmos管关断，第二nmos管处于导通状态，vs＝vdd。
在另一种可能的实现方式中，第一nmos管和第二nmos管均衬底接地。
需要说明的是，第一nmos管和第二nmos管为普通的晶体管，即其衬底均接地。
下面通过具体的实施例来解释当晶体管为普通的nmos管(衬底接地)时，各个连接端之间的连接情况。
图2为本申请实施例提供的电压隔离电路的结构示意图二，请参照图2，其中，第一nmos管和第二nmos管的工作过程与图1中本申请实施例的过程类似，在此不加赘述。
可选地，迟滞接收器30为供电电压等于预设供电电源的电压的输入输出io器件。
需要说明的是，迟滞接收器可以包括至少一个io器件，例如：低压cmos管，这些低压coms管的栅端可以与第一nmos管和第二nmos管的源端连接。
可选地，迟滞接收器30为供电电压等于预设供电电源的电压的施密特触发器(英文：schmitttrigger)。
需要说明的是，当迟滞接收器30为施密特触发器时，若输入电压高于正向阈值电压，输出为低；若输入电压低于负向阈值电压，输出为高；若输入在正负向阈值电压之间，输出不改变，也就是说输出由高电准位翻转为低电准位，或是由低电准位翻转为高电准位时所对应的阈值电压是不同的。只有当输入电压发生足够的变化时，输出才会变化，是一种双稳态多谐振荡器。
可选地，施密特触发器可作为波形整形电路，能将模拟信号波形整形为数字电路能够处理的方波波形，而且由于施密特触发器具有滞回特性，所以可用于抗干扰，其应用包括在开回路配置中用于抗扰，以及在闭回路正回授/负回授配置中用于实现多谐振荡器。
可选地，供电电源的电压等于偏置电源的电压。
需要说明的是，为了保证在供电过程中的电压隔离的效果，通常设置预设供电电源和预设偏置电源的电压相等，也即是vbn＝vdd；可选地，可以设置预设供电电源和预设偏置电源的电压皆为1.8v。
为了更加直观的解释本申请实施例相对于现有技术的优点，以下将现有技术中使用的电压隔离电路进行解释。
下面通过具体的实施例来解释采用本申请提供的电压隔离电路和现有技术中采用的电压隔离电路的区别。
图3为本申请实施例提供的电压隔离电路中的电压隔离电路的直流特征对比图，请参照图3，其中，图3为本申请实施例提供的电压隔离电路(以深n阱的nmos管为例)的直流特征。
其中，图3中的曲线①为输入端的电压，也即是上述vin由小到大的变化过程，曲线②为输出端的电压，也即是上述vs随着vin由小到大而相应变化的过程。
根据直流特征可以发现，本申请实施例中提供的电压隔离电路的输出电压的电压损失较小。
图4为本申请实施例提供的电压隔离电路中的电压隔离电路的瞬态特征对比图，请参照图4，其中，图4为本申请实施例提供的电压隔离电路(以深n阱的nmos管为例)的瞬态特征。
其中，图4中的曲线③为输入端的电压随时间的瞬态变化，也即是上述vin瞬态变化的过程，曲线④为输出端的电压随时间的瞬态变化，也即是上述vs随着vin的瞬态变化而相应进行瞬态变化的过程。
根据瞬态特征可以发现，本申请实施例中提供的电压隔离电路的输出电压的电压损失较小。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
1.一种电压隔离电路，其特征在于，所述电压隔离电路包括：第一nmos管、第二nmos管、迟滞接收器；
所述第一nmos管的漏端用以接收输入电压，所述第一nmos管的栅端连接预设偏置电源，所述第一nmos管的源端连接所述迟滞接收器的输入端，所述迟滞接收器的电源端连接预设供电电源，所述迟滞接收器的接地端接地，所述迟滞接收器的输出端用以输出电压；
所述第二nmos管的栅端连接所述第一nmos管的漏端，所述第二nmos管的漏端连接所述预设供电电源，所述第二nmos管的源端还连接所述第一nmos管的源端。
2.根据权利要求1所述的电路，其特征在于，所述第一nmos管和所述第二nmos管均为具有深阱的mos管，以使得衬底连接源端。
3.根据权利要求2所述的电路，其特征在于，所述第二nmos管的阱尺寸大于或等于所述第一nmos管的阱尺寸。
4.根据权利要求3所述的电路，其特征在于，所述第二nmos管的阱尺寸大于所述第一nmos管的阱尺寸的预设倍数。
5.根据权利要求1所述的电路，其特征在于，所述第一nmos管和所述第二nmos管均衬底接地。
6.根据权利要求1-5中任一所述的电路，其特征在于，所述迟滞接收器为供电电压等于所述预设供电电源的电压的输入输出io器件。
7.根据权利要求6所述的电路，其特征在于，所述迟滞接收器为供电电压等于所述预设供电电源的电压的施密特触发器。
8.根据权利要求1-5中任一所述的电路，其特征在于，所述供电电源的电压等于所述偏置电源的电压。
技术总结