本发明涉及飞行器电控系统技术领域，尤其涉及基于飞行器的机内测试系统。
背景技术：
飞行器通常由各种机电子系统组成，随着设备的复杂化程度和技术含量的日趋提高以及信息技术飞速发展的需要，系统的可靠性、可测试性、可维护性对设备的生存能力、机动性、保障费用等产生了越为重要的影响。本例涉及的电控系统属于飞行器的核心控制系统，作为一种传感器、电磁阀、电磁执行机构或伺服器为主要控制手段的全权限电子控制系统，其系统的测试性设计显得尤为关键。原有的系统只是独立的开环控制系统，各关键信号输入输出通道均是单向操作，系统的确认必须依靠外围的地面测试设备才能对该系统进行测试诊断，系统装配于飞行器后，这样的设计必然使设备检测和维修难度增大，从而增加了设备维修和保障成本，严重制约了设备进步和发展。
为了判定电控系统是否处于正常工作状态，或者为了发现故障并隔离故障，采用机内测试技术(又称“bit”)有利于提高系统测试性、维修性、提高飞行器的快速响应能力以及降低产品的维修成本。
技术实现要素：
有鉴于此，本发明的目的是设置基于飞行器的机内测试系统，有利于提高系统测试性、维修性、提高电控系统的准确快速响应能力以及降低产品的维修成本。
本发明通过以下技术手段解决上述技术问题：
一种基于飞行器的机内测试系统，用于对电控系统进行测试，所述电控系统包括主处理器和分别与所述主处理器连接的模拟信号调理电路、开关量输入信号采集电路以及开关量输出控制电路、传感器、系统状态量输出端口、开关量输入信号采集电路、主处理器和执行机构，所述传感器和主处理器之间通过模拟信号调理电路连接，所述系统状态量输出端口与所述主处理器之间通过所述开关量输入信号采集电路连接，所述执行机构通过开关量输出控制电路与控制器连接，所述基于飞行器的机内测试系统包括协处理器、模拟量信号调理机内测试电路、开关量输入机内测试电路以及开关量输出机内测试电路，所述模拟量信号调理机内测试电路的输入端、所述开关量输入机内测试电路的输入端均与所述协处理器的输出端连接，所述模拟量信号调理机内测试电路的输出端与所述模拟信号调理电路的输入端连接，所述开关量输入机内测试电路的输出端与所述开关量输入信号采集电路的输入端连接，所述开关量输出机内测试电路的输入端与开关量输出控制电路的输出端连接，所述开关量输出机内测试电路的输出端与所述协处理器连接，所述协处理器与主处理器通过emif总线连接；
所述协处理器接收所述主处理器发出的第一控制指令后，所述协处理器控制所述模拟量信号调理机内测试电路接通一基准电压信号或所述传感器输出的电压信号，所述基准信号或所述传感器输出的电压信号通过所述模拟量信号调理电路进行处理后输入所述主处理器中，以判定所述模拟量信号调理电路或所述传感器是否正常；
所述协处理器接收到所述主处理器发出的第二控制指令后，所述协处理器控制所述开关量输入机内测试电路产生多路开关状态量或接通所述系统状态量输出端口，然后将所述开关状态量或所述系统状态量输出端口中的状态量通过所述开关量输入信号采集电路输入所述主处理器中，以判定所述开关量输入采集电路或系统状态量是否正常；
所述协处理器接收到所述主处理器发出的第三控制指令后，所述主处理器停止响应所述开关量输出控制电路的开关量输出指令，所述执行机构的控制端通过所述开关量输出机内测试电路输出开关状态量并输入所述协处理器中，以判断出开关量输出回路是否正常。
可选的，所述协处理器为fpga，所述处理器为dsp。
可选的，所述模拟量信号调理机内测试电路模块之一包括电阻r156、r157、r158、r159、r160、r160、r161、r162、r163、r163、r164、电容c117、c118、c119、c120、c121、c212、c213、二极管组v27、运放n30及模拟开关n29，所述模拟量信号调理机内测试电路的输入端adin与所述传感器的输出端连接，电阻r160的一端与输入端adin、二极管组v27的3脚、电阻r158的一端相连，电阻r160的另一端接地，二极管v27的2脚、1脚分别与第一电源vcc1的正负极相连，电阻r158的另一端与电容c118的一端、运放n30的3脚相连，电容c118的另一端接地，运放n30的1脚与2脚连接，运放n30的4脚与第一电源vcc1的正极连接，电容c117并接于n30的4脚和地之间，运放n30的11脚与第一电源vcc1的负极相连，电容c212并接于n30的11脚和地之间，电阻r156两端分别与运放n30的1脚、模拟开关n29的8脚、电阻r161的一端与第一电源vcc1的正极连接，电阻r163的一端接地，电阻r161、r163分压后与电阻r164的一端连接，电阻r164的另一端与运放n30的5脚连接，运放n30的6脚与运放n30的7脚连接，电阻r162分别与运放n30的7脚、模拟开关n29的2脚连接，模拟开关n29的6脚与协处理器连接，模拟开关n29的3脚连接接地，模拟开关n29的4脚、5脚与第一电源vcc1的正极连接，电容c119分别与模拟开关n29的4脚和地连接，模拟开关n29的7脚连接到第一电源vcc1的负极，电容c213连接到模拟开关n29的7脚和地，电阻r159的一端与模拟开关n29的1脚，电阻r159的另一端与电容c120的一端、运放n30的10脚，电容c120的另一端接地，运放n30的9脚与8脚连接，电阻r157的一端与运放n30的8脚相连，电阻r157的一端分别与所述的模拟量信号调理电路的输入端、电容c121的一端连接，电容c121的另一端接地，运放n30的13脚与14脚相连，运放n30的12脚接地。
可选的，所述开关量输入机内测试电路模块之一包括电阻r182、r184、r185、r186、r187、r188、r189、r191、r192、r193、r195、r196、r197、二极管v29、v30、v34、v35、三极管v32、光耦v58及继电器k1，所述开关量输入机内测试电路的输入端1-bit、2-bit、3-bit、4-bit分别与协处理器的输出端相应连接，输入端1-bit与光耦v58的2脚相连，输入端2-bit与光耦v58的4脚相连，输入端3-bit与光耦v58的6脚相连，输入端4-bit与光耦v58的8脚相连，电阻r184的一端、电阻r187的一端、电阻r191的一端、电阻r196的一端均与第二电源vcc2的正极连接，电阻r184的另一端、电阻r187的另一端、电阻r191的另一端、电阻r196的另一端分别与光耦v58的1脚、3脚、5脚、7脚连接，电阻r182的一端、电阻r186的一端、电阻r192的一端、光耦v58的10脚均与第三电源mvcc的正极连接，电阻r182的另一端、电阻r186的另一端、电阻r192的另一端分别与光耦v58的16脚、14脚、12脚相连，二极管v29的阳极、v30的阳极、v34的阴极分别与所述开关量输入信号采集电路输入端连接，二极管v29的阴极、v30的阴极、v34的阴阳极、v35的阳极分别与光耦v58的16脚、14脚、11脚、9脚连接，电阻r185的一端、r188的一端、r195的一端、r197的一端分别与光耦v58的15脚、13脚、11脚、9脚相连，电阻r185的另一端、r188的另一端、r195的另一端、r197的另一端接地，所述的二极管v35的阴极与电阻r189的一端相连，电阻r189的另一端与电阻r193的一端、三极管v32的基极相连，电阻r193的一端、三极管v32的发射极接地，三极管v32的集电极与继电器k1的1脚连接，继电器k1的8脚连接到所述的第三电源mvcc的正极，继电器k1的2脚、7脚、3脚、6脚分别接地。
可选的，所述开关量输出机内测试电路模块之一包括电阻r11、r12、r13、r14、r15、r16、r17、r18、电容c2、c3、c4、c5、二极管v18、v19、v20、v21及光耦n5，所述开关量输出机内测试电路的输入端out1、out2、out3、out4分别与电阻r12的一端、电阻r14的一端、电阻r16的一端、电阻r18的一端连接，电阻r12的另一端、电阻r14的另一端、电阻r16的另一端、电阻r18的另一端分别与光耦n5的1脚、3脚、5脚、7脚连接，二极管v18的阴极、电容c2的一端均与所述输入端out1连接，二极管v19的阴极、电容c3的一端均与输入端out2连接，二极管v20的阴极、电容c4的一端均与输入端out3连接，二极管v21的阴极、电容c5的一端均与输入端out4连接，二极管v18的阳极、电容c2的另一端、二极管v19的阳极、电容c3的另一端、二极管v20的阳极、电容c4的另一端、二极管v21的阳极、电容c5的另一端均接地，光耦n5的2脚、4脚、6脚、8脚接地，电阻r11的一端、电阻r13的一端、电阻r15的一端、电阻r17的一端分别连接至第二电源vcc2的正极，电阻r11的另一端、电阻r13的另一端、电阻r15的另一端、电阻r17的另一端分别连接至光耦n5的16脚、14脚、12脚、10脚，所述开关量输出机内测试电路的输出端out1-bit、out2-bit、out3-bit、out4-bit分别与协处理器的输入端相应连接，输出端out1-bit、out2-bit、out3-bit、out4-bit分别与光耦n5的16脚、14脚、12脚、10脚连接，光耦n5的15脚、13脚、11脚、9脚均接地。
可选的，所述第一电源为5v，所述第二电源为3.3v，所述第三电源为28.5v。
本发明的有益效果：本发明通过对电控系统的各关键通路额外设置机内测试电路，在双处理器数据交互下按操作流程快速对电路的性能或者外设状态进行判定，提高了系统产品的可测试性、可维修性，缩短了产品的维修时间；通过电控系统在试验前的测试确认，可有效减少执行机构的误操作，提高了可靠性。本发明的设计思路可广泛应用于各种航电设备、武器装备及可靠性要求高的系统中，具有良好的应用前景。
附图说明
图1是本发明基于飞行器的机内测试系统的结构示意图；
图2是本发明的模拟量信号调理机内测试电路图；
图3是本发明的开关量输入机内测试电路图；
图4是本发明的开关量输出机内测试电路图。
具体实施方式
以下将结合附图和具体实施例对本发明进行详细说明：
如图1所示，本发明的基于飞行器的机内测试系统，用于对电控系统进行测试，所述电控系统包括主处理器和分别与所述主处理器连接的模拟信号调理电路、开关量输入信号采集电路以及开关量输出控制电路、传感器、系统状态量输出端口、开关量输入信号采集电路、主处理器和执行机构，所述传感器和主处理器之间通过模拟信号调理电路连接，所述系统状态量输出端口与所述主处理器之间通过所述开关量输入信号采集电路连接，所述执行机构通过开关量输出控制电路与控制器连接，所述基于飞行器的机内测试系统包括协处理器、模拟量信号调理机内测试电路、开关量输入机内测试电路以及开关量输出机内测试电路，所述模拟量信号调理机内测试电路的输入端、所述开关量输入机内测试电路的输入端均与所述协处理器的输出端连接，所述模拟量信号调理机内测试电路的输出端与所述模拟信号调理电路的输入端连接，所述开关量输入机内测试电路的输出端与所述开关量输入信号采集电路的输入端连接，所述开关量输出机内测试电路的输入端与开关量输出控制电路的输出端连接，所述开关量输出机内测试电路的输出端与所述协处理器连接，所述协处理器与主处理器通过emif总线连接；
所述协处理器接收所述主处理器发出的第一控制指令后，所述协处理器控制所述模拟量信号调理机内测试电路接通一基准电压信号或所述传感器输出的电压信号，所述基准信号或所述传感器输出的电压信号通过所述模拟量信号调理电路进行处理后输入所述主处理器中，以判定所述模拟量信号调理电路或所述传感器是否正常。具体的，所述模拟量信号调理机内测试电路主要是针对外接的传感器及信号调理电路性能正常与否的判断分析，首先在协处理器接收到主处理器发出的第一控制指令后，协处理器输出指令切换模拟开关将基准电压信号注入后续的模拟量信号调理电路，同时通过模拟开关切换将外接传感器的信号通道切断，然后基准信号输入到主处理器的采样处理模块，处理后的结果与预设的标准值进行分析比较，从而判定模拟量信号调理电路是否正常。在判定模拟量信号调理电路正常的情况下，主处理器、协处理器交互操作使模拟开关接入所配接的外置传感器信号，进而最终可由主处理器根据采集到的结果判定外接传感器的好坏。
所述协处理器接收到所述主处理器发出的第二控制指令后，所述协处理器控制所述开关量输入机内测试电路产生多路开关状态量或接通所述系统状态量输出端口，然后将产生的开关状态量或所述系统状态量输出端口中的状态量通过所述开关量输入信号采集电路输入所述主处理器中，以判定所述开关量输入采集电路或系统状态量是否正常。具体的，所述开关量输入机内测试电路主要是针对飞行器工作或电控系统操作状态下产生的开关量输入信号采集电路性能正常与否的判定分析，首先主处理器发出第二控制指令，协处理器接收到发起指令后输出开关量输入测试控制指令，经光耦产生高低电平的开关状态量，然后进入开关量输入信号采集电路供主处理器与预设值对比分析，从而判定开关量输入采集电路是否正常。在判定开关量输入信号采集电路正常的情况下，撤掉协处理器控制的开关量输入注入信号，由主处理器对外接的开关量输入状态直接读取，最终通过逻辑运算判定真实的开关量状态的正常与否。
所述协处理器接收到所述主处理器发出的第三控制指令后，所述主处理器停止响应所述开关量输出控制电路的开关量输出指令，所述执行机构的控制端通过所述开关量输出机内测试电路输出开关状态量并输入所述协处理器中，以判断出开关量输出回路是否正常。具体的，在本系统装配在飞行器上处于试验挂机状态，所述开关量输出机内测试电路主要是针对系统执行机构的控制端相对于主处理器开关输出量控制电路性能正常与否的判定分析，首先主处理器发送给协处理器开启开关量输出机内测试指令，同时主处理器不响应开关量输出指令，然后执行机构的控制端经光耦由协处理器对开关量输出状态判断，从而判定开关量输出控制回路是否正常。
进一步，所述协处理器为fpga，所述主处理器为dsp。主处理器与协处理器通过emif总线进行内部数据通信，所述的协处理器通过rs422接口与上位机进行数据通信实现模式控制与数据传输。所述的传感器与模拟量信号调理电路相连，传感器信号经调理后与主处理器内的模数转换模块连接，所述的模拟量信号调理机内测试电路控制端与协处理器相连，由协处理器输出控制指令实现模拟量标准信号的注入，模拟量信号调理机内测试电路与模拟量信号调理电路相连，进入上述后续模拟量信号调理通道完成信号的采集处理。所述的开关量输入信号采集电路与飞行器工作或系统操作状态等外部系统状态量输出端口相连，开关量输入信号采集电路输出端与主处理器的io模块连接，所述的协处理器与开关量输入机内测试电路控制端相连，由协处理器输出指令实现开关量标准信号的注入，所述的开关量输入机内测试电路与开关量输入信号采集电路相连，然后由上述开关量输入采集通道完成信号的判定分析。功率驱动电路与外部的执行机构相连，所述的开关量输出控制电路与功率驱动电路连接，所述的主处理器与开关量输出控制电路控制端连接，所述的开关量输出机内测试电路输出端与协处理器相连，由协处理器完成开关量输出末端的信号采集处理。
如图2所示，所述模拟量信号调理机内测试电路模块之一包括电阻r156、r157、r158、r159、r160、r160、r161、r162、r163、r163、r164、电容c117、c118、c119、c120、c121、c212、c213、二极管组v27、运放n30及模拟开关n29，所述模拟量信号调理机内测试电路的输入端adin与所述传感器的输出端连接，电阻r160的一端与输入端adin、二极管组v27的3脚、电阻r158的一端相连，电阻r160的另一端接地，二极管v27的2脚、1脚分别与第一电源vcc1的正负极相连，电阻r158的另一端与电容c118的一端、运放n30的3脚相连，电容c118的另一端接地，运放n30的1脚与2脚连接，运放n30的4脚与第一电源vcc1的正极连接，电容c117并接于n30的4脚和地之间，运放n30的11脚与第一电源vcc1的负极相连，电容c212并接于n30的11脚和地之间，电阻r156两端分别与运放n30的1脚、模拟开关n29的8脚、电阻r161的一端与第一电源vcc1的正极连接，电阻r163的一端接地，电阻r161、r163分压后与电阻r164的一端连接，电阻r164的另一端与运放n30的5脚连接，运放n30的6脚与运放n30的7脚连接，电阻r162分别与运放n30的7脚、模拟开关n29的2脚连接，模拟开关n29的6脚与协处理器连接，模拟开关n29的3脚连接接地，模拟开关n29的4脚、5脚与第一电源vcc1的正极连接，电容c119分别与模拟开关n29的4脚和地连接，模拟开关n29的7脚连接到第一电源vcc1的负极，电容c213连接到模拟开关n29的7脚和地，电阻r159的一端与模拟开关n29的1脚，电阻r159的另一端与电容c120的一端、运放n30的10脚，电容c120的另一端接地，运放n30的9脚与8脚连接，电阻r157的一端与运放n30的8脚相连，电阻r157的一端分别与所述的模拟量信号调理电路的输入端、电容c121的一端连接，电容c121的另一端接地，运放n30的13脚与14脚相连，运放n30的12脚接地。这里的地指的是模拟地。
如图3所示，所述开关量输入机内测试电路模块之一包括电阻r182、r184、r185、r186、r187、r188、r189、r191、r192、r193、r195、r196、r197、二极管v29、v30、v34、v35、三极管v32、光耦v58及继电器k1，所述开关量输入机内测试电路的输入端1-bit、2-bit、3-bit、4-bit分别与协处理器的输出端相应连接，输入端1-bit与光耦v58的2脚相连，输入端2-bit与光耦v58的4脚相连，输入端3-bit与光耦v58的6脚相连，输入端4-bit与光耦v58的8脚相连，电阻r184的一端、电阻r187的一端、电阻r191的一端、电阻r196的一端均与第二电源vcc2的正极连接，电阻r184的另一端、电阻r187的另一端、电阻r191的另一端、电阻r196的另一端分别与光耦v58的1脚、3脚、5脚、7脚连接，电阻r182的一端、电阻r186的一端、电阻r192的一端、光耦v58的10脚均与第三电源mvcc的正极连接，电阻r182的另一端、电阻r186的另一端、电阻r192的另一端分别与光耦v58的16脚、14脚、12脚相连，二极管v29的阳极、v30的阳极、v34的阴极分别与所述开关量输入信号采集电路输入端连接，二极管v29的阴极、v30的阴极、v34的阴阳极、v35的阳极分别与光耦v58的16脚、14脚、11脚、9脚连接，电阻r185的一端、r188的一端、r195的一端、r197的一端分别与光耦v58的15脚、13脚、11脚、9脚相连，电阻r185的另一端、r188的另一端、r195的另一端、r197的另一端接地，所述的二极管v35的阴极与电阻r189的一端相连，电阻r189的另一端与电阻r193的一端、三极管v32的基极相连，电阻r193的一端、三极管v32的发射极接地，三极管v32的集电极与继电器k1的1脚连接，继电器k1的8脚连接到所述的第三电源mvcc的正极，继电器k1的2脚、7脚、3脚、6脚分别接地。这里的地指的是28.5v地。
如图4所示，所述开关量输出机内测试电路模块之一包括电阻r11、r12、r13、r14、r15、r16、r17、r18、电容c2、c3、c4、c5、二极管v18、v19、v20、v21及光耦n5，所述开关量输出机内测试电路的输入端out1、out2、out3、out4分别与电阻r12的一端、电阻r14的一端、电阻r16的一端、电阻r18的一端连接，电阻r12的另一端、电阻r14的另一端、电阻r16的另一端、电阻r18的另一端分别与光耦n5的1脚、3脚、5脚、7脚连接，二极管v18的阴极、电容c2的一端均与所述输入端out1连接，二极管v19的阴极、电容c3的一端均与输入端out2连接，二极管v20的阴极、电容c4的一端均与输入端out3连接，二极管v21的阴极、电容c5的一端均与输入端out4连接，二极管v18的阳极、电容c2的另一端、二极管v19的阳极、电容c3的另一端、二极管v20的阳极、电容c4的另一端、二极管v21的阳极、电容c5的另一端均接地，光耦n5的2脚、4脚、6脚、8脚接地，电阻r11的一端、电阻r13的一端、电阻r15的一端、电阻r17的一端分别连接至第二电源vcc2的正极，电阻r11的另一端、电阻r13的另一端、电阻r15的另一端、电阻r17的另一端分别连接至光耦n5的16脚、14脚、12脚、10脚，所述开关量输出机内测试电路的输出端out1-bit、out2-bit、out3-bit、out4-bit分别与协处理器的输入端相应连接，输出端out1-bit、out2-bit、out3-bit、out4-bit分别与光耦n5的16脚、14脚、12脚、10脚连接，光耦n5的15脚、13脚、11脚、9脚均接地。这里的地指的是28.5v地。
进一步，所述第一电源为5v，所述第二电源为3.3v，所述第三电源为28.5v。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。
1.一种基于飞行器的机内测试系统，用于对电控系统进行测试，所述电控系统包括主处理器和分别与所述主处理器连接的模拟信号调理电路、开关量输入信号采集电路以及开关量输出控制电路、传感器、系统状态量输出端口、开关量输入信号采集电路、主处理器和执行机构，所述传感器和主处理器之间通过模拟信号调理电路连接，所述系统状态量输出端口与所述主处理器之间通过所述开关量输入信号采集电路连接，所述执行机构通过开关量输出控制电路与控制器连接，其特征在于：所述基于飞行器的机内测试系统包括协处理器、模拟量信号调理机内测试电路、开关量输入机内测试电路以及开关量输出机内测试电路，所述模拟量信号调理机内测试电路的输入端、所述开关量输入机内测试电路的输入端均与所述协处理器的输出端连接，所述模拟量信号调理机内测试电路的输出端与所述模拟信号调理电路的输入端连接，所述开关量输入机内测试电路的输出端与所述开关量输入信号采集电路的输入端连接，所述开关量输出机内测试电路的输入端与开关量输出控制电路的输出端连接，所述开关量输出机内测试电路的输出端与所述协处理器连接，所述协处理器与主处理器通过emif总线连接；
所述协处理器接收所述主处理器发出的第一控制指令后，所述协处理器控制所述模拟量信号调理机内测试电路接通一基准电压信号或所述传感器输出的电压信号，所述基准信号或所述传感器输出的电压信号通过所述模拟量信号调理电路进行处理后输入所述主处理器中，以判定所述模拟量信号调理电路或所述传感器是否正常；
所述协处理器接收到所述主处理器发出的第二控制指令后，所述协处理器控制所述开关量输入机内测试电路产生多路开关状态量或接通所述系统状态量输出端口，然后将所述开关状态量或所述系统状态量输出端口中的状态量通过所述开关量输入信号采集电路输入所述主处理器中，以判定所述开关量输入采集电路或系统状态量是否正常；
所述协处理器接收到所述主处理器发出的第三控制指令后，所述主处理器停止响应所述开关量输出控制电路的开关量输出指令，所述执行机构的控制端通过所述开关量输出机内测试电路输出开关状态量并输入所述协处理器中，以判断出开关量输出回路是否正常。
2.根据权利要求1所述的基于飞行器的机内测试系统，其特征在于：所述协处理器为fpga，所述处理器为dsp。
3.根据权利要求2所述的基于飞行器的机内测试系统，其特征在于：所述模拟量信号调理机内测试电路模块之一包括电阻r156、r157、r158、r159、r160、r160、r161、r162、r163、r163、r164、电容c117、c118、c119、c120、c121、c212、c213、二极管组v27、运放n30及模拟开关n29，所述模拟量信号调理机内测试电路的输入端adin与所述传感器的输出端连接，电阻r160的一端与输入端adin、二极管组v27的3脚、电阻r158的一端相连，电阻r160的另一端接地，二极管v27的2脚、1脚分别与第一电源vcc1的正负极相连，电阻r158的另一端与电容c118的一端、运放n30的3脚相连，电容c118的另一端接地，运放n30的1脚与2脚连接，运放n30的4脚与第一电源vcc1的正极连接，电容c117并接于n30的4脚和地之间，运放n30的11脚与第一电源vcc1的负极相连，电容c212并接于n30的11脚和地之间，电阻r156两端分别与运放n30的1脚、模拟开关n29的8脚、电阻r161的一端与第一电源vcc1的正极连接，电阻r163的一端接地，电阻r161、r163分压后与电阻r164的一端连接，电阻r164的另一端与运放n30的5脚连接，运放n30的6脚与运放n30的7脚连接，电阻r162分别与运放n30的7脚、模拟开关n29的2脚连接，模拟开关n29的6脚与协处理器连接，模拟开关n29的3脚连接接地，模拟开关n29的4脚、5脚与第一电源vcc1的正极连接，电容c119分别与模拟开关n29的4脚和地连接，模拟开关n29的7脚连接到第一电源vcc1的负极，电容c213连接到模拟开关n29的7脚和地，电阻r159的一端与模拟开关n29的1脚，电阻r159的另一端与电容c120的一端、运放n30的10脚，电容c120的另一端接地，运放n30的9脚与8脚连接，电阻r157的一端与运放n30的8脚相连，电阻r157的一端分别与所述的模拟量信号调理电路的输入端、电容c121的一端连接，电容c121的另一端接地，运放n30的13脚与14脚相连，运放n30的12脚接地。
4.根据权利要求3所述的基于飞行器的机内测试系统，其特征在于：所述开关量输入机内测试电路模块之一包括电阻r182、r184、r185、r186、r187、r188、r189、r191、r192、r193、r195、r196、r197、二极管v29、v30、v34、v35、三极管v32、光耦v58及继电器k1，所述开关量输入机内测试电路的输入端1-bit、2-bit、3-bit、4-bit分别与协处理器的输出端相应连接，输入端1-bit与光耦v58的2脚相连，输入端2-bit与光耦v58的4脚相连，输入端3-bit与光耦v58的6脚相连，输入端4-bit与光耦v58的8脚相连，电阻r184的一端、电阻r187的一端、电阻r191的一端、电阻r196的一端均与第二电源vcc2的正极连接，电阻r184的另一端、电阻r187的另一端、电阻r191的另一端、电阻r196的另一端分别与光耦v58的1脚、3脚、5脚、7脚连接，电阻r182的一端、电阻r186的一端、电阻r192的一端、光耦v58的10脚均与第三电源mvcc的正极连接，电阻r182的另一端、电阻r186的另一端、电阻r192的另一端分别与光耦v58的16脚、14脚、12脚相连，二极管v29的阳极、v30的阳极、v34的阴极分别与所述开关量输入信号采集电路输入端连接，二极管v29的阴极、v30的阴极、v34的阴阳极、v35的阳极分别与光耦v58的16脚、14脚、11脚、9脚连接，电阻r185的一端、r188的一端、r195的一端、r197的一端分别与光耦v58的15脚、13脚、11脚、9脚相连，电阻r185的另一端、r188的另一端、r195的另一端、r197的另一端接地，所述的二极管v35的阴极与电阻r189的一端相连，电阻r189的另一端与电阻r193的一端、三极管v32的基极相连，电阻r193的一端、三极管v32的发射极接地，三极管v32的集电极与继电器k1的1脚连接，继电器k1的8脚连接到所述的第三电源mvcc的正极，继电器k1的2脚、7脚、3脚、6脚分别接地。
5.根据权利要求4所述的基于飞行器的机内测试系统，其特征在于：所述开关量输出机内测试电路模块之一包括电阻r11、r12、r13、r14、r15、r16、r17、r18、电容c2、c3、c4、c5、二极管v18、v19、v20、v21及光耦n5，所述开关量输出机内测试电路的输入端out1、out2、out3、out4分别与电阻r12的一端、电阻r14的一端、电阻r16的一端、电阻r18的一端连接，电阻r12的另一端、电阻r14的另一端、电阻r16的另一端、电阻r18的另一端分别与光耦n5的1脚、3脚、5脚、7脚连接，二极管v18的阴极、电容c2的一端均与所述输入端out1连接，二极管v19的阴极、电容c3的一端均与输入端out2连接，二极管v20的阴极、电容c4的一端均与输入端out3连接，二极管v21的阴极、电容c5的一端均与输入端out4连接，二极管v18的阳极、电容c2的另一端、二极管v19的阳极、电容c3的另一端、二极管v20的阳极、电容c4的另一端、二极管v21的阳极、电容c5的另一端均接地，光耦n5的2脚、4脚、6脚、8脚接地，电阻r11的一端、电阻r13的一端、电阻r15的一端、电阻r17的一端分别连接至第二电源vcc2的正极，电阻r11的另一端、电阻r13的另一端、电阻r15的另一端、电阻r17的另一端分别连接至光耦n5的16脚、14脚、12脚、10脚，所述开关量输出机内测试电路的输出端out1-bit、out2-bit、out3-bit、out4-bit分别与协处理器的输入端相应连接，输出端out1-bit、out2-bit、out3-bit、out4-bit分别与光耦n5的16脚、14脚、12脚、10脚连接，光耦n5的15脚、13脚、11脚、9脚均接地。
6.根据权利要求4所述的基于飞行器的机内测试系统，其特征在于：所述第一电源为5v，所述第二电源为3.3v，所述第三电源为28.5v。
技术总结