本发明涉及雷达技术领域，尤其涉及一种穿墙成像雷达双基频三通道时基控制电路。
背景技术：
实时穿墙成像雷达系统开发的其中一个技术难关是如何获得稳定的超宽带雷达信号。美国moenessg.amin主编的through-the-wallradarimaging公开了一种基于pci的计算机系统及实时采样示波器构成的实时穿墙成像雷达系统。在该系统中，为了获得1ns宽度的超宽带脉冲，实时采样分辨率要求达到200ps(5g/s的采样速率)，以及数吉赫兹(ghz)的模拟带宽。此法虽然可行但是成本过高，并且每秒5×109样本的实时数字数据流的处理难度大。
由于穿墙雷达系统要求具备成像和定位功能，借助雷达回波信号在短时间内具有准稳态性以及周期性的特点，因此穿墙成像雷达时基控制电路可以采用时间等效方法来实现。该方法优点在于能够在较低的实时速度获得相对较高的采样率，并且降低了对数据存储的要求。根据等效采样原理的要求，时基取样精度越高，还原的雷达信号越真实，目标的探测精度越高。传统的穿墙雷达所用的时基分辨率大都是5ps至20ps，采用等间隔循环扫描方式进行采样，采样频率的精度已经达到瓶颈，无法取得更精准的探测数据。
技术实现要素：
本发明所要解决的技术问题是提供一种时间分辨率高且探测精度高的穿墙成像雷达双基频三通道时基控制电路。
为解决上述技术问题，本发明的技术方案是：一种穿墙成像雷达双基频三通道时基控制电路，包括fpga时序控制电路、可编程时序控制电路、系统时钟电路、参考时钟电路和三路并联设置的延时脉冲输出电路；
所述fpga时序控制电路包括fpga模块，所述fpga模块与系统时钟电路电连接，所述fpga模块包括：
初始脉冲输出端，用于输出初始脉冲，所述初始脉冲的延时时间间隔△t等于一个系统时钟周期；
一个10位延时控制数据端，用于输出延时数据；
一个6位微调控制数据端、用于输出微调数据；
选通信号输出端，用于输出控制所述三路延时脉冲输出电路选通的通道选通信号；
所述可编程时序控制电路，包括：ecl调理电路、可编程延时芯片和微调dac芯片，所述10位延时控制数据端通过数据总线与所述延时芯片电连接，所述6位微调控制数据端也通过数据总线与所述微调dac芯片电连接；
所述参考时钟电路和所述初始脉冲输出端电连接至所述ecl调理电路，所述ecl调理电路用于将所述初始脉冲进行ecl电平转换并与参考时钟同步，所述ecl调理电路还包括一个用于输出第二循环延时脉冲的第二循环延时输出端，所述第二循环延时脉冲的延时间隔△t等于一个所述参考时钟周期，且延时间隔△t是延时间隔△t的整数倍；
所述可编程延时芯片包括：
一个与所述第二循环延时输出端电连接的延时脉冲输入端；
一个微调数据端口，与所述微调dac芯片的微调数据输出端电连接，用于接收所述微调dac芯片输出的微调数据；
一个延时脉冲输出端，用于输出第三循环延时脉冲，所述第三循环延时脉冲的延时间隔为δτ，延时间隔△t为延时间隔△τ的整数倍，所述延时脉冲输出端分别与三路延时脉冲输出电路电连接。
作为优选的技术方案，所述所述fpga模块通过i2c接口与上位机通信。
作为优选的技术方案，所述参考时钟电路是ecl差分时钟电路。
作为优选的技术方案，初始脉冲输出端包括第一输出端和第二输出端，所述第一输出端与所述ecl调理电路电连接，第二输出端与所述参考时钟电路通过第一同步电路与参考脉冲输出电路电连接，所述参考脉冲输出电路用于输出同步的初始脉冲。
作为优选的技术方案，所述延时脉冲输出端与所述参考时钟电路通过第二同步电路与所述延时脉冲输出电路电连接。
作为优选的技术方案，所述延时脉冲输出电路包括用于将所述延伸脉冲转换成差分信号的差分驱动器和用于将所述差分信号合成为单脉冲输出的脉冲驱动器。
由于采用了上述技术方案，本发明的有益效果是：本发明通过时序控制电路实现三个通道的高精度、大范围时间延时控制；两个基频时钟同步设计减少了时间抖动误差，提高了脉冲信号产生模块的稳定度；
通过i2c接口与雷达主机进行通信，在fpga中通过软件模拟实现，用于接收时基控制参数，包括延时配置寄存器控制字、时间窗范围控制字、通道切换频率控制字等，可进行16位延时配置控制字的设置，参数调节灵活，能够实现2ps的超高延时精度，目标定位分辨率达到0.6mm；
可编程时序控制电路以高精度的可编程延时芯片为核心，具有可编程延时芯片微调管脚，通过ecl调理电路和高灵敏度dac芯片控制实现2ps精度延时，通过定点扫描和循环延时结合的方式，提高了系统的信噪比，实现了大范围、高精度的时基控制，可实现最大2000ns时间窗的连续扫描，可以实现自由空间30米范围内多个活动目标的成像定位。
在fpga输出通道选择信号控制下，三路延时脉冲可以同时发送也可以分时发送，并且分时发送时间间隔可控。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的电气原理框图；
图2是可编程时序控制电路电气原理框图。
具体实施方式
如图1和图2所示，一种穿墙成像雷达双基频三通道时基控制电路，包括fpga时序控制电路、可编程时序控制电路、系统时钟电路、参考时钟电路和三路并联设置的延时脉冲输出电路；
fpga时序控制电路包括fpga模块，fpga模块与系统时钟电路电连接，fpga模块通过i2c接口与上位机通信，接收上位机发来的各种时基控制参数，包括延时配置寄存器控制字、时间窗范围控制字、通道切换频率控制字等，并将参数数据进行存储，fpga根据命令参数配置时基控制电路的工作模式，从而决定穿墙成像雷达的工作方式。
fpga模块包括：
初始脉冲输出端，用于输出初始脉冲，初始脉冲的延时时间间隔△t等于一个系统时钟周期；
一个10位延时控制数据端，用于输出延时数据；
一个6位微调控制数据端、用于输出微调数据；
选通信号输出端，用于输出控制三路延时脉冲输出电路选通的通道选通信号。
初始脉冲输出端包括第一输出端和第二输出端，第一输出端与可编程时序控制电路电连接，第二输出端与参考时钟电路通过第一同步电路与参考脉冲输出电路电连接，参考脉冲输出电路用于输出同步的初始脉冲。
在fpga内部模拟i2c时序编程的实现方法如下：
第一步：fpga上电时，各个寄存器清空。
第二步：检测scl时钟线的高电平期间，sda数据线由高电平向低电平的变化表示起始信号，在scl每个时钟周期传送一位数据，总共传送24位数据，共计3个字节；检测scl时钟线的高电平期间，sda数据线由低电平向高电平的变化表示数据传输终止，代表一个时基控制参数传送完毕；以此类推共需传送12组控制参数。
第三步：根据数据参数前8位地址位，确定后16位寄存器控制字的用途，分别锁存到相应的寄存器，分别代表延时配置、时间窗范围、通道切换频率等不同用途。
fpga根据锁存到寄存器内的控制字参数，在内部通过软件逻辑编程将参数转换成各种配置字节，包括步进扫描长度、扫描间隔、扫描起点、扫描终点、通道切换频率等；本实施例中，利用50mhz系统时钟分频产生两路ttl电平初始脉冲信号；输出的16位可编程控制数据包括10位延时芯片控制总线数据和外加高灵敏度微调dac芯片6位总线数据。
可编程时序控制电路，包括：ecl调理电路、可编程延时芯片和微调dac芯片，10位延时控制数据端通过数据总线与延时芯片电连接，6位微调控制数据端也通过数据总线与微调dac芯片电连接.
参考时钟电路和初始脉冲输出端电连接至ecl调理电路，参考时钟为200mhz差分ecl时钟，ecl调理电路用于将初始脉冲进行ecl电平转换并与参考时钟同步，ecl调理电路还包括一个用于输出第二循环延时脉冲的第二循环延时输出端，第二循环延时脉冲的延时间隔△t等于参考时钟周期，且延时间隔△t是延时间隔△t的整数倍。
本实施例中，ecl调理电路包括移位寄存器和d触发器，以200mhz参考时钟作为移位寄存器和d触发器的数据端输入，通过ecl移位寄存器控制初始脉冲在n个参考时钟周期后进行移位，生成第二循环延时脉冲。
本发明中，第二循环延时脉冲的生成不局限本实施例中通过移位寄存器和d触发器生成的方式，现有技术中，通过内部编程或逻辑电路生成时钟的方式均适用于本发明。
可编程延时芯片包括：
一个与第二循环延时输出端电连接的延时脉冲输入端；
一个微调数据端口，与微调dac芯片的微调数据输出端电连接，用于接收微调dac芯片输出的微调数据；
一个延时脉冲输出端，用于输出第三循环延时脉冲，第三循环延时脉冲的延时间隔为δτ，延时间隔△t为延时间隔△τ的整数倍，延时脉冲输出端分别与三路延时脉冲输出电路电连接。
延时脉冲输出端与参考时钟电路通过第二同步电路与延时脉冲输出电路电连接。
延时脉冲输出电路包括用于将延伸脉冲转换成差分信号的差分驱动器和用于将差分信号合成为单脉冲输出的脉冲驱动器。
本实施例中，第一同步电路和第二同步电路均包括一个与门芯片，初始脉冲或第三循环延时脉冲与参考脉冲分别输入所述与门芯片的两个输入端，与门芯片的输出端电连接至参考脉冲输出电路或延时脉冲输出电路。
延时脉冲的扫描方式有定点驻留扫描和大时窗连续扫描，可以同时发送也可以分时可控发送。
1.定点驻留扫描
在小时窗内可以对同一个扫描点进行驻留扫描，通过增加工作频率或者减小扫描速率达到驻留功能。延时芯片10位延时控制数据总线和微调dac芯片6位微调控制数据总线保持数据不变，由初始脉冲信号产生的参考脉冲和延时脉冲在时间差上保持相对不变，两个脉冲的时间差由16位数据总线的预置值决定。这种扫描方式用于穿墙雷达针对固定距离目标的雷达反馈信号能量累积，对已知目标的定点监测。
2.大时窗连续扫描
当扫描方式为大时窗连续扫描时需要用双基频循环延时的方法实现。以2000ns时间窗为例，当延时精度为2ps时，步进扫描长度值为1000000。
fpga内部程序8位加法计数器，以50mhz系统时钟产生初始脉冲信号，以系统时钟作为计数时钟，扫描终点参数100作为计数终值，每个时钟上升沿步进计数值加1，完成时间窗内以20ns为间隔第一循环延时，延时间隔用δt表示。
200mhz参考时钟作为ecl调理电路中移位寄存器和d触发器的数据端输入，时钟周期为5ns，通过ecl移位寄存器控制初始脉冲在n个参考时钟周期后进行移位，移位以5ns为间隔即为第二循环延时，延时间隔用δt表示。
经过第一、第二循环延时的脉冲信号作为数据端送入可编程延时芯片，本实施例中，可编程延时芯片是lvpecl电平可编程延时芯片，具有微调功能，由fpga生成延时控制数据和微调数据，分别通过10位延时控制数据总线和外6位微调控制数据总线输出至可编程延时芯片和微调dac芯片。
fpga控制实现延时的步骤如下：
第一步：第一个初始脉冲信号到来后，保持延时控制数据总线数据不变，通过微调dac芯片调节可编程延时芯片的微调管脚的输入电压，调节可编程延时芯片输出2ps；
第二步：第二个初始脉冲信号到来后，保持延时控制数据总线数据不变，通过微调dac芯片调节可编程延时芯片的微调管脚的输入电压，调节可编程延时芯片输出4ps；
第三步：第三个初始脉冲信号到来后，保持延时控制数据总线数据不变，通过微调dac芯片调节可编程延时芯片的微调管脚的输入电压，调节可编程延时芯片输出6ps；
第四步：第四个初始脉冲信号到来后，保持延时控制数据总线数据不变，通过微调dac芯片调节可编程延时芯片的微调管脚的输入电压，调节可编程延时芯片输出8ps；
第五步：第五个初始脉冲信号到来后，复位微调，控制延时控制数据总线数据加1，调节延时芯片输出10ps。
五个步骤依次循环，从而实现2ps分辨率的精确调节，生成以2ps为间隔的第三循环延时脉冲，延时间隔用δτ表示。
本实施例中，延时脉冲信号与200mhz参考时钟同步，目的是为了减小延时电路造成的时间抖动，参考时钟源选择为200mhz差分ecl时钟，ecl时钟的优点是抖动小、转换速度快，选择此类参考时钟能够大大降低系统时钟抖动带来的误差。
延时脉冲输出电路将经过同步和延时后的脉冲信号，通过差分驱动器传换成的差分脉冲信号，在经过脉冲驱动器合成变成单脉冲信号，可用于触发下一级雪崩电路。
根据雷达不同的工作模式，在fpga选通信号的控制下，三路延时脉冲可以同时发送也可以分时发送，根据穿墙雷达接收天线阵子几何排布可以控制分时发送时间间隔。
以上显示和描述了本发明的基本原理、主要特征及本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
1.一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：包括fpga时序控制电路、可编程时序控制电路、系统时钟电路、参考时钟电路和三路并联设置的延时脉冲输出电路；
所述fpga时序控制电路包括fpga模块，所述fpga模块与系统时钟电路电连接，所述fpga模块包括：
初始脉冲输出端，用于输出初始脉冲，所述初始脉冲的延时时间间隔△t等于一个所述系统时钟周期；
一个10位延时控制数据端，用于输出延时数据；
一个6位微调控制数据端、用于输出微调数据；
选通信号输出端，用于输出控制所述三路延时脉冲输出电路选通的通道选通信号；
所述可编程时序控制电路，包括：ecl调理电路、可编程延时芯片和微调dac芯片，所述10位延时控制数据端通过数据总线与所述延时芯片电连接，所述6位微调控制数据端也通过数据总线与所述微调dac芯片电连接；
所述参考时钟电路和所述初始脉冲输出端电连接至所述ecl调理电路，所述ecl调理电路用于将所述初始脉冲进行ecl电平转换并与参考时钟同步；
所述ecl调理电路还包括一个用于输出第二循环延时脉冲的第二循环延时输出端，所述第二循环延时脉冲的延时间隔△t等于一个所述参考时钟周期，且延时间隔△t是延时间隔△t的整数倍；
所述可编程延时芯片包括：
一个与所述第二循环延时输出端电连接的延时脉冲输入端；
一个微调数据端口，与所述微调dac芯片的微调数据输出端电连接，用于接收所述微调dac芯片输出的微调数据；
一个延时脉冲输出端，用于输出第三循环延时脉冲，所述第三循环延时脉冲的延时间隔为δτ，延时间隔△t为延时间隔△τ的整数倍，所述延时脉冲输出端分别与三路延时脉冲输出电路电连接。
2.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述所述fpga模块通过i2c接口与上位机通信。
3.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述参考时钟电路是ecl差分时钟电路。
4.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：初始脉冲输出端包括第一输出端和第二输出端，所述第一输出端与所述ecl调理电路电连接，第二输出端与所述参考时钟电路通过第一同步电路与参考脉冲输出电路电连接，所述参考脉冲输出电路用于输出同步的初始脉冲。
5.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述延时脉冲输出端与所述参考时钟电路通过第二同步电路与所述延时脉冲输出电路电连接。
6.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述延时脉冲输出电路包括用于将所述延伸脉冲转换成差分信号的差分驱动器和用于将所述差分信号合成为单脉冲输出的脉冲驱动器。
技术总结