本发明涉及线性稳压器技术领域，特别是涉及一种低压差线性稳压器电路。
背景技术：
低压差线性稳压器(lowdropoutregulator，ldo)是集成电路(integratedcircuit，ic)中常用的模块，当输入电源电压、负载变化时，其能够输出稳定的电压值。在低压差线性稳压器中，通常为了稳定输出电压，会在外部放置一个大电容值(～1uf)的外挂电容。如图1所示，为一种典型的低压差线性稳压器结构，在放大器负反馈作用下，y点输出电压会被设定为稳定电位。低压差线性稳压器为了得到稳定的输出电压，需要确保其环路稳定性，在图1所示出的结构中，对环路稳定性影响较大的零极点分布如下：y点对应主极点p1，x点对应次极点p2，ric/rout/cl构成一个左半平面零点z1，z1＝-1/[(ric rout)*cl]，其中，ric为补偿电阻，rout为金属引线形成的走线电阻，cl为外挂电容。
通常低压差线性稳压器为了适应不同应用场景而采取不同的封装类型，如适应fpc(flexibleprintedcircuit；柔性电路板)或pcb(printedcircuitboard；印刷电路板)。不同封装类型的低压差线性稳压器，其引脚(pad)到外挂电容之间的走线电阻会出现一定范围变化(如0.1～1ω)。另外，由于外挂电容本身存在esr(equivalentseriesresistance；等效串联电阻)电阻，也会随选型不同而出现差异。
在低压差线性稳压器电路设计中，理想的补偿为调整零点z1和次极点p2重合，而用零点补偿极点，使环路稳定性大大提高，如图2所示。但是，当ric rout较小时，零点z1远大于次极点p2，会出现相位裕度不够的情况，如图3所示。当ric rout较大时，通常可以满足补偿要求。但在运放芯片内部瞬间抽电流时，会出现较大毛刺，如图4所示。毛刺幅值与(ric rout)*iload成正比，其中，iload为瞬间抽电流。当低压差线性稳压器应用于不同场景时，rout会随之发生变化，因此则无法保证同时兼顾环路稳定性和电源毛刺。
技术实现要素：
为了解决现有技术存在的不足，本发明的目的在于提供一种低压差线性稳压器，在其输出端并联多个的补偿电阻，通过改变多个补偿电阻的连接方式适应不同的外部金属连线形成的走线电阻，降低总电阻的变化范围，提高低压差线性稳压器稳定性。
为实现上述目的，本发明提供的低压差线性稳压器电路，包括，放大器、晶体管、反馈单元、多个补偿电阻，以及多个引脚，其中，
所述放大器的反向输入端与参考电压连接，所述放大器的输出端与所述晶体管的栅极连接；
所述晶体管的源极与外部与电源电压相连接，其漏极经由所述反馈单元与所述放大器正向输入端连接；
所述多个所述补偿电阻的一端连接在所述晶体管的漏极；所述多个所述补偿电阻的另一端分别与所述多个所述引脚连接。
进一步地，所述反馈单元，包括第一电阻、第一可变电阻，所述晶体管的漏极经由所述第一电阻和所述第一可变电阻接地，所述第一电阻和所述第一可变电阻的公共端与所述放大器正向输入端相连接。
进一步地，所述反馈单元为电流源。
进一步地，多个所述引脚中的至少一个通过走线电阻与外挂电容相连接。
进一步地，所述走线电阻为金属走线形成的电阻。
进一步地，所述晶体管为p沟道型晶体管。
进一步地，所述补偿电阻为电阻器件或绕线电阻。
进一步地，所述补偿电阻的数量为4个，阻值分别为0.2ω、0.4ω、0.6ω、0.8ω，走线电阻的阻值在0.1ω以上且0.9ω以下的范围。
更进一步地，多个所述引脚中的至少两个短接。
为实现上述目的，本发明还提供一种稳压芯片，包括，低压差线性稳压器电路以及控制单元，其中，
所述低压差线性稳压器电路为上述的低压差线性稳压器电路；
所述控制单元，控制所述低压差线性稳压器电路的工作。
为实现上述目的，本发明还提供一种信息处理装置，包括，稳压芯片以及中央处理器，其中，
所述稳压芯片，其采用上述的稳压芯片；所述中央处理器与所述稳压芯片之间进行信息交互。
本发明提供的低压差线性稳压器电路，在多个引脚内部分别串联多个第二电阻至晶体管的输出端，可当走线电阻发生变化时，选择不同的补偿电阻的组合进行补偿，可以大幅降低设计难度，提高低压差线性稳压器稳定性并能防止电源毛刺的产生。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术的低压差线性稳压器电路结构示意图。
图2为理想的零极点补偿的曲线示意图；
图3为零极点补偿不足的曲线示意图；
图4为在瞬间抽电流时产生的毛刺示意图；
图5为根据本发明的一个实施例的低压差线性稳压器电路结构示意图；
图6为根据本发明的又一个实施例的低压差线性稳压器电路结构示意图；
图7为根据本发明的稳压芯片结构示意图；
图8为根据本发明的信息处理装置结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
图5为根据本发明的一个实施例的低压差线性稳压器电路结构示意图。如图5所示，本发明的低压差线性稳压器电路，包括，放大器a、晶体管mp、第一电阻r1、可变电阻r2、多个补偿电阻ric1～ricn，以及多个引脚，其中，
放大器a的反向输入端与参考电压vref连接，放大器a的输出端与晶体管mp的栅极(即，x点)连接。
晶体管mp的源极与电源电压相连接，晶体管mp的漏极(即，y点)与第一电阻r1的一端相连接；放大器a的正相输入端、第一电阻r1的另一端和可变电阻r2的一端相连接；可变电阻r2的另一端接地。
多个补偿电阻ric1～ricn的一端并联连接在晶体管mp的漏极，多个补偿电阻ric1～ricn的另一端分别与多个引脚p1～pn相连接。
本发明实施例中，多个引脚p1～pn中的至少一个通过金属引线与外挂电容cl相连接；走线电阻rout为金属走线形成的电阻。
本发明实施例中，晶体管的漏极连接不同的补偿电阻到不同引脚，根据应用场景中金属走线形成的走线电阻rout的不同，选定连接到外挂电容cl的引脚，从而达到补偿走线电阻rout的目的。
本发明实施例中，多个补偿电阻ric1～ricn可以是电阻器件，也可以是绕线电阻。
本发明实施例中，优选具有4个补偿电阻ric1～4。更优选地，补偿电阻ric1～4分别选取0.2ω、0.4ω、0.6ω、0.8ω，当走线电阻rout在大于0.1ω小于0.9ω(变化0.8ω)的范围时，能够将总电阻精确控制到大于0.9ω小于1.1ω(变化0.2ω)的变化范围内。
本发明实施例中，第一电阻r1、第一可变电阻r2组成放大器a的反馈单元，实际应用中，也可以采用电流源等作为反馈单元。
本发明实施例的低压差线性稳压器电路，可以大幅降低设计难度，提高低压差线性稳压器稳定性，防止电源毛刺的产生。
实施例2
图6为根据本发明的又一个实施例的低压差线性稳压器电路结构示意图,如图6所示，本发明的低压差线性稳压器电路，与实施例1的低压差线性稳压器电路相比，区别在于，多个引脚p1～pn中的至少两个短接并通过金属引线与外挂电容cl相连接。
本发明实施例的低压差线性稳压器电路，能够进一步提高总电阻精度，进而大幅降低设计难度，提高低压差线性稳压器的稳定性并能防止电源毛刺的产生。
实施例3
本发明的实施例还提供一种稳压芯片，图7为根据本发明的稳压芯片结构示意图，如图7所示，本发明的稳压芯片70，包括，低压差线性稳压器电路71以及控制单元72，其中，
低压差线性稳压器电路71为上述实施例中的低压差线性稳压器电路。
控制单元72，用于控制低压差线性稳压器电路71的工作，提升其输出电压的稳定性。
稳压芯片70的一个管脚作为低压差线性稳压器电路71的引脚，通过金属走线与外挂电容相连接。
实施例4
本发明的实施例还提供一种信息处理装置，图8为根据本发明的信息处理装置结构示意图，如图8所示，本发明的信息处理装置80，包括，稳压芯片81以及中央处理器82，其中，
稳压芯片81，其采用上述实施例中的稳压芯片70。
中央处理器82与稳压芯片81之间进行信息交互。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
1.一种低压差线性稳压器电路，其特征在于，包括，放大器、晶体管、反馈单元、多个补偿电阻，以及多个引脚，其中，
所述放大器的反向输入端与参考电压连接，所述放大器的输出端与所述晶体管的栅极连接；
所述晶体管的源极与外部与电源电压相连接，其漏极经由所述反馈单元与所述放大器正向输入端连接；
所述多个所述补偿电阻的一端连接在所述晶体管的漏极；所述多个所述补偿电阻的另一端分别与所述多个所述引脚连接。
2.根据权利要求1所述的低压差线性稳压器电路，其特征在于，所述反馈单元，包括第一电阻、第一可变电阻，所述晶体管的漏极经由所述第一电阻和所述第一可变电阻接地，所述第一电阻和所述第一可变电阻的公共端与所述放大器正向输入端相连接。
3.根据权利要求1所述的低压差线性稳压器电路，其特征在于，所述反馈单元为电流源。
4.根据权利要求1所述的低压差线性稳压器电路，其特征在于，多个所述引脚中的至少一个通过走线电阻与外挂电容相连接。
5.根据权利要求1所述的低压差线性稳压器电路，其特征在于，所述走线电阻为金属走线形成的电阻。
6.根据权利要求1所述的低压差线性稳压器电路，其特征在于，所述晶体管为p沟道型晶体管。
7.根据权利要求1所述的提升低压差线性稳压器稳定性电路，其特征在于，
所述补偿电阻为电阻器件或绕线电阻。
8.根据权利要求1所述的低压差线性稳压器电路，其特征在于，
所述补偿电阻的数量为4个，阻值分别为0.2ω、0.4ω、0.6ω、0.8ω，走线电阻的阻值在0.1ω以上且0.9ω以下的范围。
9.根据权利要求1至8中任一项所述的低压差线性稳压器电路，其特征在于，
多个所述引脚中的至少两个短接。
10.一种稳压芯片，其特征在于，包括，低压差线性稳压器电路以及控制单元，其中，
所述低压差线性稳压器电路为权利要求1-9任一项所述的低压差线性稳压器电路；
所述控制单元，控制所述低压差线性稳压器电路的工作。
11.一种信息处理装置，其特征在于，包括，稳压芯片以及中央处理器，其中，
所述稳压芯片，其采用权利要求10所述的稳压芯片；
所述中央处理器与所述稳压芯片之间进行信息交互。
技术总结