本发明涉及超大规模集成电路技术领域，特别涉及一种可重构阵列时钟门控控制方法、装置、设备及介质。
背景技术：
随着处理器设计的复杂度逐渐提升，性能也在逐渐攀升，但是随之而来的功耗问题也逐渐成为芯片设计时所着重考虑的问题。在更低的能耗下实现更高的性能是芯片设计所追寻的目标。芯片的功耗主要分为动态功耗和静态功耗。而芯片中动态功率的很大一部分是分配在时钟的网络中。高达50％甚至更多的动态功耗可以消耗在时钟缓冲器中。这个结果很直观，因为这些缓冲器在系统中的切换率最高，数量很多，而且它们通常具有很高的驱动强度，以最大限度地减少时钟延迟。此外，即使输入和输出保持不变，接收时钟的触发器也会耗散一些动态功耗。针对减少时钟翻转所带来的大量功耗，最常见方法是在不需要时钟时关闭时钟，此种方法被称为时钟门控。
按照控制层次区分，时钟门控主要分为模块级别的时钟门控和直接针对寄存器的时钟门控。针对模块级别的时钟门控是直接打开或者关闭整个模块的时钟，如果一个模块存在整个模块都不工作的情况，即可选用此种门控方式。由于关闭了整个模块的时钟，此种方法可以显著地降低时钟翻转带来的功耗，且门控模块相对来说，面积消耗较小，但是相对于另一种级别的门控来说，灵活性较差，适用要求较高。对于直接针对寄存器的时钟门控来说，由于针对具体寄存器进行操作，所以更加适合某一个模块内频繁输出先需要工作和不需要工作的区域，可以更加灵活地控制模块时钟的开闭。但是由于针对各种寄存器都有相应的门控模块，所以面积开销相对较大，设计也更为复杂。
而针对寄存器级别的时钟门控，最直接的做法是与门门控，即：将时钟信号与门控信号作“与”操作，再将输出的信号接入下级电路即可通过门控信号打开或关闭下级模块的时钟。但是这种操作会在门控信号不稳定时给输出时钟带来毛刺跳变，从而影响下级电路功能。故在与门门控的基础上加入不同的模块即可形成不同的门控种类。
根据所加入门控的模块不同，又可分为锁存时钟门控和寄存时钟门控。锁存时钟门控在与门前端加入锁存器。锁存门控可以在时钟的上升沿判断是否有时钟的使能信号，而与其他时刻无关，极大地降低了使能信号抖动毛刺对后级模块的影响。另一种是寄存门控，即在与门之前加入一个d触发器也可以达到同样的消除毛刺的效果。
目前，在实际的soc芯片设计中使用更多的是锁存门控。这是因为一颗soc芯片中需要使用大量的时钟门控单元用以降低功耗。所以工艺工厂通常会把门控时钟做成一个标准单元，其线时延是可控和不变的。并且相对于寄存器来说，锁存器可以相对于d触发器单元来说节省了一个锁存器的面积，而这在有大量门控时钟的情况下是非常可观的。
可见，现有技术中无论是模块级别的时钟门控还是直接针对寄存器的时钟门控，都是针对各个模块和各个寄存器分别具体进行时钟门控，使得时钟门控灵活性差，时钟门控控制过程复杂。
技术实现要素：
本发明实施例提供了一种可重构阵列时钟门控控制方法，以解决现有技术中时钟门控存在的灵活性差、控制过程复杂的技术问题。该方法包括：
将可重构阵列划分为输出端口、先进可扩展接口(axi)总线和可重构处理单元三个区域，分别判断每个区域的运行情况；
根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭。
本发明实施例还提供了一种可重构阵列时钟门控控制装置，以解决现有技术中时钟门控存在的灵活性差、控制过程复杂的技术问题。该装置包括：
运行情况判断模块，用于区域划分模块，用于将可重构阵列划分为输出端口、axi总线和可重构处理单元三个区域，分别判断每个区域的运行情况；
时钟门控控制模块，用于根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭。
本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意的可重构阵列时钟门控控制方法，以解决现有技术中时钟门控存在的灵活性差、控制过程复杂的技术问题。
本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述任意的可重构阵列时钟门控控制方法的计算机程序，以解决现有技术中时钟门控存在的灵活性差、控制过程复杂的技术问题。
在本发明实施例中，提出了将可重构阵列划分为输出端口、axi总线和可重构处理单元三个区域，分别判断每个区域的运行情况，进而根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭，实现了分别自适应地、自主地动态分区域控制各个区域的时钟的开启或关闭，提出了分层次、分区域控制时钟的方式，即哪个区域的运行情况为运行，则控制哪个区域的时钟开启，否则，控制区域的时钟关闭，与现有技术中的时钟门控方式相比，在降低功耗的同时，有利于提高时钟门控的灵活性，有利于降低时钟门控过程的复杂度。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1是本发明实施例提供的一种可重构阵列时钟门控控制方法的流程图；
图2是本发明实施例提供的一种计算机设备的结构框图；
图3是本发明实施例提供的一种可重构阵列时钟门控控制装置的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
在本发明实施例中，提供了一种可重构阵列时钟门控控制方法，如图1所示，该方法包括：
步骤102：将可重构阵列划分为输出端口、axi总线和可重构处理单元三个区域，分别判断每个区域的运行情况；
步骤104：根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭。
由图1所示的流程可知，在本发明实施例中，提出了将可重构阵列划分为输出端口、axi总线和可重构处理单元三个区域，分别判断每个区域的运行情况，进而根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭，实现了分别自适应地、自主地动态分区域控制各个区域的时钟的开启或关闭，提出了分层次、分区域控制时钟的方式，即哪个区域的运行情况为运行，则控制哪个区域的时钟开启，否则，控制区域的时钟关闭，与现有技术中的时钟门控方式相比，在降低功耗的同时，有利于提高时钟门控的灵活性，有利于降低时钟门控过程的复杂度。
具体实施时，上述区域划分并不是真实的划分区域，而是从结构或层次的意义上划分区域，将整个粗粒度可重构阵列(coarsegrainedreconfigurablearray，简称为cgra)划分为输出端口、axi(advancedextensibleinterface，先进可扩展接口)总线和可重构处理单元(reconfigurableprocessorunit，简称为rpu)三个区域后，可以分别动态对三个区域进行时钟控制，进而实现了可以通过顶层模块时钟对整个cgra的不同工作单元进行控制。
具体实施时，为了实现单独根据输出端口的运行情况来控制输出端口的时钟，在本实施例中，输出端口可以包括ahb0-32(ahb，先进高性能总线)总线以及ahb0-32总线上基于risc-v(risc-v是一种基于精简指令集(risc)原则的开源指令集架构)的cpu和增强型静态随机存取存储器，当三者中任意之一或任意组合(即ahb0-32总线、基于risc-v的cpu和增强型静态随机存取存储器三者中任意一个或多个)中存在输入信息时，判断所述输出端口的运行情况为运行，则将第一使能信号控制为高电平，控制所述输出端口的时钟开启，否则，将所述第一使能信号控制为低电平，控制所述输出端口的时钟关闭。
具体的，上述输入信息可以是输入的数据、信号、指令等信息，上述运行情况可以包括运行和停止运作两种情况，当判断运行情况为运行时，则将第一使能信号控制为高电平，控制所述输出端口的时钟开启，时钟信号进入输出端口，系统开始运作，否则，将所述第一使能信号控制为低电平，控制所述输出端口的时钟关闭。
具体实施时，上述第一使能信号可以标记为u0-icg信号，上述第一使能信号可以是信号位宽为1的信号。
具体实施时，为了实现单独根据axi总线的运行情况来控制axi总线的时钟，在本实施例中，所述axi总线包括所述可重构阵列中所有axi总线中的200m时钟信号，当所述axi总线上存在输入信息时，判断所述axi总线的运行情况为运行，则将第二使能信号控制为高电平，控制所述axi总线的时钟开启，否则，将所述第二使能信号控制为低电平，控制所述axi总线的时钟关闭。
具体实施时，所有axi总线可以包括ahb1-256、ahb2-64、dma(directmemoryaccess，直接存储器访问)等总线，当判断运行情况为运行时，则将第二使能信号控制为高电平，控制axi总线的时钟开启，时钟信号进入axi总线，系统开始运作，否则，将所述第二使能信号控制为低电平，控制所述axi总线的时钟关闭。
具体实施时，上述第二使能信号可以标记为u1-icg信号，上述第二使能信号可以是信号位宽为1的信号。
具体实施时，为了实现单独根据可重构处理单元的运行情况来控制可重构处理单元的时钟，在本实施例中，针对每个可重构处理单元，当该可重构处理单元存在输入信息时，判断该可重构处理单元的运行情况为运行，则将该可重构处理单元的第三使能信号控制为高电平，控制该可重构处理单元的时钟开启，否则，将该可重构处理单元的所述第三使能信号控制为低电平，控制该可重构处理单元的时钟关闭，其中，每个可重构处理单元连接一个所述第三使能信号。
具体实施时，第三使能信号可以标记为u2-icg，整个cgra结构中共拥有两个rpu，故需要两个u2-icg信号，每个u2-icg信号连接一个rpu，每个u2-icg信号控制各自的rpu。即当判断一个rpu的运行情况为运行时，则将该rpu连接的第三使能信号控制为高电平，控制该rpu的时钟开启，时钟信号进入该rpu，开始运作，否则，将该rpu连接的第三使能信号控制为低电平，控制该rpu的时钟关闭。
具体的，上述第三使能信号可以是信号位宽为1的信号。
具体实施时，为了进一步提高时钟门控的灵活性、自适应性，在本实施例中，针对可重构处理单元进一步再进行分层次的时钟门控，例如，针对每个可重构处理单元中的每个处理单元阵列，当该处理单元阵列所在的可重构处理单元的所述第三使能信号为高电平且该处理单元阵列存在输入信息时，判断该处理单元阵列的运行情况为运行，则将该处理单元阵列的第四使能信号控制为高电平，控制该处理单元阵列的时钟开启，否则，将该处理单元阵列的所述第四使能信号控制为低电平，控制该处理单元阵列的时钟关闭，其中，每个可重构处理单元中的每个处理单元阵列连接一个所述第四使能信号；
针对每个处理单元阵列中的每个处理单元，当该处理单元所在的处理单元阵列的所述第四使能信号为高电平且该处理单元存在输入信息时，判断该处理单元的运行情况为运行，则将该处理单元的第五使能信号控制为高电平，控制该处理单元的时钟开启，否则，将该处理单元的所述第五使能信号控制为低电平，控制该处理单元的时钟关闭，其中，每个处理单元阵列中的每个处理单元连接一个所述第五使能信号。
具体的，每个rpu拥有4个处理单元阵列(processingelementsarray，简称为pea)，因此，针对每个rpu需要有四个第四使能信号，每个pea连接一个第四使能信号，当判断某个rpu中的某个pea的运行情况为运行时，则将该pea连接的第四使能信号控制为高电平，控制该pea的时钟开启，时钟信号进入该pea，开始运作，否则，将该pea连接的第四使能信号控制为低电平，控制该pea的时钟关闭，进而在实现每个rpu单独控制时钟的同时，每个rpu中的pea也单独控制时钟，实现pea级别的时钟控制。
具体实施时，pea时钟控制的信息可以记录的寄存器中，如下表1所示，其中，base_addr取16。
表1
具体实施时，针对每个pea均有64个处理单元(pe)，因此，针对每个pea需要有64个第五使能信号，每个pe连接一个第五使能信号，当判断某个pea中的某个pe的运行情况为运行时，则将该pe连接的第五使能信号控制为高电平，控制该pe的时钟开启，时钟信号进入该pe，开始运作，否则，将该pe连接的第五使能信号控制为低电平，控制该pe的时钟关闭，进而在实现每个pea单独控制时钟的同时，每个pea中的pe也单独控制时钟，实现pe级别的时钟控制。
具体的，上述第四使能信号和第五使能信号也可以是信号位宽为1的信号。
在本实施例中，提供了一种计算机设备，如图2所示，包括存储器202、处理器204及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意的可重构阵列时钟门控控制方法。
具体的，该计算机设备可以是计算机终端、服务器或者类似的运算装置。
在本实施例中，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述任意的可重构阵列时钟门控控制方法的计算机程序。
具体的，计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机可读存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读存储介质不包括暂存电脑可读媒体(transitorymedia)，如调制的数据信号和载波。
基于同一发明构思，本发明实施例中还提供了一种可重构阵列时钟门控控制装置，如下面的实施例所述。由于可重构阵列时钟门控控制装置解决问题的原理与可重构阵列时钟门控控制方法相似，因此可重构阵列时钟门控控制装置的实施可以参见可重构阵列时钟门控控制方法的实施，重复之处不再赘述。以下所使用的，术语“单元”或者“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图3是本发明实施例的可重构阵列时钟门控控制装置的一种结构框图，如图3所示，该装置包括：
运行情况判断模块302，用于区域划分模块，用于将可重构阵列划分为输出端口、axi总线和可重构处理单元三个区域，分别判断每个区域的运行情况；
时钟门控控制模块304，用于根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭。
在一个实施例中，所述时钟门控控制模块，包括：
第一时钟门控控制单元，用于所述输出端口包括ahb0-32总线以及ahb0-32总线上基于risc-v的cpu和增强型静态随机存取存储器，当三者中任意之一或任意组合中存在输入信息时，判断所述输出端口的运行情况为运行，则将第一使能信号控制为高电平，控制所述输出端口的时钟开启，否则，将所述第一使能信号控制为低电平，控制所述输出端口的时钟关闭。
在一个实施例中，所述时钟门控控制模块，包括：
第二时钟门控控制单元，用于所述axi总线包括所述可重构阵列中所有axi总线中的200m时钟信号，当所述axi总线上存在输入信息时，判断所述axi总线的运行情况为运行，则将第二使能信号控制为高电平，控制所述axi总线的时钟开启，否则，将所述第二使能信号控制为低电平，控制所述axi总线的时钟关闭。
在一个实施例中，所述时钟门控控制模块，包括：
第三时钟门控控制单元，用于针对每个可重构处理单元，当该可重构处理单元存在输入信息时，判断该可重构处理单元的运行情况为运行，则将该可重构处理单元的第三使能信号控制为高电平，控制该可重构处理单元的时钟开启，否则，将该可重构处理单元的所述第三使能信号控制为低电平，控制该可重构处理单元的时钟关闭，其中，每个可重构处理单元连接一个所述第三使能信号。
在一个实施例中，所述第三时钟门控控制单元，还用于针对每个可重构处理单元中的每个处理单元阵列，当该处理单元阵列所在的可重构处理单元的所述第三使能信号为高电平且该处理单元阵列存在输入信息时，判断该处理单元阵列的运行情况为运行，则将该处理单元阵列的第四使能信号控制为高电平，控制该处理单元阵列的时钟开启，否则，将该处理单元阵列的所述第四使能信号控制为低电平，控制该处理单元阵列的时钟关闭，其中，每个可重构处理单元中的每个处理单元阵列连接一个所述第四使能信号；
针对每个处理单元阵列中的每个处理单元，当该处理单元所在的处理单元阵列的所述第四使能信号为高电平且该处理单元存在输入信息时，判断该处理单元的运行情况为运行，则将该处理单元的第五使能信号控制为高电平，控制该处理单元的时钟开启，否则，将该处理单元的所述第五使能信号控制为低电平，控制该处理单元的时钟关闭，其中，每个处理单元阵列中的每个处理单元连接一个所述第五使能信号。
本发明实施例实现了如下技术效果：提出了将可重构阵列划分为输出端口、axi总线和可重构处理单元三个区域，分别判断每个区域的运行情况，进而根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭，实现了分别自适应地、自主地动态分区域控制各个区域的时钟的开启或关闭，提出了分层次、分区域控制时钟的方式，即哪个区域的运行情况为运行，则控制哪个区域的时钟开启，否则，控制区域的时钟关闭，与现有技术中的时钟门控方式相比，在降低功耗的同时，有利于提高时钟门控的灵活性，有利于降低时钟门控过程的复杂度。
显然，本领域的技术人员应该明白，上述的本发明实施例的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明实施例不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
1.一种可重构阵列时钟门控控制方法，其特征在于，包括：
将可重构阵列划分为输出端口、先进可扩展接口总线和可重构处理单元三个区域，分别判断每个区域的运行情况；
根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭。
2.如权利要求1所述的可重构阵列时钟门控控制方法，其特征在于，通过使能信号动态控制所述输出端口的时钟的开启或关闭，包括：
所述输出端口包括ahb0-32总线以及ahb0-32总线上基于risc-v的cpu和增强型静态随机存取存储器，当三者中任意之一或任意组合中存在输入信息时，判断所述输出端口的运行情况为运行，则将第一使能信号控制为高电平，控制所述输出端口的时钟开启，否则，将所述第一使能信号控制为低电平，控制所述输出端口的时钟关闭。
3.如权利要求1所述的可重构阵列时钟门控控制方法，其特征在于，通过使能信号动态控制所述先进可扩展接口总线的时钟的开启或关闭，包括：
所述先进可扩展接口总线包括所述可重构阵列中所有先进可扩展接口总线中的200m时钟信号，当所述先进可扩展接口总线上存在输入信息时，判断所述先进可扩展接口总线的运行情况为运行，则将第二使能信号控制为高电平，控制所述先进可扩展接口总线的时钟开启，否则，将所述第二使能信号控制为低电平，控制所述先进可扩展接口总线的时钟关闭。
4.如权利要求1至3中任一项所述的可重构阵列时钟门控控制方法，其特征在于，通过使能信号动态控制所述可重构处理单元的时钟的开启或关闭，包括：
针对每个可重构处理单元，当该可重构处理单元存在输入信息时，判断该可重构处理单元的运行情况为运行，则将该可重构处理单元的第三使能信号控制为高电平，控制该可重构处理单元的时钟开启，否则，将该可重构处理单元的所述第三使能信号控制为低电平，控制该可重构处理单元的时钟关闭，其中，每个可重构处理单元连接一个所述第三使能信号。
5.如权利要求4所述的可重构阵列时钟门控控制方法，其特征在于，还包括：
针对每个可重构处理单元中的每个处理单元阵列，当该处理单元阵列所在的可重构处理单元的所述第三使能信号为高电平且该处理单元阵列存在输入信息时，判断该处理单元阵列的运行情况为运行，则将该处理单元阵列的第四使能信号控制为高电平，控制该处理单元阵列的时钟开启，否则，将该处理单元阵列的所述第四使能信号控制为低电平，控制该处理单元阵列的时钟关闭，其中，每个可重构处理单元中的每个处理单元阵列连接一个所述第四使能信号；
针对每个处理单元阵列中的每个处理单元，当该处理单元所在的处理单元阵列的所述第四使能信号为高电平且该处理单元存在输入信息时，判断该处理单元的运行情况为运行，则将该处理单元的第五使能信号控制为高电平，控制该处理单元的时钟开启，否则，将该处理单元的所述第五使能信号控制为低电平，控制该处理单元的时钟关闭，其中，每个处理单元阵列中的每个处理单元连接一个所述第五使能信号。
6.一种可重构阵列时钟门控控制装置，其特征在于，包括：
运行情况判断模块，用于区域划分模块，用于将可重构阵列划分为输出端口、先进可扩展接口总线和可重构处理单元三个区域，分别判断每个区域的运行情况；
时钟门控控制模块，用于根据每个区域的运行情况，通过使能信号分别动态控制各个区域的时钟的开启或关闭。
7.如权利要求6所述的可重构阵列时钟门控控制装置，其特征在于，所述时钟门控控制模块，包括：
第一时钟门控控制单元，用于所述输出端口包括ahb0-32总线以及ahb0-32总线上基于risc-v的cpu和增强型静态随机存取存储器，当三者中任意之一或任意组合中存在输入信息时，判断所述输出端口的运行情况为运行，则将第一使能信号控制为高电平，控制所述输出端口的时钟开启，否则，将所述第一使能信号控制为低电平，控制所述输出端口的时钟关闭。
8.如权利要求6所述的可重构阵列时钟门控控制装置，其特征在于，所述时钟门控控制模块，包括：
第二时钟门控控制单元，用于所述先进可扩展接口总线包括所述可重构阵列中所有先进可扩展接口总线中的200m时钟信号，当所述先进可扩展接口总线上存在输入信息时，判断所述先进可扩展接口总线的运行情况为运行，则将第二使能信号控制为高电平，控制所述先进可扩展接口总线的时钟开启，否则，将所述第二使能信号控制为低电平，控制所述先进可扩展接口总线的时钟关闭。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的可重构阵列时钟门控控制方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有执行权利要求1至5中任一项所述的可重构阵列时钟门控控制方法的计算机程序。
技术总结