本发明涉及集成电路
技术领域：
，尤其涉及一种层次化的多rpu多pea的可重构处理器。
背景技术：
：本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。以冯诺依曼架构为核心的计算机和微处理器在过去取得了巨大的成功，因为以指令流驱动为特征的处理器通常具有很强的灵活性。目前，指令流驱动的处理器通常包括通用处理器(generalpurposeprocesser,gpp)、可编程数字信号处理器(programmabledigitalsignalprocessor,pdsp)、专用指令集处理器(applicationspecificinstruction-setprocessor,asip)和嵌入式处理器。然而，也正是由于指令驱动的执行方式，以及有限的计算单元和存储带宽，此类处理器的性能和功耗很不理想，无法满足与日俱增的应用计算需求。例如，经典mips架构的通用处理器中，完整执行一条指令就包括取指、译码、寄存器访问、执行和数据回写这五个步骤。其中，只有“执行”这一步是真正所需要的操作。与指令流驱动对应的是数据流驱动，相应的计算被称为定制计算或专用计算。上世纪90年代兴起的专用集成电路(applicationspecificintegratedcircuits,asic)采用的就是数据流驱动的计算架构。这一架构与通用处理器的最大差别就在于前者的行为是确定的，控制向量事先存储在控制器中，等待数据流去触发不同的状态即可。asic无需指令集，可以针对不同的应用去设计最优的数据通路，从而达到优良的性能和较低的功耗。但是asic也存在致命的缺陷，因为它的灵活性和可扩展性极差，无法适用于日益演变的应用场景和功能。随着制程向着7nm甚至5nm推进，专用集成电路的制造费用变得非常昂贵，其漫长的设计周期也制约了它的向前发展。20世纪60年代，加州大学洛杉矶分校的estrin提出了可重构计算的雏形，即可重构硬件根据任务的计算特点，通过裁剪和重组可以达到加速执行某一特定任务的目的。场域可编程门阵列(fieldprogrammablegatearray,fpga)是一种可重构的硬件，它利用硬件描述语言(vhdl和veriloghdl)和特殊的工艺(eeprom、sram和反熔丝等)，可以将设计快速映射成实际的电路。fpga也有其缺点，那就是设计的粒度太小、造价昂贵以及性能较asic差。在这些背景下，一种粗粒度可重构架构(coarse-grainedreconfigurablearchitecture,cgra)的处理器应运而生。粒度是指可重构处理器数据通路中运算单元的数据位宽度，一般将大于等于4bit的粒度称为粗粒度。一般情况下，粒度越大的可重构处理器所需的配置信息越少，重构数据通路的速度也就越快，但是其灵活性也就越低。现如今，人工智能的应用为处理器带来了新的挑战，它要求处理器的算力更强，面对不同人工智能算法要具有更优化的计算策略。cgra本身的架构特点使其能够较好地满足这些应用需求，因为它兼具通用处理器的灵活性和asic的高性能。因此，急需一种兼具灵活性和高性能的cgra处理器。技术实现要素：本发明实施例提供一种层次化的多rpu多pea的可重构处理器，用以提供一种兼具灵活性和高性能的可重构处理器，该处理器包括：4个可重构处理器块rpu；其中，每个rpu包括：4个处理单元阵列pea；其中，每个pea包括：8×8个处理单元pe，以及与8×8个pe配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器本发明实施例中，层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，与现有技术中不能兼具灵活性和高性能可重构处理器技术方案相比，包括：4个可重构处理器块rpu；其中，每个rpu包括：4个处理单元阵列pea；其中，每个pea包括：8×8个处理单元pe，以及与8×8个pe配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器，可以通过层次化的多rpu多pea的粗粒度可重构阵列的结构，使得处理器的扩展变得简单，提升了灵活性，并降低了设计和控制的复杂度，能够间接地降低功耗，提升了性能。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1为本发明实施例中层次化的多rpu多pea的可重构处理器的结构示意图；图2为本发明又一实施例中可重构处理器的结构示意图；图3为本发明实施例中cgra接口示意图；图4为本发明实施例中pea结构图；图5为本发明实施例中pea阵列的片上互连原理图；图6为本发明实施例中数据共享存储器(sm)的结构图；图7为本发明实施例中数据共享存储器的地址空间分配示意图；图8为本发明实施例中多个pea之间sm数据交互的示意图；图9为本发明实施例中不同pea-sm之间任务流水执行示意图；图10为本发明实施例中pe结构示意图；图11为本发明实施例中pe单元的四级流水线示意图；图12为本发明实施例中pe单元不停顿地完美流水执行示意图；图13为本发明实施例中pe单元在配置迭代运算下的非完美流水执行；图14为本发明实施例中cache的组织结构示意图。具体实施方式为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。本发明实施例涉及了一种可重构处理器，该可重构处理器为一种易扩展的层次化的多可重构处理器块(reconfigurableprocessingunit，rpu)、多处理单元阵列(processingelementarray，pea)的粗粒度可重构架构(coarse-grainedreconfigurablearchitecture，cgra)的集成方案，涉及到大规模集成电路(verylargescaleintegration，vlsi)和计算机体系结构等领域。下面介绍发明人提出本发明实施例的可重构处理器的思路。为了满足人工智能的应用为处理器新的挑战，即它要求处理器的算力更强，面对不同人工智能算法要具有更优化的计算策略的目的，发明人提出的粗粒度可重构处理器的指标如下表1所示：表1：粗粒度可重构处理器的指标制造工艺smic40nmcmos粗粒度单元32-bit计算单元不少于512个最高工作频率不低于450mhz运算能力不低于2000gops@8-bit片上存储容量不少于16mbits运算能效相比同类sram型fpga，能效比x5如上表1所示，为满足项目指标要求的运算能力不低于2000gops@8-bit，假设计算处理单元的位宽为32bit，工作频率不低于450mhz，那么本专利设计的可重构计算阵列能够运行到500mhz以上，且在全流水的情况下一个周期完成一个运算，理论上需要的粗粒度处理单元pe的数目可以由以下公式估算：由上所述可知，本发明实施例涉及的粗粒度可重构处理单元阵列的规模非常大，所以必须对其进行合理集成，以避免单个超大的pea阵列的出现。经过综合考虑之后，发明人提出了一种层次化的多rpu多pea的可重构处理器，下面对该处理器进行详细介绍。图1为本发明实施例中层次化的多rpu多pea的可重构处理器的结构示意图，如图1所示，该处理包括：4个可重构处理器块rpu；其中，每个rpu包括：4个处理单元阵列pea；其中，每个pea包括：8×8个处理单元pe，以及与8×8个pe配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器。因此，本发明实施例提供的可重构处理器采用4个rpu单元，每个rpu包含4个pea阵列，每个pea阵列包含8×8个pe(processingelement，处理单元)。通过此种多rpu多pea的粗粒度可重构阵列的结构，发明人可以使得处理器的扩展变得简单，并降低设计和控制的复杂度，能够间接地降低功耗，提升性能。可重构处理器，即粗粒度可重构阵列的规模大小及其组织结构如图1所示。如图1所示，每个pea阵列除了包含8×8共64个pe处理单元之外，还包括处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器(sharedmemory)。pe通过这些控制器、总线和存储器完成配置的读取和数据的交互与传输。介绍完可重构阵列的大致内容，下面介绍粗粒度可重构处理器的总体架构。cgra的总体架构如图2所示，每个rpu单元除了包括4个pea阵列之外，还集成了内部主控riscv(一种精简指令集的处理器)、esram(embeddedsram，嵌入式静态随机存取存储器)、dmac(directmemoryaccesscontrol，直接存储器访问控制器)、一级数据cache(l1datacache，一级数据缓冲存储器)、一级配置cache(l1contextcache，一级配置缓冲存储器)和负责互连的总线及接口。cgra除了包含4个rpu单元之外，还集成了外部主控riscv、esram、dmac、ddrctrl、二级数据cache(l2datacache，二级数据缓冲存储器)、二级配置cache(l2contextcache，二级配置缓冲存储器)、通用异步传输收发器(uart)、计时器单元timer、中断控制intc和其他总线及接口。图2英文说明：cgra：粗粒度可重构架构，coarse-grainedreconfigurablearchitecture；esram：embeddedsram，嵌入式静态随机存取存储器；dmac：directmemoryaccess，直接存储器访问控制器；ddrctrl：doubledataratesynchronousdynamicrandomaccessmemorycontrol，双倍数据率同步动态随机存取存储器；risc-v：一种精简指令集，可以不翻译；axi：advancedextensibleinterface，先进可扩展总线，是一种总线协议；apb：advancedperipheralbus，先进外围总线，是一种总线协议；ahb：advancedhighperformancebus，先进高性能总线，是一种总线协议；emi：externalmemoryinterface，外部存储器接口，是一种总线协议；intc：interruptcontrol，中断控制器；timer：定时器；uart：universalasynchronousreceiver/transmitter，通用异步收发传输器；l1datacache：一级数据高速缓存；l1contextcache：一级配置高速缓存；l2datacache：二级数据高速缓存；l2contextcache：二级配置高速缓存；rpu：reconfigurableprocessingunit，可重构处理器块；pea：processingelementarray：处理单元阵列；datacontrol：数据控制器；sharedmemory：数据共享存储器；peacontrol：处理单元处理单元阵列控制器；contextcontrol：配置控制器；coprocessorinterface：协处理器接口；pectrl：处理单元控制器；deb：debug调试模块；cm：contextmemory，配置存储器；router：路由器；alu：algorithmlogicunit，算数逻辑单元；mul：multiplier，乘法器；lsu：load/storeunit，访存单元；lr：localregister，局部寄存器；globalreg：全局寄存器。通过上述可知，在一个实施例中，上述层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器还可以包括：外部主控、高速内存、二级数据缓冲存储器和二级配置缓冲存储器；每个rpu还包括：内部主控、高速内存、一级数据缓冲存储器和一级配置缓冲存储器。下面接着介绍cgra系统接口。cgra的系统设计接口如图3所示，cgra的接口分为5类：1.时钟信号，分别为总线时钟和cgra工作时钟，其中总线时钟为200m，cgra时钟为500m。2.时钟使能信号，共四根，用于cgra工作时钟的使能有效信号，每一根分别控制cgra中的一个状态控制核。3.复位信号，分别为总线复位信号与cgra工作复位信号。其中cgra工作复位信号分为四根，每一根分别控制cgra中的一个状态控制器核。4.清空信号，用于清空整个cgra中的cache缓存的信号。5.总线信号，分别为axi_master总线和axi_slave总线，其中slave总线用于外部设备控制整个cgra的访问，master总线用于cgra访问外部设备。cgra的工作模式是这样的：首先是准备步骤，ddrctrl启动并引导初始化程序，引导主控riscv启动，然后片外的ddr在ddrctrl的控制下通过axi总线将程序包(包括数据包和配置包)搬运至esram；接着进行第一步，外部主控初始化rpu的内部主控，配置并使能rpu的dma，同时把rpu对应的程序包(包括当前所需执行的配置包和数据包)的初始地址信息写入到rpu的esram；第二步，rpu内部的dma主动发起对外部ddr的访问请求，根据已载入的初始信息，将程序包(包括当前所需执行的配置包和数据包)的地址及长度写入到rpu内部的esram；第三步，外部主控轮询rpu的dma的配置寄存器，发现数据传输完成，即释放rpu复位，然后程序包开始执行，从esram中读取配置包地址和大小、数据包地址和大小，通过协处理器接口发送给pea；第四步：pea内的数据和配置控制器根据得到的配置包地址和大小、数据包地址和大小发起对外部l1/l2cache和ddr的访问请求；第五步，将pea具体的配置包和数据包，分别搬运到pe内部的配置存储器cm和pea内部的数据共享存储器sm；第六步：rpu内部的pea阵列，根据pe内部cm的配置信息和pea内部sm的数据，并行执行对应的计算任务。当pea完成本套配置包和数据包的计算时，则将最终的计算结果写回到pea阵列上的共享存储器sm；第七步，当pea计算完成当前的配置包和数据包时，pea根据pe产生的cp_finish信号和pe_finish信号，判断是否继续请求下一套配置包和数据包，同时rpu根据需要，把pea上sm的数据写回l1/l2cache或ddr，供其它pea、rpu或外部设备使用。介绍完cgra的总体架构、系统接口和工作模式，我们可以看到，cgra的数据和配置的搬运是以这样的层次逐级进行的：1.数据：ddr→esram→二级数据cache→一级数据cache→基于pea的集中共享存储单元sm(sharedmemory)2.配置：ddr→esram→二级配置cache→一级配置cache→基于pe的分布式配置存储单元cm(contextmemory)。cgra是在后摩尔定律时代以及人工智能逐渐兴起的背景下发展出来的一种计算架构，它区别于传统的冯诺依曼架构，具有异构化和分布式的特征，针对不同运算可以实时改变数据通路，达到最优的运算性能。综上，本发明实施例提供的可重构处理器的优点是：首先，为了达到项目的指标要求，该cgra需要1000个左右pe处理单元。该发明实现的层次化的结构，将1024个pe划分到不同的pea阵列和rpu模块，使得系统的层次更加清晰，cgra的扩展变得容易，并降低设计和控制的难度。其次，cgra的数据和配置的存储及传输也需要有一定的层次。类似于传统的计算机体系结构，数据或配置从片外搬运到cgra片上时，经过的存储器大小逐级减小、速度逐级增大，直到数据或配置达到各自pe上的存储单元。如上所述，介绍了所发明的cgra的指标、阵列设计、架构设计和系统接口，对整个cgra进行了初步介绍和整体概览。下面，将继续深入其内部，进一步地阐述cgra的工作原理、集成方式和其他技术细节，以便于理解本发明如何实施。一、首先，介绍处理单元阵列pea模块的设计。pea模块主要实现以下几个功能：1.实现阵列内部pe的集成和互连；2.实现pea对阵列片上sharedmemory的访问；3.实现pea和协处理器接口对阵列全局寄存器堆的访问；4.实现外部对阵列片上sharedmemory的读写访问，主要包括数据cache和主控总线(如dmac和riscv)；5.实现协处理器对配置cache的访问和对pea阵列各pe进行配置。pea的内部结构如图4所示，pea模块内部集成了一个8×8pearray、pe的全局寄存器(globalreg，全局寄存器的作用是为了暂存pea计算的结果，所谓全局是在运算过程中可能反复用到这些值，内部的pe也可以共享全局寄存器里的值)、协处理器接口(coprocessorinterface)、数据控制器(datacontrol)、数据共享存储器(sharedmemory)、pea控制器(peacontrol)和配置控制器(contextcontrol)。其中，协处理器接口(coprocessorinterface)的主要功能在peainterface中实现。下面介绍详细介绍。1.介绍pea阵列的设计。pea模块中最核心的部分就是pea阵列。由于pea阵列过大，我们的pea阵列采用异构的pea阵列结构，只有pea四周边沿的pe支持访存操作，它们能够从阵列共享的存储器sharedmemory中取数或存储计算结果。如图5所示，展示了pea阵列的互连。如图5所示，我们采用了只在边缘进行访存的pea阵列结构，其中异构的pe功能如下：(1)访存pe：包括边缘的竖线背景和灰色pe，共28个。上边沿8个竖线背景pe既可以访问本pea的sm(sharedmemory，数据共享存储器)，又可以访问相邻一个pea的sm；另外三个边的20个灰色pe只能访问本pea的sm。(2)计算pe：阵列所有pe，共64个，所有pea上的pe(包括边沿的pe)都可以进行计算，但是边沿的28个访存pe不能进行除法和取模(16-bit的非流水执行)运算。通过上述可知，在一个实施例中，每个pea中四周边沿的pe为支持访存操作的边缘访存pe。在一个实施例中，四周边沿的pe中一个边沿的8个边缘访存pe为既访问本pea的数据共享存储器，又访问相邻pea的数据共享存储器的边缘访问pe；其余三个边沿的20个边缘访存pe只能访问本pea的数据共享存储器。在一个实施例中，所述边缘访存pe不能进行除法和取模运算。为了能够实现粗粒度计算处理单元阵列高效的计算能力，处理单元必须支持与其他处理单元和memory等之间的灵活数据传输，而又不会带来太多的互联面积和功耗开销，我们的粗粒度计算处理阵列典型2-dmesh互联形式进行优化改进，主要对内部计算pe与边缘访存pe间的互连方式进行优化。目前本粗粒度计算处理单元阵列提供了9种其他pe数据的路由，分别是：相邻的4个pe(上、下、左、右)、同行和同列两端的pe(上端、下端、左端、右端)以及本身pe。例如，图5中边框加粗的pe，它与它相邻的4个pe进行互连；与同行的最左端边沿的pe和最右端边沿的pe互连；与同列的最上端边沿pe和最下端边沿的pe互连；自己与自己互连。同时，该互连结构还支持脉动执行的部分和结果和一个计算分量(outputreg和inputreg)同时传递，都能进行传递给邻近pe的inputreg的2个32bit的数据输出端口，其增加的“同行、同列两端pe”相连，能够让pea阵列进行连续的脉动乘累加运算。通过上述可知，在一个实施例中，每个pea中四周边沿之外的pe为主要计算pe，所述主要计算pe可以包括9种互连结构。2.介绍pea中共享存储器sm。sm采用可预取的交互式多bank(区)结构，如图6所示，地址空间分配如图7所示。如图6和图7所示，在本发明实施例的pea阵列的共享存储方案中，sm被划分为16个bank，其中b0～b7为一组，b8～b15为另一组，方便实现乒乓结构和数据预取。其次，sm采用双端口sram，那么pea在进行计算时，rpu可直接通过总线接口与sm通信，通过乒乓bank的方式，实现数据包的预取。乒乓结构和数据预取是这样的：一组banks被pea阵列读数据时，另一组banks可以预先写入新的数据；同理，当这组banks写完时，它变成读模式，另一组变成写模式，从而完成类似于乒乓的读写操作，让sm不会空闲下来。通过上述可知，在一个实施例中，每个pea中的数据共享存储器包括16个区，其中8个区为第一组，另外8个区为第二组，数据共享存储器采用双端口静态随机存取存储器sram，其中，第一组被pea读数据时，第二组预先写入新的数据；当第二组写完数据时，第二组变成读模式，第一组变成写模式。另外，如图8所示，pea和相邻pea的sm呈现一种环形结构：之所以能实现这种环形结构，是因为前面提到的访存pe中有8个pe可以访问相邻pea的sm。由于sm有16个bank，每个bank均为256×32，即1kb大小，因此，这8个pe中每个pe可访问的空间共32kb大小，这种结构实现了pea之间的数据直接交互，提高片上数据带宽和吞吐率。通过上述可知，在一个实施例中，每个pea与相邻pea的数据共享存储器进行数据交互，使得四个pea和四个数据共享存储器之间的数据交互形式呈现一种环形形式。基于pea和sm之间环形的数据交互方式，本发明实施例可以实现不同pea之间的一种流水的执行方式，如图9所示。3.接着介绍处理单元pe的设计。如图10所示，粗粒度可重构阵列的处理单元pe的结构中，内部的核心部分有：pe控制器(pecontrol)、配置存储器(cm)、局部寄存器(lr)、pe路由器(router)、pe执行单元(alu、mul和lsu)和debug模块(deb)。下面进行详细介绍。(1)介绍pe的流水线结构。为了实现2000gops的计算能力，pe必须采用流水的执行方式。如图11所示，采用了四级流水线：流水线包含四个阶段：取配置、译码 取数、执行、写回。其中执行阶段又进行更细的流水：1个周期的alu运算，不包括乘法类操作(乘法mul和乘累加mac)；2个周期的store访存运算；3个周期的乘法类运算，主要包括无符号乘法mul运算和无符号乘累加mac运算；6个周期的load运算；18个周期的除法型运算。“配置-执行”的流水化隐藏了取指延时，消除访存阶段，将访存看作特殊的“访存类型运算”。图11的英文说明：pipereg：流水线寄存器；outreg：输出寄存器；config：配置；decode：译码；execute：执行；write：写回；mac：乘累加。通过上述可知，在一个实施例中，pe可以采用取配置阶段、译码加取数阶段、执行阶段和写回阶段的四级流水线执行方式。在一个实施例中，所述执行阶段包括：1个周期的算术逻辑单元alu运算；2个周期的存储访存运算；3个周期的乘法类运算；6个周期的加载运算；18个周期的除法型运算。如图12所示，pe在单周期运算下进行完美流水执行。此时的pe运算配置地址连续加1，实现类似通用处理器gpp的时域映射(temporalmapping)的动态执行方式。如图13所示，本发明实施例给出了配置迭代运算的流水线下的执行情况(目前实际迭代次数是配置信息决定)，明显可以发现此时的流水线是间断执行的，配置的地址也出现了不连续的情况。这里，我们可以在流水线停顿时，对配置地址减1，重新取配置回被流水线冲刷的配置，即可实现功能的正确执行。即，在一个实施例中，pe在单周期运算情况下，pe运算配置地址连续加1，实现时域映射的动态执行方式；pe在配置迭代运算流水线下，对配置地址减1，重新取配置回被流水线冲刷的配置。(2)介绍pe的配置信息格式。本项目cgra中的处理单元pe的配置信息全部采用64-bit的配置信息格式，目前用到的主要可以包含三大类：顶层型配置信息、alu运算型配置信息(包含mul/mac类运算)和访存运算型配置信息。这些配置信息的主要特点有：适用于目前项目中大规模粗粒度阵列的设计要求；高灵活性、高扩展性；支持多种运算类型、阵列大小、储存大小、不同数据位宽等；存在配置长度扩展位和许多配置编码保留位，用以实现未来配置信息扩展等。下表2-表4展示了这些配置信息。表2：顶层型配置信息表3：alu运算型配置信息表4：访存运算型配置信息通过上述可知，在一个实施例中，pe的配置信息可以包括：顶层型配置信息、alu运算型配置信息和访存运算型配置信息。二、介绍cache的设计。按照目前可重构项目中，对于缓存的要求，我们采用数据和配置分离的哈弗-缓存结构，提高数据和配置包的数据复用率，降低pea对外部存储的访问代价。即，在一个实施例中，一级数据缓冲存储器、一级配置缓冲存储器、二级数据缓冲存储器和二级配置缓冲存储器采用数据和配置分离的哈弗-缓存结构。如图14所示的cache组织结构，以数据cache为例，其中四个一级cache(每个一级cache包含datacache和contextcache。四个一级cache是指图14中的l1datacache1～4和l1contextcache1～4)分别连接四个rpu，每个l1cache均用单个rpu内部4个pea的sharedmemory(集中式形式)和contextmemory(分布式形式)的数据共享。而且，4个l1cache于彼此之间为全互联结构，用于实现四个cache间的数据一致性的问题。四个cache与二级cache(二级cache是指图14中的l2datacache和l2contextcache)连接。除了l1cache间用于数据一致性的全互联总线为自定义总线外，其余所有总线均为ahb总线。四种规格的cache如下表5所示：表5：cache的规格大小名称总线宽度策略一致性路数组数总大小l1datacache256写通是812864kbl1contextcache64写通是812864kbl2datacache256写回否16256256kbl2contextcache64写回否16256256kbcache内部存储器的细节如下表6所示：表6：cache内部存储器的规格综上，本发明实施例实现了一种层次化多rpu多pea的粗粒度可重构处理器cgra，提出了多pea阵列的集成方案，阐述了其中的核心模块和相关技术。在本发明实施例中，着重说明了pea阵列的互连方案和pe的实现细节，它们都能够以流水的方式执行计算，以达到项目要求的数据吞吐率。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页1 2 3
技术特征：1.一种层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，包括：
4个可重构处理器块rpu；其中，每个rpu包括：
4个处理单元阵列pea；其中，每个pea包括：
8×8个处理单元pe，以及与8×8个pe配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器。
2.如权利要求1所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，还包括：外部主控、第一高速内存、二级数据缓冲存储器和二级配置缓冲存储器；
每个rpu还包括：内部主控、第二高速内存、一级数据缓冲存储器和一级配置缓冲存储器。
3.如权利要求1所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，每个pea中四周边沿的pe为支持访存操作的边缘访存pe。
4.如权利要求3所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，四周边沿的pe中一个边沿的8个边缘访存pe为既访问本pea的数据共享存储器，又访问相邻pea的数据共享存储器的边缘访问pe；其余三个边沿的20个边缘访存pe只能访问本pea的数据共享存储器。
5.如权利要求3所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，所述边缘访存pe不能进行除法和取模运算。
6.如权利要求3所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，每个pea中四周边沿之外的pe为主要计算pe，所述主要计算pe包括9种互连结构。
7.如权利要求1所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，每个pea中的数据共享存储器包括16个区，其中8个区为第一组，另外8个区为第二组，数据共享存储器采用双端口静态随机存取存储器sram，其中，第一组被pea读数据时，第二组预先写入新的数据；当第二组写完数据时，第二组变成读模式，第一组变成写模式。
8.如权利要求7所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，每个pea与相邻pea的数据共享存储器进行数据交互，使得4个pea和4个数据共享存储器之间的数据交互形式呈现一种环形形式。
9.如权利要求1所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，pe采用取配置阶段、译码加取数阶段、执行阶段和写回阶段的四级流水线执行方式。
10.如权利要求1所述的层次化的多可重构处理器块rpu多处理单元阵列pea的可重构处理器，其特征在于，pe的配置信息包括：顶层型配置信息、alu运算型配置信息和访存运算型配置信息。
技术总结本发明公开了一种层次化的多RPU多PEA的可重构处理器，包括：4个可重构处理器块RPU；其中，每个RPU包括：4个处理单元阵列PEA；其中，每个PEA包括：8×8个处理单元PE，以及与8×8个PE配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器。本发明可以通过层次化的多RPU多PEA的粗粒度可重构阵列的结构，使得处理器的扩展变得简单，提升了灵活性，并降低了设计和控制的复杂度，能够间接地降低功耗，提升了性能。
技术研发人员：尹首一;林宥旭;谷江源;钟鸣;罗列;张淞;韩慧明;刘雷波;魏少军
受保护的技术使用者：清华大学
技术研发日：2020.12.18
技术公布日：2021.03.12
