本发明涉及一种有限元分析方法，尤其涉及一种基于fc模型的电迁移可靠性的有限元分析方法。
背景技术：
：随着集成电路技术的发展，倒装芯片(fc，flip-chip)封装的尺寸越来越小，通过的电流强度不断增高，电子产品将产生电流密度和热能密度在不断增大。当微电子倒装芯片组成的封装结构处于高电流强度的工作环境下，封装体内部可能出现电迁移现象。电迁移现象是在外加电场的情况下，电子从阴极流向阳极，电子和金属离子发生碰撞，将一部分动量传递给金属离子，使金属离子沿着电子流的方向移动的现象。电迁移现象会使阴极形成空洞，阳极形成小丘，当电迁移现象一直持续不断时，会导致阴极断路，阳极短路，使得倒装芯片电气失效。电迁移现象是影响由微电子倒装芯片组成的封装结构在高电流强度下可靠性的主要问题，电迁移涉及到复杂的多学科问题，由于缺乏有效的模拟手段，仅仅依靠实验分析难以完全得知电迁移的失效机理和空洞演化规律，且由于影响电迁移可靠性的因素繁多，难以通过有限的实验得到具有参考价值的数据，有些就算对模型进行了有限元仿真但是并没有通过优化模型参数改变其性能只停留在能得到仿真结果的阶段。技术实现要素：发明目的：针对上述现有技术的缺陷，本发明提供一种倒装芯片的电迁移可靠性有限元分析方法，能够准确且直观地分析芯片易发生失效的位置，针对倒装芯片模型进行有限元分析，解决其电迁移失效的问题，使其焊料凸点中的电流密度控制在1×104a/cm2范围内，并运用布莱克方程进行验证优化模型可提高电迁移失效寿命，进而提高封装的可靠性。技术方案：本发明的倒装芯片的电迁移可靠性有限元分析方法包括如下步骤：s1、将倒装芯片整体结构简化，建立由铜层板、实心通孔、大焊球、小焊球、铜迹线和填充组成的倒装芯片模型；s2、设置倒装芯片模型中各组成部分的材料类型、位置和参数；s3、合并相似形状的组件并添加相应的网格类型和尺寸，对模型进行网格划分s4、设定电热耦合的边界条件并对模型进行电热耦合分析；s5、将电热耦合分析结果添加到结构边界条件中，加载软弹簧和固定支撑对整体模型和关键焊球的应力分布进行分析；s6、按照s1-s5的步骤，对影响芯片可靠性的因素分别进行仿真，将仿真结果代入布莱克方程，计算平均失效时间，平均失效时间长的芯片结构即为电迁移寿命长的芯片结构。步骤s2中材料参数包括密度、热膨胀系数、杨氏模量、泊松比、各向同性导热系数、各向同性电阻率系数。步骤s2中材料类型包括cu、cu3sn、cu6sn5，位置包括迹线、小焊球。网格类型包括四面体网格和六面体网格，其中小焊球和大焊球选择四面体网格，通孔和铜迹线组合选择六面体网格，铜层板组合选择四面体网格。步骤s4中，电热耦合分析的边界条件包括环境温度、对流换热系数、大焊球上加载的电流大小，小焊球上加载的电压大小，分析对象为温度、电流密度和焦耳热。步骤s6中，影响芯片可靠性的因素包括铜迹线连接方式，铜迹线尺寸和铜合金的种类。有益效果：与现有技术相比，本发明具有如下显著优点：能准确得到热点位置和易发生失效的位置，能有效的通过改变模型的结构、尺寸、材料等参数改进电迁移失效特性从而提高电迁移失效寿命，能更直观的发现各种参数改变时对电迁移失效寿命的影响因素和规律，为后续提高可靠性的方案提供了改进方向，为实验提供了理论依据，减少可靠性优化过程的实验成本。附图说明图1是本发明实施例fc整体模型的截面图和子模型图；图2是本发明实施例关键焊球的温度分布示意图；图3是本发明实施例随着宽度依次增加0.01mm得出仿真结果，温度、电流密度、焦耳热、应力与宽度的关系；图4是本发明实施例高度每次增加0.02mm得出仿真结果，温度、电流密度、焦耳热、应力与高度的关系；图5是本发明实施例长度每次增加0.05mm得出仿真结果，温度、电流密度、焦耳热、应力与长度的关系。具体实施方式下面结合附图对本发明的技术方案作进一步说明。本实施例按照以下步骤对倒装芯片的电迁移可靠性进行有限元分析，首先，将fc芯片整体结构简化，在有限元分析软件ansys的spaceclaim模块中建立由铜层板、实心通孔、大焊球、小焊球、铜迹线和填充组成的fc芯片模型；如图1所示，本实施例简化后的倒装芯片整体结构由四个铜层板(cl1、cl2、cl3和cl4)、多个实心通孔、12个大焊球、37个小焊球、5铜迹线(tra1、tra2、tra3、tra4和tra5)和填充组成，各组件的尺寸单位为mm，cl1,cl2,cl3的长为5.979mm，宽为1.572mm，高为0.02mm；cl4的长为5.9785mm，宽为1.572mm，高为0.02mm；填充的长为13.63mm，宽为7.65mm，高为1.2535mm；大通孔底面是长度为0.0765mm的八边形，高为0.86mm；中通孔底面是长度为0.0268mm的八边形，高为0.11mm；小通孔底面是长度为0.0268mm的八边形，高为0.065mm；trace是由长为0.0459mm，高为0.015mm的八面体和宽为0.1mm，高为0.015mm的长方体拼接而成；大焊球的最大直径为0.96mm，高为0.6mm；小焊球的最大直径为0.8mm，高为0.64mm，在engineeringdata模块中设置fc芯片模型中各组成部分的材料类型，在mechanical模块中对不同的组件选择相应的材料，不同材料的参数如表1所示：表1实施例涉及的材料属性材料弹性模量泊松比热膨胀系数(1/k)电阻率(ω.m)热传导率(w/m.k)cu1.1×10110.34221.7×10-8401cu6sn51.17×1080.3094.5×10-31.75×10-734.1solder3×10100.361.8×10-51.27×10-778resin1.1×10100.332.31×10-50.55合并相似形状的组件并添加相应的网格类型和尺寸，对模型进行网格划分，对于对称模型截取合适部分进行重新组合填充，本实施例模型为四层板的倒装芯片模型，截取二分之一部分，小焊球选择四面体方法，尺寸为30纳米，大焊球选择四面体方法，尺寸为200纳米，大小通孔和铜迹线组合一起选择六面体方法，尺寸为100纳米，四层铜层板组合一起选择四面体方法，尺寸为725纳米。设定电热耦合的边界条件，环境温度为22℃，对流换热系数为10w/(m2·℃)，每个大焊球上均加载一个0.3a的电流，小焊球上添加共一个电流1v，对模型进行电热耦合分析；因为电-热-结构中不存在强耦合所以采用间接耦合的的方法，先进行瞬态热分析，然后进行瞬态结构分析，两个分析设置的总时间、3个子步都一样(1000s,5,5,5)。对整体模型仿真后将填充、铜层板、大焊球、通孔等部件隐藏，只显示关键焊点再进行热点及失效位置等分析。在0.3a的电流负载下，fc整体结构的温度如表2所示，整体结构的最高温度为24.592℃，最低温度为23.073℃，两者之间的温度差不超过1.519℃，关键焊球的温度如图2所示，最高温度为24.592℃，最低温度为24.581℃，温度差为0.011℃，顶部和底部之间的温度差不大，所以温度梯度很小。从仿真结果中可以看出热量从大焊球底部经过铜层板和通孔层层传递最终在小焊球上温度最大，在小焊球的电子入口处形成热点。电流负载下倒装芯片结构电流密度分布和关键焊球电流密度分布如表2所示，表2电流负载分别为0.3a和0.5a时的电热耦合仿真结果当电流为0.3a时，整体电流密度最大值为4.2117×108a/m2，在铜迹线上。关键焊球中电子流从下表面流向上表面，在电流入口处形成拥挤。焦耳热分布如表3所示，焦耳热最大值为2.6297×109w/m3。焊料凸点上形成热点的原因主要有两个：第一，焊料凸点中存在着电流聚集效应，关键焊球的电流密度的最大值是1.5817×108a/m2，比最小值大了1个数量级，并且电流均从热点处向其他方向发散，因此在此处发生电流拥挤，从而使得该点的温度比其他地方高，电流聚集效应加剧了焊料凸点中原子的电迁移，降低了倒装芯片结构整体的抗电迁移能力。从表3的仿真数据可知铜迹线上产生了大量的焦耳热效应，热量先传递到靠近焊球的接触点，使得焊球接触点的局部温度升高，产生热点。当电流增大为0.5a时，温度分布、电流密度分布、焦耳热分布、应力分布的结果与电流为0.3a时比较如表3所示。当电流增大时，温度和温度梯度均小幅度增大，电流密度增大使得产热增多，焦耳热也随之增大，在静力学中，加载热电耦合的温度载荷之后，应力也小幅上升，最大等效应力逐渐逼近焊球材料的强度临界点。电流若进一步增加，焊球将会产生电迁移失效现象。将电热耦合分析结果添加到结构边界条件中，加载软弹簧和固定支撑对整体模型和关键焊球的应力分布进行分析；整体模型应力分布结果表明，在电-热-结构耦合作用下此倒装芯片封装模型的等效应力值较小，应力的最大值在小通孔上其数值为0.73563mpa，应力的最小值在大焊球上其大小是4.795×10-4mpa，等效应力的最大最小值直接相差1000多倍，应力分布不均匀。焊点的组成材料会影响电迁移的失效速度，采用铜合金法来提高电迁移寿命，cu中掺sn杂质，能够降低原子漂移速率，降低空洞生长速率，进而提高cu的电迁移寿命。把小焊球的材料改为cu6sn5进行仿真，仿真结果如表3所示，得到的温度、电流密度、焦耳热和应力结果与原来的焊球材料相比较，最大温度变为25.937℃，电流密度为3.7321×108a/m2，焦耳热变为2.1135×109w/m3，应力为0.94572mpa，温度增大的同时电流密度和焦耳热均小幅减小，而应力变化不大，采用铜合金的方法可以有效的改善电迁移寿命。表3小焊球材料分别为cu和cu6sn5时的电热耦合仿真结果从电-热-结构耦合分析结果图中可以看出，铜迹线对电流反应最灵敏，所以改变模型中铜迹线的结构尺寸来研究其对电迁移的影响。采用铜迹线全连的结构研究铜迹线的几何尺寸对电迁移的影响。宽度的影响：线宽愈大，引起横向断裂的空洞形成时间越长，寿命也随之增长，铜迹线宽度依次增加0.01mm时得到的仿真结果如图3所示。高度的影响：铜迹线高度减小，表面积随之增加，这使得表面扩散增加，造成平均失效时间下降，铜迹线高度依次增加0.02mm，得到的仿真结果如图4所示。长度的影响：在铜迹线中，平均失效时间随着长度的增长而下降，当到达某一临界值时，平均失效时间不再取决于长度的变化，铜迹线尺寸依次减小0.05mm得到的仿真结果如图5所示。由上述仿真得到的结果可以得出电迁移失效是随着铜迹线的高度和宽度的增大、长度的减小而改善的。当负载电流为0.3a，环境温度为22℃时，焊料凸点的a为391.9322，q为0.98ev，把仿真数据代入布莱克方程中得到原始模型下平均失效时间为1.56e14，当迹线尺寸和结构均是最优结果时的平均失效时间为4.08e14，平均失效时间增加，从而提高了电迁移寿命。当前第1页1 2 3
技术特征：1.一种倒装芯片的电迁移可靠性有限元分析方法，其特征在于，所述方法包括如下步骤：
s1、将倒装芯片整体结构简化，建立由铜层板、实心通孔、大焊球、小焊球、铜迹线和填充组成的倒装芯片模型；
s2、设置倒装芯片模型中各组成部分的材料类型、位置和参数；
s3、合并相似形状的组件并添加相应的网格类型和尺寸，对模型进行网格划分
s4、设定电热耦合的边界条件并对模型进行电热耦合分析；
s5、将电热耦合分析结果添加到结构边界条件中，加载软弹簧和固定支撑对整体模型和关键焊球的应力分布进行分析；
s6、按照s1-s5的步骤，对影响芯片可靠性的因素分别进行仿真，将仿真结果代入布莱克方程，计算平均失效时间，平均失效时间长的芯片结构即为电迁移寿命长的芯片结构。
2.根据权利要求1所述的倒装芯片的电迁移可靠性有限元分析方法，其特征在于，所述步骤s2中材料参数包括密度、热膨胀系数、杨氏模量、泊松比、各向同性导热系数、各向同性电阻率系数。
3.根据权利要求1所述的倒装芯片的电迁移可靠性有限元分析方法，其特征在于所述步骤s2中材料类型包括cu、cu3sn、cu6sn5，位置包括迹线、小焊球。
4.根据权利要求1所述的倒装芯片的电迁移可靠性有限元分析方法，其特征在于所述步骤s3中，所述网格类型包括四面体网格和六面体网格，其中小焊球和大焊球选择四面体网格，通孔和铜迹线组合选择六面体网格，铜层板组合选择四面体网格。
5.根据权利要求1所述的倒装芯片的电迁移可靠性有限元分析方法，其特征在于所述步骤s4中，电-热-结构耦合分析的边界条件包括环境温度、对流换热系数、固定约束、软弹簧、大焊球上加载的电流大小，小焊球上加载的电压大小，分析对象为温度、电流密度、焦耳热和应力。
6.根据权利要求1所述的倒装芯片的电迁移可靠性有限元分析方法，其特征在于所述步骤s6中，影响芯片可靠性的因素包括铜迹线连接方式，铜迹线尺寸和铜合金的种类。
技术总结本发明公开了一种倒装芯片的电迁移可靠性有限元分析方法，通过对倒装芯片进行建模、网格划分并添加边界条件，进行电热耦合分析和结构分析，模拟不同的电流大小、材料种类以及铜迹线的结构对温度分布、电流密度分布、焦耳热分布以及应力分布进行分析，将仿真结果代入布莱克方程得到结构的平均失效时间，能够准确得到热点位置和易发生失效的位置，能更直观的发现电迁移失效寿命的影响因素和规律，为后续提高可靠性的方案提供了改进方向。
技术研发人员：孟媛;蔡志匡;刘璐;王子轩;郭宇锋
受保护的技术使用者：南京邮电大学
技术研发日：2020.12.09
技术公布日：2021.03.12
