本发明涉及半导体器件的加工辅助技术，尤其涉及一种半导体器件的良率预测方法，以及一种半导体器件的良率预测装置。
背景技术：
随着芯片设计的日趋复杂，将新的芯片设计投入生产的难度越来越大。芯片制造商正在寻找加快产品面市和实现最优良率的方法。大量数据结果表明，产线的缺陷情况直接影响到芯片产品的良率。因此，对产线缺陷的监控以及对缺陷原因的高效分析尤为重要。
现有的产线缺陷监控技术是通过每天回顾趋势图(trendchart)的方式，对半导体器件的不同层级结构及不同缺陷类型进行监控，从而在缺陷率偏高时发出缺陷通知高亮(defctnoticehighlight)信号进行报警提示。然而，对于扫描后没有回顾到的若干卡(lot)晶圆，或者同一片晶圆(wafer)上没有被取样进行回顾的缺陷，现有的产线缺陷监控技术可能会发生漏报缺陷的问题，从而对芯片探测良率(chipprobingyield)的估计产生影响。此外，对于生产期限较紧或者两步工艺之间的时间间隔(q-time)较短的若干卡晶圆，现有的产线缺陷监控技术还可能会直接跳过其扫描下一卡晶圆，或者不对这些卡晶圆的缺陷进行加扫，从而对芯片探测良率的估计产生影响。
因此，为了克服现有技术存在的上述缺陷，本领域亟需一种半导体器件的良率预测技术，用于对半导体器件的缺陷和良率进行准确、高效地预测。
技术实现要素：
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之前序。
为了克服现有技术存在的上述缺陷，本发明提供了一种半导体器件的良率预测方法、一种半导体器件的良率预测装置，以及一种计算机可读存储介质，用于对半导体器件的缺陷和良率进行准确、高效地预测。
本发明提供的上述半导体器件的良率预测方法包括步骤：获取待预测的半导体器件的缺陷数据，其中，所述待预测的半导体器件包括半导体器件成品及半导体器件半成品，所述缺陷数据指示所述半导体器件的至少一个缺陷的缺陷种类及位置；将所述缺陷数据输入预先训练的良率预测模型，其中，所述良率预测模型包括神经网络结构及分类结构，所述神经网络结构用于从所述缺陷数据提取缺陷特征向量，所述分类结构用于根据所述缺陷特征向量输出良率合格或不合格的分类结果；以及利用所述良率预测模型确定所述半导体器件的良率合格或不合格的分类结果。
优选地，在本发明的一些实施例中，所述良率预测方法还可以包括步骤：获取多个半导体器件样本的样本缺陷数据及样本良率数据，其中，所述样本缺陷数据指示各所述半导体器件样本的至少一个缺陷的缺陷种类及位置，所述样本良率数据指示各所述半导体器件样本的良率是否合格；以及以所述样本缺陷数据为输入信息，并以所述样本良率数据为输出信息，训练所述良率预测模型。
优选地，在本发明的一些实施例中，训练所述良率预测模型的步骤可以包括：将所述多个半导体器件样本的样本缺陷数据作为预训练结构的第一层神经网络的输入信息，以及所述预训练结构的最后一层神经网络的输出信息，无监督地训练所述预训练结构的每层神经网络，以确保每层所述神经网络都尽可能多地将特征信息映射到后一层神经网络；以及去除所述预训练结构最后的至少一层神经网络，以获得所述神经网络结构，其中，所述神经网络结构包括多层所述神经网络。
优选地，在本发明的一些实施例中，每层所述神经网络可以包括至少一个相互独立的神经元。各所述神经元适于分别根据其输入信息及突触权值计算对应的输出信息，并将所述输出信息输入到后一层所述神经网络的各神经元。所述输出信息可以为所述输入信息及所述突触权值的连续非线性函数。训练所述预训练结构的每层神经网络的步骤可以包括：根据每层所述神经网络的各所述神经元的输入信息及输出信息，训练各所述神经元的突触权值，以训练所述神经网络。
可选地，在本发明的一些实施例中，所述预训练结构可以包括多层前级神经网络及多层后级神经网络。所述多层前级神经网络逐层降维。所述多层后级神经网络逐层升维。获得所述神经网络结构的步骤可以包括：去除所述多层后级神经网络，并将所述多层前级神经网络作为所述神经网络结构。
可选地，在本发明的一些实施例中，所述分类结构可以包括支持向量机结构。所述支持向量机结构适于确定一个能将所述缺陷特征向量的所有数据划开的超平面，以实现对所述缺陷特征向量的分类。所述超平面使所述缺陷特征向量的所有数据到所述超平面的距离最短。
优选地，在本发明的一些实施例中，所述支持向量机结构可以包括svm网络。所述svm网络配置于所述神经网络结构的最后一层神经网络之后以构成所述良率预测模型。训练所述良率预测模型的步骤可以包括：将所述最后一层神经网络输出的所述缺陷特征向量作为所述svm网络的输入信息，并将所述样本良率数据作为所述svm网络的输出信息，有监督地反向训练所述神经网络结构的多层神经网络以微调所述良率预测模型。
优选地，在本发明的一些实施例中，训练所述良率预测模型的步骤还可以包括：根据长期趋势图正常水平的底线失败库计数，确定微调后的所述良率预测模型输出的异常点；从所述样本缺陷数据去除所述异常点的数据，并以多卡相邻样本的缺陷平均值对所述异常点的数据位置进行空值填充；以及根据对所述异常点的准确率、检出率及误报率，调节所述支持向量机结构的惩罚系数、gamma值和/或权重，以优化所述良率预测模型。
可选地，在本发明的一些实施例中，获取所述多个半导体器件样本的样本缺陷数据的步骤可以包括：根据关键层对生产线上的多卡半导体器件样本进行筛选，以选入多卡典型半导体器件样本，其中，所述关键层是通过对良率影响权重较高的至少一个缺陷的位置来确定，每卡半导体器件样本包括多片晶圆，每片晶圆包括多层结构；对所述多卡典型半导体器件样本进行筛选以选入多片典型晶圆；对多片所述典型晶圆进行缺陷分析，以确定每片所述典型晶圆的至少一个缺陷；以及统计各片所述典型晶圆的至少一个缺陷的缺陷种类及位置，以确定所述多卡典型半导体器件样本的样本缺陷数据。
优选地，在本发明的一些实施例中，获取所述多个半导体器件样本的样本缺陷数据的步骤还可以包括：根据各所述缺陷种类的缺陷对良率影响的权重，筛选所述多卡半导体器件样本的缺陷以确定致命缺陷种类；根据各所述位置的缺陷对良率影响的权重，筛选所述多卡半导体器件样本的缺陷以确定所述关键层；根据所述致命缺陷种类及所述关键层，对所述多卡半导体器件样本的样本缺陷数据进行筛选以确定优化的样本缺陷数据。
可选地，在本发明的一些实施例中，所述良率预测方法还可以包括步骤：响应于任意半导体器件样本的样本缺陷数据存在缺失，调用相邻多层的样本缺陷数据的平均值对缺失的样本缺陷数据进行缺失数据算法优化，其中，所述相邻包括时间相邻及位置相邻。
可选地，在本发明的一些实施例中，所述神经网络结构可以包括多层神经网络。每层所述神经网络都可以经过无监督地训练，以确保尽可能多地将特征信息映射到后一层神经网络。确定所述分类结果的步骤包括：将所述半导体器件的缺陷数据输入所述神经网络结构的第一层神经网络；以所述第一层神经网络将所述缺陷数据尽可能多地将特征信息映射到后一层神经网络，并依次向后映射直到所述神经网络结构的最后一层神经网络；以及将所述最后一层神经网络输出的缺陷特征向量输入所述分类结构，以利用所述分类结构确定所述分类结果。
优选地，在本发明的一些实施例中，每层所述神经网络可以包括至少一个相互独立的神经元。将所述缺陷数据映射到后一层神经网络的步骤可以包括：根据本层神经网络的各所述神经元的输入信息及突触权值，分别计算各所述神经元的输出信息，其中，所述输出信息为对应神经元的输入信息及突触权值的连续非线性函数；以及将各所述神经元的输出信息输入到后一层所述神经网络的各神经元，以向后映射所述缺陷数据。
可选地，在本发明的一些实施例中，所述神经网络结构的多层神经网络逐层降维。将所述缺陷特征向量输入所述分类结构的步骤可以包括：将所述最后一层神经网络输出的最低维的缺陷特征向量输入所述分类结构。
可选地，在本发明的一些实施例中，所述分类结构可以包括支持向量机结构。确定所述分类结果的步骤可以包括：利用所述支持向量机结构确定一个能将所述缺陷特征向量的所有数据划开的超平面，以实现对所述缺陷特征向量的分类，其中，所述超平面能使所述缺陷特征向量的所有数据到所述超平面的距离最短。
优选地，在本发明的一些实施例中，所述支持向量机结构可以包括svm网络。所述svm网络可以配置于所述神经网络结构的最后一层神经网络之后以构成所述良率预测模型，用于有监督地反向训练所述神经网络结构的多层神经网络以微调所述良率预测模型。确定所述分类结果的步骤可以进一步包括：将所述最后一层神经网络输出的所述缺陷特征向量输入所述svm网络，以利用所述svm网络确定所述半导体器件的良率合格或不合格的分类结果。
优选地，在本发明的一些实施例中，确定所述分类结果的步骤可以进一步包括：将所述缺陷特征向量输入优化的良率预测模型，以利用所述优化的良率预测模型根据优化的惩罚系数、gamma值和/或权重确定所述分类结果，其中，所述优化的良率预测模型是根据利用长期趋势图正常水平的底线失败库计数确定的异常点来优化，所述优化的惩罚系数、gamma值和/或权重是根据所述良率预测模型输出所述异常点的准确率、检出率及误报率来调节。
根据本发明的另一方面，本文还提供了一种半导体器件的良率预测装置。
本发明提供的上述半导体器件的良率预测装置包括存储器及处理器。所述处理器连接所述存储器，并配置用于实施上述任意一个实施例所提供的半导体器件的良率预测方法，从而对半导体器件的缺陷和良率进行准确、高效地预测。
根据本发明的另一方面，本文还提供了一种计算机可读存储介质。
本发明提供的上述计算机可读存储介质，其上存储有计算机指令。所述计算机指令被处理器执行时，可以实施上述任意一个实施例所提供的半导体器件的良率预测方法，从而对半导体器件的缺陷和良率进行准确、高效地预测。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1示出了根据本发明的一方面提供的半导体器件的良率预测方法的流程示意图。
图2示出了根据本发明的一些实施例提供的训练良率预测模型的流程示意图。
图3示出了根据本发明的一些实施例提供的缺失数据算法优化的示意图。
图4a及图4b示出了根据本发明的一些实施例提供的神经网络结构的示意图。
图5示出了根据本发明的一些实施例提供的利用支持向量机结构进行分类的示意图。
图6示出了根据本发明的一些实施例提供的优化的良率预测模型的准确率、检出率及误报率的示意图。
图7示出了根据本发明的另一方面提供的半导体器件的良率预测装置的架构示意图。
附图标记：
101～103半导体器件的良率预测方法的步骤；
201～202训练良率预测模型的步骤；
70半导体器件的良率预测装置；
71存储器；
72处理器。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合优选实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，在以下的说明中所使用的“上”、“下”、“左”、“右”、“顶”、“底”、“水平”、“垂直”应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作，因此不应理解为对本发明的限制。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种组件、区域、层和/或部分，这些组件、区域、层和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、区域、层和/或部分。因此，以下讨论的第一组件、区域、层和/或部分可在不偏离本发明一些实施例的情况下被称为第二组件、区域、层和/或部分。
如上所述，现有的产线缺陷监控技术是通过每天回顾趋势图(trendchart)的方式来进行，存在容易漏报缺陷的问题，因此对芯片探测良率(cpyield)的估计准确度较低。
为了克服现有技术存在的上述缺陷，本发明提供了一种半导体器件的良率预测方法、一种半导体器件的良率预测装置，以及一种计算机可读存储介质，用于对半导体器件的缺陷和良率进行准确、有效地预测。
在一些非限制性的实施例中，本发明提供的上述半导体器件的良率预测方法可以由一种半导体器件的良率预测装置来实施。具体来说，该良率预测装置可以包括存储器及处理器。该存储器可以包括计算机可读存储介质，其上存储有计算机指令。该处理器可以连接该存储器，适于执行该存储器上存储的计算机指令，以实施上述半导体器件的良率预测方法，从而对半导体器件的缺陷和良率进行准确、有效地预测。
以下将结合一些利用良率预测装置预测半导体器件良率的实施例来描述上述半导体器件的良率预测方法。本领域的技术人员可以理解，这些利用良率预测装置实施良率预测方法的实施例，只是本发明提供的一些非限制性的实施例，旨在清楚地展示本发明的主要构思，并提供一些便于公众实施的具体方案，而非用于限制本发明的保护范围。
请参考图1，图1示出了根据本发明的一方面提供的半导体器件的良率预测方法的流程示意图。
如图1所示，本发明提供的上述半导体器件的良率预测方法可以包括步骤101：获取待预测的半导体器件的缺陷数据。
上述待预测的半导体器件可以包括已经完成生产的半导体器件成品，也可以包括只进行了部分生产工艺的半导体器件半成品。对于已经完成生产的半导体器件成品，良率预测装置的处理器可以从生产线获取测量到的缺陷数据，并将其输入预先训练的良率预测模型，以预测该成品是否能够满足客户要求的良率标准，从而提升出厂产品的合格率。对于尚未完成生产的半导体器件半成品，良率预测装置的处理器可以从生产线实时获取半成品上已经形成的缺陷数据，并将其输入预先训练的良率预测模型，以预测由该半成品制备的半导体器件是否能够满足客户要求的良率标准，从而及时停止对不达标半成品的进一步加工以降低成本。
上述缺陷包括但不限于失败库(mbist-hv-failbin)的高电压下mbist失效sram区等任何会对良率造成损失的缺陷和特征。这些缺陷可以由生产线的探测器测量而形成对应的缺陷数据。上述缺陷数据可以指示半导体器件的至少一个缺陷的缺陷种类(defecttype)及层级位置。该层级位置指示缺陷位于晶圆的哪一层。
如图1所示，本发明提供的上述半导体器件的良率预测方法还可以包括步骤102：将缺陷数据输入预先训练的良率预测模型。
上述良率预测模型可以包括神经网络(neuralnetwork)结构及分类结构，需要通过预先的训练来实现预测半导体器件良率的功能。具体来说，该神经网络结构适于根据预先训练的学习参数w、b，从输入的缺陷数据提取缺陷特征向量hw,b(x)。该分类结构适于根据提取的缺陷特征向量hw,b(x)，输出指示良率合格或不合格的分类结果。
请参考图2，图2示出了根据本发明的一些实施例提供的训练良率预测模型的流程示意图。
如图2所示，在本发明的一些实施例中，良率预测模型的训练方法可以包括步骤201：获取多个半导体器件样本的样本缺陷数据及样本良率数据。
上述半导体器件样本可以选用与待预测的半导体器件同一生产线的多个在先生产的半导体器件，以使半导体器件样本与待预测的半导体器件具备相似的产线缺陷。在一些实施例中，良率预测模型的训练者可以从数据源0025d获取10000片晶圆样本的历史数据，以作为训练良率预测模型的样本数据。
上述样本缺陷数据可以指示各半导体器件样本的至少一个缺陷的缺陷种类及层级位置。在一些实施例中，良率预测模型的训练者可以对上述10000片晶圆样本进行缺陷扫描，以确定其中较为普遍的150种缺陷种类。在一些实施例中，上述样本缺陷数据的数据形式可以与待预测的半导体器件的缺陷数据相同，以便于神经网络结构提取到相同种类的缺陷特征向量hw,b(x)。
上述样本良率数据可以指示各半导体器件样本中会对良率造成损失的缺陷种类、数量及层级位置，并指示各半导体器件样本的良率是否合格，以供分类结构对提取的缺陷特征向量hw,b(x)进行分类。在一些实施例中，良率预测模型的训练者可以选用mbist_cfg_non_btfm_hv_fail参数的bing参数作为样本良率数据，以指示各半导体器件样本的良率是否合格。
在一些优选的实施例中，良率预测模型的训练者可以根据每卡(lot)半导体器件样本中关键层的数量对生产线上的多卡半导体器件样本进行筛选，以选入多卡典型的半导体器件样本来训练良率预测模型。每卡半导体器件样本可以包括多片晶圆(wafer)，例如25片。每片晶圆可以包括多达几十层的半导体结构。该关键层可以通过对良率影响权重较高的至少一个缺陷所在的层级位置来确定。也就是说，若一层半导体结构上存在一个或多个对良率影响权重较高的缺陷，即可将该层半导体结构定义为关键层。在一些实施例中，若一卡半导体器件样本中关键层的数量达到20层(～20ea)，即可将该半导体器件样本作为典型的半导体器件样本。
之后，良率预测模型的训练者可以进一步对多卡典型半导体器件样本进行筛选，从中选取扫描层数接近或超过20层的多片晶圆作为典型晶圆，以进行缺陷数据分析，从而确定每片典型晶圆的至少一个缺陷。在一些实施例中，良率预测模型的训练者可以选择每卡典型半导体器件样本的第一片和第二十四片晶圆作为典型晶圆，以进行缺陷扫描与数据分析。再之后，良率预测模型的训练者可以对各片典型晶圆的至少一个缺陷的缺陷种类及层级位置进行统计，以确定该多卡典型半导体器件样本的样本缺陷数据。
更进一步地，良率预测模型的训练者还可以根据各种缺陷种类(defecttype)的缺陷对良率影响的权重，对多卡半导体器件样本的缺陷进行筛选，以确定其中致命缺陷(killerdefect)的种类。此外，良率预测模型的训练者还可以根据各层级位置的缺陷对良率影响的权重，对多卡半导体器件样本的缺陷进行筛选，以确定多层层级结构中的关键层。之后，良率预测模型的训练者可以进一步根据致命缺陷种类及关键层，对多卡半导体器件样本的样本缺陷数据进行筛选，以确定优化的样本缺陷数据。通过对致命缺陷的种类和关键层进行筛选，该优化的样本缺陷数据对良率影响具有更高的权重，并具有更高的缺陷种类单一性，有利于提升良率预测的准确率。
请参考图3，图3示出了根据本发明的一些实施例提供的缺失数据算法优化的示意图。
如图3所示，对于任意半导体器件样本的样本缺陷数据存在缺失的情况，良率预测模型的训练者可以调用相邻多层的样本缺陷数据的平均值，对缺失的样本缺陷数据进行缺失数据算法优化。在一些实施例中，良率预测模型的训练者可以调用缺失数据相邻一段时间制备的层级结构的样本缺陷数据的平均值，以进行该缺失数据的算法优化。可选地，在另一些实施例中，良率预测模型的训练者也可以调用缺失数据相邻多卡半导体器件样本的样本缺陷数据的平均值，以进行该缺失数据的算法优化。
本领域的技术人员可以理解，上述良率预测模型的训练者只是一种泛指的描述，并非用于对良率预测模型的训练方法的执行者进行限制。在一些实施例中，良率预测模型的训练者可以包括良率预测模型的训练人员。可选地，在另一些实施例中，良率预测模型的训练者也可以包括执行良率预测模型的训练方法的处理器或控制器。
如图2所示，在本发明的一些实施例中，良率预测模型的训练方法还可以包括步骤202：以样本缺陷数据为输入信息，并以样本良率数据为输出信息，训练良率预测模型。
如上所述，良率预测模型可以包括神经网络结构及分类结构。在一些实施例中，该神经网络结构可以通过非监督学习来训练，以确保其中的每层神经网络都尽可能多地将本层的特征信息映射到后一层神经网络。
请参考图4a及图4b，图4a及图4b示出了根据本发明的一些实施例提供的神经网络结构的示意图。
如图4a及图4b所示，上述神经网络结构的非监督学习可以基于一种用于预训练的神经网络结构来实施。该预训练结构可以包括多层前级神经网络，以及多层后级神经网络。该多层前级神经网络逐层降维，而该多层后级神经网络逐层升维，使第一层前级神经网络与最后一层后级神经网络具有相同的维度，以便进行非监督学习。
上述用于预训练的神经网络结构可以包括多层受限玻尔兹曼机(restrictedboltzmannmachine，rbm)神经网络。每层神经网络可以包括至少一个相互独立的神经元。各神经元适于分别根据其输入信息xi及突触权值wi计算对应的输出信息y，即
可以理解的是，这种神经网络结构能够模拟人脑的运行模式，由简单处理单元构成的大规模并行分布式处理器，通过学习过程从外界环境获取知识，根据未在学习中遇到的数据得到合理的输出。
在进行非监督学习的预训练时，良率预测模型的训练者可以将多个半导体器件样本的样本缺陷数据作为预训练结构的第一层前级神经网络的输入信息，同时又将其作为预训练结构的最后一层后级神经网络的输出信息，从而根据每层神经网络的各神经元的输入信息及输出信息训练各神经元的突触权值wi，以无监督地训练每层神经网络。通过这种无监督的训练，本发明可以学习样本内在的相关性和特征，确保每层神经网络都尽可能多地将特征信息映射到后一层神经网络，以使整个良率预测模型的输入信息按照最接近于原始输入的概率分布，从而提高良率预测的准确率。
在一些实施例中，完成非监督学习的预训练之后，良率预测模型的训练者可以去除预训练结构的所有后级神经网络，并将剩余的多层前级神经网络作为良率预测模型的神经网络结构。通过采用这种预训练的方式，本发明可以利用最低的映射维度将尽可能多的特征信息映射到后级的分类结构，以便于分类结构准确、高效地对输入信息进行分类。
请参考图5，图5示出了根据本发明的一些实施例提供的利用支持向量机结构进行分类的示意图。
如图5所示，在本发明的一些实施例中，上述分类结构可以包括支持向量机(supportvectormachine，svm)结构。该支持向量机结构适于确定一个能将缺陷特征向量hw,b(x)的所有数据划开的超平面，以使缺陷特征向量hw,b(x)的所有数据到该超平面的距离最短，从而通过该超平面实现对缺陷特征向量hw,b(x)的分类。具体来说，首先可以将正负样本x都看作矢量，对应的类型c分别指示 1和-1。之后，支持向量机结构可以寻找一条由负样本指向正样本的矢量z，使得所有缺陷特征向量hw,b(x)的sum(x*z*c)达到最大值。再之后，支持向量机结构即可利用垂直于该矢量z的超平面来划分正负样本，以实现对缺陷特征向量hw,b(x)的分类。
在一些实施例中，上述支持向量机结构可以包括一层svm网络。该svm网络可以配置于神经网络结构的最后一层前级神经网络之后，以构成上述良率预测模型。良率预测模型的训练者可以将最后一层神经网络输出的缺陷特征向量hw,b(x)作为该svm网络的输入信息，并将多个半导体器件样本的样本良率数据作为该svm网络的输出信息，有监督地反向训练神经网络结构的多层神经网络以微调上述经过预训练的良率预测模型。
在执行上述微调的步骤时，svm网络的反馈数据可以反向通过神经网络结构，以供神经网络的各神经元计算自身与误差曲面权值的梯度，从而计算一个梯度向量来对经过预训练的良率预测模型进行微调。
在一些优选的实施例中，在完成对良率预测模型的预训练和微调之后，良率预测模型的训练者还可以根据长期趋势图正常水平的底线失败库计数(baselinefailbincount)，对预训练和微调后的良率预测模型进行进一步地优化。具体来说，良率预测模型的训练者可以根据该长期趋势图正常水平的底线失败库计数设置正常-异常标准(specification)，并将良率预测模型输出的每个半导体器件样本的缺陷数量加和与对应的失败库计数进行对比。若一个半导体器件样本的缺陷数量加和超过底线失败库计数的(～60ea)30％(～80ea)，则训练者可以判断该半导体器件样本为异常点。相应地，该输出值对应的分类结果也为异常的分类结果。之后，良率预测模型的训练者可以从样本缺陷数据中去除该异常点对应的缺陷数据，并以多卡相邻样本的缺陷平均值对该异常点位置进行空值填充，从而优化训练的良率预测模型。
进一步地，良率预测模型的训练者还可以根据良率预测模型输出的缺陷数量加和是否超过底线失败库计数的(～60ea)30％(～80ea)，进一步统计良率预测模型输出异常点的准确率、检出率及误报率。该准确率指示良率预测模型输出正确结果的比例，即(tn tp)/(tn fp fn tp)，其中，tn为将正常点t输出为正常点t的数量，fp为将正常点t输出为异常点f的数量，fn为将异常点f输出为正常点t的数量，tp为将异常点f输出为异常点f的数量。该检出率指示良率预测模型成功验证出异常点的比例，即tp/(fn tp)。该误报率指示良率预测模型把正常点t验证成异常点f的比例，即fp/(fp tn)。
之后，良率预测模型的训练者可以根据良率预测模型输出异常点的准确率、检出率及误报率，调节支持向量机结构的惩罚系数c、gamma值和/或权重以进一步优化良率预测模型，从而进一步提高良率预测的准确率。在一些实施例中，该惩罚系数c、gamma值及权重参数可以配置于良率预测模型的模型代码中，以供训练者随意修改。举例来说，当某些偶然因素导致样本中存在一些偶然性的“错误”数据，良率预测模型的训练者可以通过调节惩罚系数c和gamma参数来调整良率预测模型过拟合的问题。又例如，当良率预测模型中的负样本数量过少，即良率低的晶圆较少，则训练者可以通过增加负样本的权重来解决该样本不均匀的问题。
请结合参考表1及图6，表1示出了根据本发明的一些实施例提供的优化良率预测模型的对比数据信息。图6示出了根据本发明的一些实施例提供的优化的良率预测模型的准确率、检出率及误报率的示意图。
表1
如表1所示，通过去除样本缺陷数据中的异常点对应的缺陷数据，并以多卡相邻样本的缺陷平均值对该异常点位置进行空值填充，优化后的良率预测模型可以获得较高的检出率，并将误报率控制在适中的范围内。
如图6所示，通过对支持向量机结构的惩罚系数c、gamma值及权重进行进一步的优化调节(例如：使惩罚系数c＝20、gamma＝0.009、权重＝3)，优化后的良率预测模型可以在准确率保持在90％以上的情况下，使检出率可以达到75％左右，并将误报率控制在35％。
如图1所示，本发明提供的上述半导体器件的良率预测方法还可以包括步骤103：利用良率预测模型确定半导体器件的良率合格或不合格的分类结果。
在利用上述实施例提供的训练方法完成良率预测模型的训练后，即可将载有上述良率预测模型的良率预测装置投入半导体器件实际的良率预测应用。
如上所述，预先训练的良率预测模型可以包括神经网络结构(neuralnetwork)及分类结构。在一些实施例中，该神经网络结构可以包括多层神经网络。每层神经网络可以包括至少一个相互独立的神经元。该多层神经网络逐层降维，可以利用图4a及图4b所示的预训练结构来无监督地训练，以确保每层神经网络都能尽可能多地将特征信息映射到后一层神经网络。
在利用良率预测模型确定半导体器件的良率分类结果时，良率预测装置的处理器可以首先将待预测半导体器件的缺陷数据输入神经网络结构的第一层神经网络。该第一层神经网络的各神经元可以分别根据输入的缺陷数据x1～x3及预先训练的突触权值w1～w3、b，分别计算对应的输出信息y1～y2，并将这些输出信息y1～y2输入到第二层神经网络的各神经元。通过对突触权值w1～w3、b的无监督训练，第一层神经网络可以降低输入的缺陷数据的维度，并尽可能多地将特征信息映射到第二层神经网络。
依此类推，神经网络结构可以在其最后一层神经网络的后端输出维度最低，并且最接近于原始输入的概率分布的缺陷特征向量hw,b(x)。可以理解的是，这种神经网络结构能够模拟人脑的运行模式，由简单处理单元构成的大规模并行分布式处理器，通过对上述样本缺陷数据的学习过程从外界环境获取知识，再根据未在学习中遇到的待预测的半导体器件的缺陷数据输出合理的缺陷特征向量hw,b(x)。
之后，良率预测装置的处理器可以将该最后一层神经网络输出的缺陷特征向量hw,b(x)输入分类结构，以利用该分类结构确定半导体器件的良率是否合格的分类结果。
如上所述，在一些实施例中，分类结构可以包括支持向量机(supportvectormachine，svm)结构。良率预测装置的处理器可以利用支持向量机结构，确定一个能将缺陷特征向量hw,b(x)的所有数据划开的超平面，以使缺陷特征向量hw,b(x)的所有数据到该超平面的距离最短，从而通过该超平面实现对缺陷特征向量hw,b(x)的分类。
具体来说，该支持向量机结构可以包括一层svm网络。该svm网络可以配置于神经网络结构的最后一层神经网络之后，以构成上述良率预测模型。如上所述，该svm网络可以用于有监督地反向训练所述神经网络结构的多层神经网络，微调良率预测模型以提高良率预测的准确率。良率预测装置的处理器可以将最后一层神经网络输出的缺陷特征向量hw,b(x)输入该svm网络，以利用该svm网络确定半导体器件的良率合格或不合格的分类结果。
如上所述，在一些优选的实施例中，良率预测模型的训练者还可以根据长期趋势图正常水平的底线失败库计数来确定样本缺陷数据中的异常点，从而去除这些异常点，并以多卡相邻样本的缺陷平均值对该异常点位置进行空值填充来优化良率预测模型。对应地，良率预测装置的处理器可以将待预测的半导体器件的缺陷数据输入优化后的良率预测模型，以利用优化后的良率预测模型来确定分类结果。
在一些更优的实施例中，优化后的良率预测模型可以进一步根据优化的惩罚系数、gamma值和/或权重来确定分类结果。如上所述，该优化的惩罚系数、gamma值及权重可以良率预测模型输出异常点的准确率、检出率及误报率来调节。具体的调节方法上文已有记载，在此不再赘述。
基于以上描述，本发明提供的上述半导体器件的良率预测方法采用了神经网络(neuralnetwork)结构与svm算法结合的模型。通过训练神经网络结构各神经元间的权重学习样本内在的相关性和特征，本发明可以让整个模型按照最接近于原始输入的概率分布来生成训练数据。通过非监督学习，本发明可以利用svm算法找到空间中一个能够将所有数据样本划开的超平面，以实现良率是否合格的分类判断。本发明提供的上述良率预测模型的训练过程不需要过多的人为介入，具有很好的应用前景。本发明提供的上述良率预测方法可以有效预测良率，以及与缺陷失败(defectfail)相关的各种库损失(binloss)。
尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。
根据本发明的另一方面，本文还提供了一种半导体器件的良率预测装置。请参考图7，图7示出了根据本发明的另一方面提供的半导体器件的良率预测装置的架构示意图。
如图7所示，本发明提供的上述半导体器件的良率预测装置70包括存储器71及处理器72。处理器72连接存储器71，并配置用于实施上述任意一个实施例所提供的半导体器件的良率预测方法，从而对半导体器件的缺陷和良率进行准确、高效地预测。
根据本发明的另一方面，本文还提供了一种计算机可读存储介质。
本发明提供的上述计算机可读存储介质，其上存储有计算机指令。该计算机指令被处理器72执行时，可以实施上述任意一个实施例所提供的半导体器件的良率预测方法，从而对半导体器件的缺陷和良率进行准确、高效地预测。
本领域技术人员将可理解，信息、信号和数据可使用各种不同技术和技艺中的任何技术和技艺来表示。例如，以上描述通篇引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒子、或其任何组合来表示。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑模块、和电路可用通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如dsp与微处理器的组合、多个微处理器、与dsp核心协作的一个或多个微处理器、或任何其他此类配置。
尽管上述的实施例所述的处理器72可以通过软件与硬件的组合来实现。但是可以理解，该处理器72也可以单独在软件或硬件中加以实施。对于硬件实施而言，处理器72可在一个或多个专用集成电路(asic)、数字信号处理器(dsp)、可编程逻辑器件(pld)、现场可编程门阵列(fpga)、处理器、控制器、微控制器、微处理器、用于执行上述功能的其它电子装置或上述装置的选择组合来加以实施。对软件实施而言，处理器72可以通过在通用芯片上运行的诸如程序模块(procedures)和函数模块(functions)等独立的软件模块来加以实施，其中每一个模块可以执行一个或多个本文中描述的功能和操作。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。
1.一种半导体器件的良率预测方法，其特征在于，包括：
获取待预测的半导体器件的缺陷数据，其中，所述待预测的半导体器件包括半导体器件成品及半导体器件半成品，所述缺陷数据指示所述半导体器件的至少一个缺陷的缺陷种类及位置；
将所述缺陷数据输入预先训练的良率预测模型，其中，所述良率预测模型包括神经网络结构及分类结构，所述神经网络结构用于从所述缺陷数据提取缺陷特征向量，所述分类结构用于根据所述缺陷特征向量输出良率合格或不合格的分类结果；以及
利用所述良率预测模型确定所述半导体器件的良率合格或不合格的分类结果。
2.如权利要求1所述的良率预测方法，其特征在于，还包括：
获取多个半导体器件样本的样本缺陷数据及样本良率数据，其中，所述样本缺陷数据指示各所述半导体器件样本的至少一个缺陷的缺陷种类及位置，所述样本良率数据指示各所述半导体器件样本的良率是否合格；以及
以所述样本缺陷数据为输入信息，并以所述样本良率数据为输出信息，训练所述良率预测模型。
3.如权利要求2所述的良率预测方法，其特征在于，训练所述良率预测模型的步骤包括：
将所述多个半导体器件样本的样本缺陷数据作为预训练结构的第一层神经网络的输入信息，以及所述预训练结构的最后一层神经网络的输出信息，无监督地训练所述预训练结构的每层神经网络，以确保每层所述神经网络都尽可能多地将特征信息映射到后一层神经网络；以及
去除所述预训练结构最后的至少一层神经网络，以获得所述神经网络结构，其中，所述神经网络结构包括多层所述神经网络。
4.如权利要求3所述的良率预测方法，其特征在于，每层所述神经网络包括至少一个相互独立的神经元，各所述神经元适于分别根据其输入信息及突触权值计算对应的输出信息，并将所述输出信息输入到后一层所述神经网络的各神经元，其中，所述输出信息为所述输入信息及所述突触权值的连续非线性函数，训练所述预训练结构的每层神经网络的步骤包括：
根据每层所述神经网络的各所述神经元的输入信息及输出信息，训练各所述神经元的突触权值，以训练所述神经网络。
5.如权利要求3所述的良率预测方法，其特征在于，所述预训练结构包括多层前级神经网络及多层后级神经网络，所述多层前级神经网络逐层降维，所述多层后级神经网络逐层升维，获得所述神经网络结构的步骤包括：
去除所述多层后级神经网络，并将所述多层前级神经网络作为所述神经网络结构。
6.如权利要求2所述的良率预测方法，其特征在于，所述分类结构包括支持向量机结构，所述支持向量机结构适于确定一个能将所述缺陷特征向量的所有数据划开的超平面，以实现对所述缺陷特征向量的分类，其中，所述超平面使所述缺陷特征向量的所有数据到所述超平面的距离最短。
7.如权利要求6所述的良率预测方法，其特征在于，所述支持向量机结构包括svm网络，所述svm网络配置于所述神经网络结构的最后一层神经网络之后以构成所述良率预测模型，训练所述良率预测模型的步骤包括：
将所述最后一层神经网络输出的所述缺陷特征向量作为所述svm网络的输入信息，并将所述样本良率数据作为所述svm网络的输出信息，有监督地反向训练所述神经网络结构的多层神经网络以微调所述良率预测模型。
8.如权利要求7所述的良率预测方法，其特征在于，训练所述良率预测模型的步骤还包括：
根据长期趋势图正常水平的底线失败库计数，确定微调后的所述良率预测模型输出的异常点；
从所述样本缺陷数据去除所述异常点的数据，并以多卡相邻样本的缺陷平均值对所述异常点的数据位置进行空值填充；以及
根据对所述异常点的准确率、检出率及误报率，调节所述支持向量机结构的惩罚系数、gamma值和/或权重，以优化所述良率预测模型。
9.如权利要求2所述的良率预测方法，其特征在于，获取所述多个半导体器件样本的样本缺陷数据的步骤包括：
根据关键层对生产线上的多卡半导体器件样本进行筛选，以选入多卡典型半导体器件样本，其中，所述关键层是通过对良率影响权重较高的至少一个缺陷的位置来确定，每卡半导体器件样本包括多片晶圆，每片晶圆包括多层结构；
对所述多卡典型半导体器件样本进行筛选以选入多片典型晶圆；
对多片所述典型晶圆进行缺陷分析，以确定每片所述典型晶圆的至少一个缺陷；以及
统计各片所述典型晶圆的至少一个缺陷的缺陷种类及位置，以确定所述多卡典型半导体器件样本的样本缺陷数据。
10.如权利要求9所述的良率预测方法，其特征在于，获取所述多个半导体器件样本的样本缺陷数据的步骤还包括：
根据各所述缺陷种类的缺陷对良率影响的权重，筛选所述多卡半导体器件样本的缺陷以确定致命缺陷种类；
根据各所述位置的缺陷对良率影响的权重，筛选所述多卡半导体器件样本的缺陷以确定所述关键层；
根据所述致命缺陷种类及所述关键层，对所述多卡半导体器件样本的样本缺陷数据进行筛选以确定优化的样本缺陷数据。
11.如权利要求9所述的良率预测方法，其特征在于，还包括：
响应于任意半导体器件样本的样本缺陷数据存在缺失，调用相邻多层的样本缺陷数据的平均值对缺失的样本缺陷数据进行缺失数据算法优化，其中，所述相邻包括时间相邻及位置相邻。
12.如权利要求1所述的良率预测方法，其特征在于，所述神经网络结构包括多层神经网络，每层所述神经网络都经过无监督地训练，以确保尽可能多地将特征信息映射到后一层神经网络，确定所述分类结果的步骤包括：
将所述半导体器件的缺陷数据输入所述神经网络结构的第一层神经网络；
以所述第一层神经网络将所述缺陷数据尽可能多地将特征信息映射到后一层神经网络，并依次向后映射直到所述神经网络结构的最后一层神经网络；以及
将所述最后一层神经网络输出的缺陷特征向量输入所述分类结构，以利用所述分类结构确定所述分类结果。
13.如权利要求12所述的良率预测方法，其特征在于，每层所述神经网络包括至少一个相互独立的神经元，将所述缺陷数据映射到后一层神经网络的步骤包括：
根据本层神经网络的各所述神经元的输入信息及突触权值，分别计算各所述神经元的输出信息，其中，所述输出信息为对应神经元的输入信息及突触权值的连续非线性函数；以及
将各所述神经元的输出信息输入到后一层所述神经网络的各神经元，以向后映射所述缺陷数据。
14.如权利要求12所述的良率预测方法，其特征在于，所述神经网络结构的多层神经网络逐层降维，将所述缺陷特征向量输入所述分类结构的步骤包括：
将所述最后一层神经网络输出的最低维的缺陷特征向量输入所述分类结构。
15.如权利要求1所述的良率预测方法，其特征在于，所述分类结构包括支持向量机结构，确定所述分类结果的步骤包括：
利用所述支持向量机结构确定一个能将所述缺陷特征向量的所有数据划开的超平面，以实现对所述缺陷特征向量的分类，其中，所述超平面能使所述缺陷特征向量的所有数据到所述超平面的距离最短。
16.如权利要求15所述的良率预测方法，其特征在于，所述支持向量机结构包括svm网络，所述svm网络配置于所述神经网络结构的最后一层神经网络之后以构成所述良率预测模型，用于有监督地反向训练所述神经网络结构的多层神经网络以微调所述良率预测模型，确定所述分类结果的步骤进一步包括：
将所述最后一层神经网络输出的所述缺陷特征向量输入所述svm网络，以利用所述svm网络确定所述半导体器件的良率合格或不合格的分类结果。
17.如权利要求16所述的良率预测方法，其特征在于，确定所述分类结果的步骤进一步包括：
将所述缺陷特征向量输入优化的良率预测模型，以利用所述优化的良率预测模型根据优化的惩罚系数、gamma值和/或权重确定所述分类结果，其中，所述优化的良率预测模型是根据利用长期趋势图正常水平的底线失败库计数确定的异常点来优化，所述优化的惩罚系数、gamma值和/或权重是根据所述良率预测模型输出所述异常点的准确率、检出率及误报率来调节。
18.一种半导体器件的良率预测装置，其特征在于，包括：
存储器；以及
处理器，所述处理器连接所述存储器，并配置用于实施如权利要求1～17中任一项所述的半导体器件的良率预测方法。
19.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令被处理器执行时，实施如权利要求1～17中任一项所述的半导体器件的良率预测方法。
技术总结