本发明构思的示例性实施例涉及一种扫描信号驱动器和包括该扫描信号驱动器的显示设备。
背景技术：
随着面向信息的社会的发展，显示设备已经变得普遍存在。例如，显示设备被诸如智能电话、数字相机、膝上型计算机、导航设备和智能电视机的各种电子设备采用。显示设备可以是诸如液晶显示设备、场发射显示设备和有机发光显示设备的平板显示设备。
显示设备可以包括显示面板，显示面板包括数据线、扫描信号线、连接到数据线和扫描信号线的多个像素、用于将扫描信号供应到扫描信号线的扫描信号驱动器以及用于将数据电压或数据信号供应到数据线的数据驱动器。扫描信号驱动器可以位于显示面板的非显示区域中。
近来，已经研发了诸如具有7,680×4,320分辨率的8k超高清(uhd)电视机的超高分辨率显示设备。在这样的显示设备中，像素的数量增大，并且相应地，被布置在显示面板的非显示区域中的扫描信号驱动器的面积可能增大。结果，显示面板的非显示区域增大，并且因此，显示设备的边框宽度增大。
技术实现要素：
根据本发明构思的示例性实施例，一种扫描信号驱动器，包括：用于输出扫描信号和感测信号的多个级，其中，多个级之中的第k级连接到第k扫描信号线和第k感测信号线，并且其中，第k级包括：第一输出单元，该第一输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一扫描时钟端子的扫描时钟信号作为第k扫描信号输出到第k扫描信号线，并且将输入到第一感测时钟端子的感测时钟信号作为第k感测信号输出到第k感测信号线；以及第二输出单元，该第二输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一进位时钟端子的进位时钟信号作为第k进位信号输出到进位输出端子。
根据本发明构思的示例性实施例，一种扫描信号驱动器，包括：用于输出扫描信号和感测信号的多个级，其中，多个级之中的第一级连接到第一扫描信号线和第一感测信号线，并且其中，第一级包括：第一输出单元，该第一输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一扫描时钟端子的扫描时钟信号作为第一扫描信号输出到第一扫描信号线，并且将输入到第一感测时钟端子的感测时钟信号作为第一感测信号输出到第一感测信号线；以及感测控制器，该感测控制器被配置为当在帧时段的有效时段期间具有栅导通电压的感测控制信号被输入到感测控制端子时，在帧时段的垂直空白时段期间将栅导通电压施加到上拉节点。
根据本发明构思的示例性实施例，一种显示设备，包括：显示面板，该显示面板包括数据线、扫描信号线和感测信号线以及连接到数据线、扫描信号线和感测信号线的像素；用于将数据电压施加到数据线的数据驱动器；以及扫描信号驱动器，该扫描信号驱动器包括用于将扫描信号施加到扫描信号线并且将感测信号施加到感测信号线的多个级，其中，多个级之中的第一级连接到第一扫描信号线和第一感测信号线，并且其中，第一级包括：第一输出单元，该第一输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一扫描时钟端子的扫描时钟信号作为第一扫描信号输出到第一扫描信号线，并且将输入到第一感测时钟端子的感测时钟信号作为第一感测信号输出到第一感测信号线；以及第二输出单元，该第二输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一进位时钟端子的进位时钟信号作为第一进位信号输出到进位输出端子。
附图说明
通过参照附图详细地描述本发明构思的示例性实施例，本发明构思的上面和其他特征将变得更明显。
图1是根据本发明构思的示例性实施例的显示设备的透视图。
图2a是示出根据本发明构思的示例性实施例的显示设备的平面图。
图2b是示出根据本发明构思的示例性实施例的显示设备的框图。
图3是详细地示出根据本发明构思的示例性实施例的子像素的电路图。
图4是示出根据本发明构思的示例性实施例的在第n帧时段和第n 1帧时段中子像素的驱动时序的图。
图5是图示根据本发明构思的示例性实施例的在第n帧时段的有效时段期间第k扫描信号至第(k 2)扫描信号和第k感测信号至第(k 2)感测信号的波形图。
图6是图示根据本发明构思的示例性实施例的在第n帧时段的垂直空白时段期间第k扫描信号至第(k 2)扫描信号和第k感测信号至第(k 2)感测信号的波形图。
图7是示出根据本发明构思的示例性实施例的扫描信号驱动器的视图。
图8是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图9a是示出根据本发明构思的示例性实施例的在第n帧的有效时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第k扫描信号和第k感测信号的波形图。
图9b是示出根据本发明构思的示例性实施例的在第n帧的有效时段期间进位时钟信号、扫描时钟信号和感测时钟信号的波形图。
图10、图11、图12、图13、图14、图15和图16是图示根据本发明构思的示例性实施例的在有效时段的第一时间段至第七时间段期间第k级的操作的电路图。
图17是示出根据本发明构思的示例性实施例的在第n帧的有效时段和垂直空白时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第k扫描信号和第k感测信号的波形图。
图18、图19、图20、图21、图22、图23和图24是用于图示根据本发明构思的示例性实施例的在垂直空白时段的1’时间段至7’时间段期间第k级的操作的电路图。
图25是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图26是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图27是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图28是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图29是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图30是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图31是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图32是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图33是示出根据本发明构思的示例性实施例的另一扫描信号驱动器的视图。
图34是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图35是示出根据本发明构思的示例性实施例的在有效时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第2k-1扫描信号、第2k扫描信号、第2k-1感测信号和第2k感测信号的波形图。
图36、图37、图38、图39、图40、图41和图42是图示根据本发明构思的示例性实施例的在有效时段的第一时间段至第七时间段期间第k级的操作的电路图。
图43是示出根据本发明构思的示例性实施例的在空白时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第2k-1扫描信号、第2k扫描信号、第2k-1感测信号和第2k感测信号的波形图。
图44、图45、图46、图47、图48、图49和图50是图示根据本发明构思的示例性实施例的在垂直空白时段的1’时间段至7’时间段期间第k级的操作的电路图。
图51是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图52是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图53是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图54是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图55是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
具体实施方式
下文中将参照附图更充分地描述本发明构思的示例性实施例。贯穿附图，相同的附图标记可以指代相同的元件。
将理解，当诸如膜、区域、层或元件的部件被称为在另一部件“上”、“连接到”另一部件、“耦接到”另一部件或与另一部件“邻近”时，它可以直接在该另一部件上、直接连接到该另一部件、直接耦接到该另一部件或与该另一部件紧邻，或者可以存在中间部件。还将理解，当部件被称为在两个部件“之间”时，它可以是两个部件之间的唯一部件，或者还可以存在一个或多个中间部件。还将理解，当部件被称为“覆盖”另一部件时，它可以是覆盖该另一部件的唯一部件，或者一个或多个中间部件还可以覆盖该另一部件。可以以相似方式解释用于描述元件之间的关系的其他词语。
将进一步理解，每个示例性实施例内的特征或方面的描述可以用于其他示例性实施例中的其他类似特征或方面，除非上下文另外明确指示。
如本文所使用的，单数形式“一”和“该”意在也包括复数形式，除非上下文另外明确指示。
为了易于描述，诸如“下方”、“下面”、“下部”、“下”、“上面”、“上部”等的空间相对术语可以在本文中用于描述如图中所图示的一个元件或特征与另一元件或特征的关系。将理解，除了图中所描绘的定向之外，空间相对术语意在包括设备在使用或操作中的不同定向。例如，如果图中的设备被翻转，则描述为在其他元件或特征“下面”或“下方”或“下”的元件将随后定向在其他元件或特征“上面”。因此，示例性术语“下面”和“下”可以包括上面和下面的定向两者。
图1是根据本发明构思的示例性实施例的显示设备的透视图。图2a是示出根据本发明构思的示例性实施例的显示设备的平面图。图2b是示出根据本发明构思的示例性实施例的显示设备的框图。
如本文所使用的，术语“上面”、“顶部”和“上表面”可以指代显示面板110的上侧(例如，在z轴方向上由箭头指示的侧)，而术语“下面”、“底部”和“下表面”可以指代显示面板110的下侧(例如，在z轴方向上的相对侧)。如本文所使用的，当从顶部观看显示面板110时，术语“左侧”、“右侧”、“上侧”和“下侧”可以指示相对位置。例如，“左侧”可以指代由x轴的箭头指示的相反方向，“右侧”可以指代由x轴的箭头指示的方向，“上侧”可以指代由y轴的箭头指示的方向，并且“下侧”可以指代由y轴的箭头指示的相反方向。
如本文所使用的，根据本发明构思的示例性实施例的显示设备10用于显示移动图像或静止图像。显示设备10可以用作便携式电子设备(诸如移动电话、智能电话、平板个人计算机(pc)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航设备和超移动pc(umpc))的显示屏以及各种产品(诸如电视机、笔记本、监视器、广告板和物联网(iot))的显示屏。在以下描述中，尽管根据本发明构思的示例性实施例的显示设备10是包括多个源驱动器121的中型或大型显示设备，但是这仅是说明性的。例如，根据本发明构思的示例性实施例的显示设备10可以是包括单个源驱动器121的小型显示设备，并且可以不包括柔性膜、不包括源电路板且不包括线缆。此外，当显示设备10是小型显示设备时，源驱动器121和时序控制器170可以被集成至单个集成电路中并且被布置在电路板上或被附接在显示面板110的第一基板111上。中型或大型显示设备的示例包括监视器、电视机等，并且小型显示设备的示例包括智能电话、平板pc等。
参照图1、图2a和图2b，显示设备10包括显示面板110、包括源驱动器121的数据驱动器120、柔性膜122、源电路板140、第一线缆150、控制电路板160、时序控制器170、电源180以及扫描信号驱动器200。
当从顶部观看时，显示面板110可以具有矩形形状。例如，如图2a中所示，当从顶部观看时，显示面板110可以具有带有在第一方向(x轴方向)上的较长边和在第二方向(y轴方向)上的较短边的矩形。其中在第一方向(x轴方向)上的较长边与在第二方向(y轴方向)上的较短边相交的拐角可以是直角或者可以是具有预定曲率的圆形。当从顶部观看时，显示面板110的形状不限于矩形形状，而可以是不同的多边形形状、圆形形状或椭圆形形状。此外，尽管在图2a中显示面板110是平坦的，但是这仅是说明性的。例如，显示面板110可以包括以预定曲率弯折的弯曲部分。
显示面板110可以包括第一基板111和第二基板112。第二基板112可以面对第一基板111。第一基板111和第二基板112可以是刚性的或柔性的。第一基板111可以由玻璃或塑料制成。第二基板112可以由玻璃、塑料、封装膜或阻挡膜形成。可替代地，可以省略第二基板112。
此外，显示面板110可以是使用有机发光二极管(led)的有机发光显示面板、包括量子点发光层的量子点发光显示面板、包括无机半导体的无机发光显示面板以及使用微发光二极管的微发光显示面板。在以下描述中，采用有机发光显示面板作为显示面板110。然而，要理解，本发明构思不限于此。
显示面板110可以包括其中子像素sp被定位以显示图像的显示区域da以及作为显示区域da的外围区域的非显示区域nda。在显示区域da中，连接到子像素sp的扫描信号线scl、感测信号线ssl、数据线dl和第一电源电压线vddl以及子像素sp可以被布置。扫描信号线scl和感测信号线ssl可以在显示区域da中在第一方向(x轴方向)上延伸。数据线dl可以在显示区域da中在与第一方向(x轴方向)交叉的第二方向(y轴方向)上延伸。第一电源电压线vddl可以在显示区域da中在第二方向(y轴方向)上延伸。
子像素sp中的每一个可以连接到扫描信号线scl中的一条、数据线dl中的一条以及感测信号线ssl中的一条。在图2a中，子像素sp中的每一个连接到一条扫描信号线scl、一条数据线dl和一条感测信号线ssl，但是本发明构思不限于此。子像素sp可以共同地连接到第一电源电压线vddl。
子像素sp中的每一个可以包括驱动晶体管、至少一个开关晶体管、发光元件以及电容器。开关晶体管可以响应于来自扫描信号线scl的扫描信号而被导通，以使来自数据线dl的数据电压可以被施加到驱动晶体管的栅电极。当数据电压被施加到驱动晶体管的栅电极时，驱动晶体管可以将驱动电流供应到发光元件，以使光可以被发射。驱动晶体管和至少一个开关晶体管可以是薄膜晶体管。发光元件可以根据来自驱动晶体管的驱动电流而发光。发光元件可以是包括第一电极、有机发射层和第二电极的有机发光二极管。电容器可以将施加到驱动晶体管的栅电极的数据电压保持恒定。
非显示区域nda可以包括从显示区域da的外侧至显示面板110的边缘的区域。在非显示区域nda中，用于将扫描信号施加到扫描信号线scl并且将感测信号施加到感测信号线ssl的扫描信号驱动器200可以被布置。
扫描信号驱动器200可以通过多条扫描控制线(未示出)连接到显示面板110。扫描信号驱动器200可以从时序控制器170接收扫描控制信号scs。扫描控制信号scs可以包括多个时钟信号、感测控制信号、栅导通电压和栅截止电压。扫描信号驱动器200可以根据扫描控制信号scs而产生扫描信号和感测信号，并且可以将扫描信号和感测信号输出到扫描信号线scl和感测信号线ssl。扫描信号驱动器200被设置在显示区域da的两侧(例如，在图2a中所示的示例中的显示区域da的左侧和右侧)的非显示区域nda中的每一个中，但是本发明构思不限于此。例如，扫描信号驱动器200可以被设置在显示区域da的一侧(例如，显示区域da的左侧或右侧)的非显示区域nda中。
柔性膜122中的每一个的一端可以附接在显示面板110的第一基板111的第一表面上，而柔性膜122中的每一个的另一端可以附接在相应的源电路板140的表面上。例如，因为第二基板112小于第一基板111，所以第一基板111的一侧可以不被第二基板112覆盖并且可以被暴露。柔性膜122可以附接到第一基板111的通过未被第二基板112覆盖而暴露的一侧。柔性膜122中的每一个可以使用各向异性导电膜附接到第一基板111的第一表面和相应的源电路板140的表面。
柔性膜122中的每一个可以是带载封装或膜上芯片。柔性膜122可以弯折以使它们位于第一基板111下面。在此情况下，源电路板140、第一线缆150和控制电路板160可以被布置在显示面板110的下表面上。尽管图1和图2a图示八个柔性膜122附接在显示面板110的第一基板111上，但是柔性膜122的数量不限于八个。
数据驱动器120的源驱动器121可以被布置在相应的柔性膜122的一个表面上。源驱动器121中的每一个可以被实现为集成电路(ic)。数据驱动器120根据来自时序控制器170的源控制信号dcs而将数字视频数据data转换成模拟数据电压，并且通过柔性膜122将模拟数据电压供应到数据线dl。
源电路板140中的每一个可以经由第一线缆150连接到控制电路板160。源电路板140中的每一个可以包括用于连接到第一线缆150的第一连接器151。源电路板140中的每一个可以是柔性印刷电路板或印刷电路板。第一线缆150可以是柔性线缆。
控制电路板160可以经由第一线缆150连接到源电路板140。为了实现这点，控制电路板160可以包括用于连接到第一线缆150的第二连接器152。控制电路板160可以是柔性印刷电路板或印刷电路板。
尽管在图1和图2a中所示的示例中四条第一线缆150将源电路板140与控制电路板160连接，但是第一线缆150的数量不限于四条。此外，尽管图1和图2a中示出两个源电路板140，但是源电路板140的数量不限于两个。
此外，当存在少量柔性膜122时，可以去除源电路板140。在此情况下，柔性膜122可以直接连接到控制电路板160。
时序控制器170可以被布置在控制电路板160的一个表面上。时序控制器170可以被实现为集成电路。时序控制器170从系统电路板的片上系统接收数字视频数据data和时序信号。时序控制器170可以产生用于控制数据驱动器120的源驱动器121的时序的源控制信号dcs以及用于根据时序信号控制扫描信号驱动器200的时序的扫描控制信号scs。时序控制器170可以将扫描控制信号scs输出到扫描信号驱动器200，并且可以将数字视频数据data和源控制信号dcs输出到数据驱动器120。
电源180可以产生第一电源电压并且将第一电源电压供应到第一电源电压线vddl。此外，电源180可以产生第二电源电压并且将第二电源电压供应到子像素sp中的每一个的有机发光二极管的阴极。第一电源电压可以是用于驱动有机发光二极管的高电平电压，并且第二电源电压可以是用于驱动有机发光二极管的低电平电压。换言之，第一电源电压可以具有比第二电源电压的电平高的电平。此外，电源180可以产生参考电压并且将参考电压供应到连接到子像素sp中的每一个的参考电压线。
图3是详细地示出根据本发明构思的示例性实施例的子像素的电路图。
参照图3，子像素sp可以包括发光元件el、驱动晶体管dt、第一开关晶体管st1、第二开关晶体管st2以及电容器cst。
发光元件el发出与通过驱动晶体管dt供应的电流成比例的光。发光元件el可以是但不限于有机发光二极管。例如，发光元件el可以是量子点发光二极管、无机发光二极管或微发光二极管。当发光元件el是有机发光二极管时，它可以包括阳极、空穴传输层、有机发光层、电子传输层和阴极。当电压被施加到阳极和阴极时，空穴和电子分别通过空穴传输层和电子传输层移动到有机发光层，使得它们在有机发光层中结合以发光。发光元件el的阳极可以连接到驱动晶体管dt的源电极，且发光元件el的阴极可以连接到由此施加比高电平电压低的低电平电压的第二电源电压线vssl。
驱动晶体管dt根据驱动晶体管dt的栅电极与源电极之间的电压差而调节从第一电源电压线vddl流过的电流，第一电源电压被从第一电源电压线vddl供应到发光元件el。驱动晶体管dt的栅电极可以连接到第一开关晶体管st1的第一电极，驱动晶体管dt的源电极可以连接到发光元件el的阳极，并且驱动晶体管dt的漏电极可以连接到被施加有高电平电压的第一电源电压线vddl。
第一开关晶体管st1被扫描信号线scl的扫描信号导通以将数据线dl与驱动晶体管dt的栅电极连接。第一开关晶体管st1的栅电极可以连接到扫描信号线scl，第一开关晶体管st1的第一电极可以连接到驱动晶体管dt的栅电极，并且第一开关晶体管st1的第二电极可以连接到数据线dl。
第二开关晶体管st2被感测信号线ssl的感测信号导通以将参考电压线rvl连接到驱动晶体管dt的源电极。第二开关晶体管st2的栅电极可以连接到感测信号线ssl，第二开关晶体管st2的第一电极可以连接到参考电压线rvl，并且第二开关晶体管st2的第二电极可以连接到驱动晶体管dt的源电极。
第一开关晶体管st1和第二开关晶体管st2中的每一个的第一电极和第二电极中的一个可以是源电极，而另一个可以是漏电极。
电容器cst可以被设置在驱动晶体管dt的栅电极与源电极之间。电容器cst存储与驱动晶体管dt的栅电压与源电压之间的差相等的电压。
驱动晶体管dt以及第一开关晶体管st1和第二开关晶体管st2可以是薄膜晶体管。此外，尽管图3示出驱动晶体管dt以及第一开关晶体管st1和第二开关晶体管st2中的每一个被实现为n型金属氧化物半导体场效应晶体管(mosfet)，但是要注意，本发明构思不限于此。驱动晶体管dt以及第一开关晶体管st1和第二开关晶体管st2可以被实现为p型mosfet。
图4是示出根据本发明构思的示例性实施例的在第n帧时段和第n 1帧时段中子像素的驱动时序的图。图5是图示根据本发明构思的示例性实施例的在第n帧时段的有效时段期间第k扫描信号至第(k 2)扫描信号和第k感测信号至第(k 2)感测信号的波形图。图6是图示根据本发明构思的示例性实施例的在第n帧时段的垂直空白时段期间第k扫描信号至第(k 2)扫描信号和第k感测信号至第(k 2)感测信号的波形图。
参照图4至图6，第n帧时段和第n 1帧时段中的每一个包括有效时段act和垂直空白时段vb。在有效时段act中，数据电压被施加到子像素sp中的每一个。垂直空白时段vb是空闲时段。例如，在垂直空白时段vb中，子像素sp中的每一个的连接到至少一条扫描信号线scl的驱动晶体管dt的源电压通过参考电压线rvl被感测。
数据驱动器120可以在有效时段act期间将其中子像素sp中的每一个的驱动晶体管dt的电子迁移率被补偿的补偿数据电压施加到数据线dl。数据驱动器120可以在垂直空白时段vb期间将用于感测的数据电压施加到数据线dl以补偿子像素sp中的每一个的驱动晶体管dt的电子迁移率。
此外，参考电压可以在有效时段act期间被施加到参考电压线rvl。在垂直空白时段vb期间，参考电压线rvl连接到模数转换器，并且子像素sp中的每一个的驱动晶体管dt的源电压通过参考电压线rvl在模数转换器中被转换成作为数字数据的感测数据，使得它可以被输出到时序控制器170。
有效时段act可以比垂直空白时段vb长。第n帧时段的垂直空白时段vb可以位于第n帧时段的有效时段act与第n 1帧时段的有效时段act之间。
扫描信号驱动器200可以在有效时段act期间将扫描信号顺序地施加到扫描信号线scl。如图4中所示，当显示面板110包括第一扫描信号线scl1至第n扫描信号线scln(其中n是正整数)时，扫描信号驱动器200可以将扫描信号顺序地施加到第一扫描信号线scl1至第n扫描信号线scln。例如，如图5中所示，扫描信号驱动器200可以将栅导通电压von的第一扫描信号sc1施加到第一扫描信号线scl1，随后将栅导通电压von的第二扫描信号sc2施加到第二扫描信号线scl2，随后将栅导通电压von的第三扫描信号sc3施加到第三扫描信号线scl3，依此类推。
此外，扫描信号驱动器200可以在有效时段act期间将感测信号顺序地施加到感测信号线ssl。当显示面板110包括第一感测信号线至第n感测信号线时，感测信号可以从第一感测信号线至第n感测信号线被顺序地施加。例如，如图5中所示，扫描信号驱动器200可以将栅导通电压von的第一感测信号ss1施加到第一感测信号线ssl1，随后将栅导通电压von的第二感测信号ss2施加到第二感测信号线ssl2，随后将栅导通电压von的第三感测信号ss3施加到第三感测信号线ssl3，依此类推。
相反，扫描信号驱动器200在垂直空白时段vb期间可以将扫描信号施加到至少一条扫描信号线scl并且可以将感测信号施加到至少一条感测信号线ssl。例如，如图4和图6中所示，在第n帧时段的垂直空白时段vb期间，扫描信号驱动器200可以将栅导通电压von的第一扫描信号sc1施加到第一扫描信号线scl1，并且可以不将栅导通电压von的扫描信号施加到第二扫描信号线scl2至第n扫描信号线scln。换言之，第一栅截止电压voff可以被施加到第二扫描信号线scl2至第n扫描信号线scln。此外，在第n帧时段的垂直空白时段vb期间，扫描信号驱动器200可以将栅导通电压von的第一感测信号ss1施加到第一感测信号线ssl1，并且可以不将栅导通电压von的感测信号施加到第二感测信号线ssl2至第n感测信号线ssln。此外，如图4中所示，在第n 1帧时段的垂直空白时段vb期间，扫描信号驱动器200可以将栅导通电压von的第一扫描信号sc1施加到第二扫描信号线scl2，并且可以不将栅导通电压von的扫描信号施加到第一扫描信号线scl1以及第三扫描信号线scl3至第n扫描信号线scln。换言之，第一栅截止电压voff1可以被施加到第一扫描信号线scl1以及第三扫描信号线scl3至第n扫描信号线scln。
如图4至图6中所示，在有效时段act期间扫描信号的脉冲宽度w1不同于在垂直空白时段vb期间扫描信号的脉冲宽度w3。扫描信号的宽度指代在扫描信号作为栅导通电压被输出期间的时间段的长度。此外，在有效时段act期间感测信号的脉冲宽度w2不同于在垂直空白时段vb期间感测信号的脉冲宽度w4。感测信号的脉冲宽度指代在感测信号作为栅导通电压被输出期间的时间段的长度。
下文中，将参照图7至图23详细地描述能够同时输出第k扫描信号和第k感测信号以减小扫描信号驱动器200的面积以及在有效时段act和垂直空白时段vb期间输出不同扫描信号和不同感测信号的扫描信号驱动器200，其中k是满足1≤k≤n的整数。
图7是示出根据本发明构思的示例性实施例的扫描信号驱动器的视图。为了方便说明，图7仅示出第(k-2)级st(k-2)至第(k 2)级st(k 2)。
在以下描述中，之前级可以指代位于感兴趣的级之前的级。之后级可以指代位于感兴趣的级之后的级。例如，第k级stk的之前级是第一级st1至第(k-1)级st(k-1)，而第k级stk的之后级是第(k 1)级st(k 1)至第n级stn。
参照图7，在多个级st(k-2)至级st(k 2)的一侧，用于施加具有顺序地延迟的相位的进位时钟信号的进位时钟线crc1至进位时钟线crc3、用于施加具有顺序地延迟的相位的感测时钟信号的感测时钟线sec1至感测时钟线sec4、用于施加具有顺序地延迟的相位的扫描时钟信号的扫描时钟线scc1至扫描时钟线scc4、用于施加感测控制信号的感测控制线ses以及用于施加控制时钟信号的控制时钟线sck1和sck2可以被设置。在图7中，控制时钟线中的一条或两条由sck表示。进位时钟信号、感测时钟信号、扫描时钟信号、感测控制信号和控制时钟信号可以是上面参照图2b描述的扫描控制信号scs。尽管图7示出三条进位时钟线crc1至进位时钟线crc3、四条感测时钟线sec1至感测时钟线sec4以及四条扫描时钟线scc1至扫描时钟线scc4，但是进位时钟线crc1至进位时钟线crc3、感测时钟线sec1至感测时钟线sec4以及扫描时钟线scc1至扫描时钟线scc4的数量不限于此。
扫描信号驱动器200包括分别连接到扫描信号线sclk-2至sclk 2和感测信号线sslk-2至sslk 2的多个级st(k-2)至级st(k 2)。第(k-2)级st(k-2)将第(k-2)扫描信号输出到第(k-2)扫描信号线sclk-2，并且将第(k-2)感测信号输出到第(k-2)感测信号线sslk-2。第(k-1)级st(k-1)将第(k-1)扫描信号输出到第(k-1)扫描信号线sclk-1，并且将第(k-1)感测信号输出到第(k-1)感测信号线sslk-1。第k级stk将第k扫描信号输出到第k扫描信号线sclk，并且将第k感测信号输出到第k感测信号线sslk。第(k 1)级st(k 1)将第(k 1)扫描信号输出到第(k 1)扫描信号线sclk 1，并且将第(k 1)感测信号输出到第(k 1)感测信号线sslk 1。第(k 2)级st(k 2)将第(k 2)扫描信号输出到第(k 2)扫描信号线sclk 2，并且将第(k 2)感测信号输出到第(k 2)感测信号线sslk 2。
级st(k-2)至级st(k 2)中的每一个包括起始端子cpi、下一进位输入端子cni、扫描时钟端子sci、感测时钟端子ssi、第一进位时钟端子cri1、第二进位时钟端子cri2、感测控制端子sei、第一控制时钟端子cci1、进位输出端子co、扫描输出端子sco以及感测输出端子sso。
起始端子cpi可以连接到起始信号线或之前级的进位输出端子co。例如，如图7中所示，第k级stk的起始端子cpi可以连接到起始信号线或第(k-2)级st(k-2)的进位输出端子co。在此情况下，起始信号线的起始信号或者第(k-2)级st(k-2)的第(k-2)进位信号可以被输入到第k级stk的起始端子cpi。
级st(k-2)至级st(k 2)中的每一个的下一进位输入端子cni可以连接到相应的之后级的进位输出端子co。例如，如图7中所示，第k级stk的下一进位输入端子cni可以连接到第(k 2)级st(k 2)的进位输出端子co。在此情况下，第(k 2)级st(k 2)的第(k 2)进位信号可以被输入到第k级stk的下一进位输入端子cni。
级st(k-2)至级st(k 2)中的每一个的扫描时钟端子sci可以连接到扫描时钟线scc1至扫描时钟线scc4中的一条。扫描时钟线scc1至扫描时钟线scc4可以分别连接到级st(k-2)至级st(k 2)的扫描时钟端子sci。例如，如图7中所示，第一扫描时钟线scc1可以连接到第(k-2)级st(k-2)的扫描时钟端子sci，并且第二扫描时钟线scc2可以连接到第(k-1)级st(k-1)的扫描时钟端子sci。第三扫描时钟线scc3可以连接到第k级stk的扫描时钟端子sci，第四扫描时钟线scc4可以连接到第(k 1)级st(k 1)的扫描时钟端子sci，并且第一扫描时钟线scc1可以连接到第(k 2)级st(k 2)的扫描时钟端子sci。
级st(k-2)至级st(k 2)中的每一个的感测时钟端子ssi可以连接到感测时钟线sec1至感测时钟线sec4中的一条。感测时钟线sec1至感测时钟线sec4可以分别连接到级st(k-2)至级st(k 2)的感测时钟端子ssi。例如，如图7中所示，第一感测时钟线sec1可以连接到第(k-2)级st(k-2)的感测时钟端子ssi，并且第二感测时钟线sec2可以连接到第(k-1)级st(k-1)的感测时钟端子ssi。第三感测时钟线sec3可以连接到第k级stk的感测时钟端子ssi，第四感测时钟线sec4可以连接到第(k 1)级st(k 1)的感测时钟端子ssi，并且第一感测时钟线sec1可以连接到第(k 2)级st(k 2)的感测时钟端子ssi。
级st(k-2)至级st(k 2)中的每一个的第一进位时钟端子cri1和第二进位时钟端子cri2中的每一个可以连接到进位时钟线crc1至进位时钟线crc3中的一条。进位时钟线crc1至进位时钟线crc3可以顺序地连接到级st(k-2)至级st(k 2)的第一进位时钟端子cri1和第二进位时钟端子cri2。例如，如图7中所示，第一进位时钟线crc1可以连接到第(k-2)级st(k-2)的第一进位时钟端子cri1，并且第二进位时钟线crc2可以连接到第(k-2)级st(k-2)的第二进位时钟端子cri2。第二进位时钟线crc2可以连接到第(k-1)级st(k-1)的第一进位时钟端子cri1，并且第三进位时钟线crc3可以连接到第(k-1)级st(k-1)的第二进位时钟端子cri2。第三进位时钟线crc3可以连接到第k级stk的第一进位时钟端子cri1，并且第一进位时钟线crc1可以连接到第k级stk的第二进位时钟端子cri2。第一进位时钟线crc1可以连接到第(k 1)级st(k 1)的第一进位时钟端子cri1，并且第二进位时钟线crc2可以连接到第(k 1)级st(k 1)的第二进位时钟端子cri2。第二进位时钟线crc2可以连接到第(k 2)级st(k 2)的第一进位时钟端子cri1，并且第三进位时钟线crc3可以连接到第(k 2)级st(k 2)的第二进位时钟端子cri2。
级st(k-2)至级st(k 2)中的每一个的感测控制端子sei可以连接到感测控制线ses。感测控制信号可以被输入到级st(k-2)至级st(k 2)中的每一个的感测控制端子sei。
级st(k-2)至级st(k 2)中的每一个的第一控制时钟端子cci1可以连接到第一控制时钟线sck1。第一控制时钟信号可以被输入到级st(k-2)至级st(k 2)中的每一个的第一控制时钟端子cci1。
级st(k-2)至级st(k 2)中的每一个的进位输出端子co输出进位信号。级st(k-2)至级st(k 2)中的每一个的进位输出端子co可以连接到之前级的下一进位输入端子cni和之后级的起始端子cpi。例如，如图7中所示，第k级stk的进位输出端子co可以连接到第(k-2)级st(k-2)的下一进位输入端子cni和第(k 2)级st(k 2)的起始端子cpi。
级st(k-2)至级st(k 2)中的每一个的扫描输出端子sco连接到扫描信号线以输出扫描信号。例如，如图7中所示，第(k-2)级st(k-2)的扫描输出端子sco可以连接到第(k-2)扫描信号线sclk-2以输出第(k-2)扫描信号，并且第(k-1)级st(k-1)的扫描输出端子sco可以连接到第(k-1)扫描信号线sclk-1以输出第(k-1)扫描信号。第k级stk的扫描输出端子sco可以连接到第k扫描信号线sclk以输出第k扫描信号，并且第(k 1)级st(k 1)的扫描输出端子sco可以连接到第(k 1)扫描信号线sclk 1以输出第(k 1)扫描信号。第(k 2)级st(k 2)的扫描输出端子sco可以连接到第(k 2)扫描信号线sclk 2以输出第(k 2)扫描信号。
级st(k-2)至级st(k 2)中的每一个的感测输出端子sso连接到感测信号线以输出感测信号。例如，如图7中所示，第(k-2)级st(k-2)的感测输出端子sso可以连接到第(k-2)感测信号线sslk-2以输出第(k-2)感测信号，并且第(k-1)级st(k-1)的感测输出端子sso可以连接到第(k-1)感测信号线sslk-1以输出第(k-1)感测信号。第k级stk的感测输出端子sso可以连接到第k感测信号线sslk以输出第k感测信号，并且第(k 1)级st(k 1)的感测输出端子sso可以连接到第(k 1)感测信号线sslk 1以输出第(k 1)感测信号。第(k 2)级st(k 2)的感测输出端子sso可以连接到第(k 2)感测信号线sslk 2以输出第(k 2)感测信号。
如图7中所示，因为扫描信号驱动器200包括用于同时输出扫描信号和感测信号的单个级，所以与包括用于输出扫描信号的一级和用于输出感测信号的另一级的扫描信号驱动器相比，可以减小扫描信号驱动器200的面积。
图8是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
参照图8，第k级stk包括第一输出单元210、第二输出单元220、感测控制器230、第一上拉节点控制器240、第二上拉节点控制器250、第三上拉节点控制器260以及逆变器270。第k级stk可以进一步包括起始端子cpi、下一进位输入端子cni、第一进位时钟端子cri1、第二进位时钟端子cri2、感测控制端子sei、第一控制时钟端子cci1、进位输出端子co、扫描输出端子sco以及感测输出端子sso。此外，第k级stk可以进一步包括第一栅截止端子vof1、第二栅截止端子vof2以及栅导通端子von。栅导通电压可以被施加到栅导通端子von，第一栅截止电压可以被施加到第一栅截止端子vof1，并且第二栅截止电压可以被施加到第二栅截止端子vof2。栅导通电压可以大于0v，并且第一栅截止电压和第二栅截止电压可以等于或小于0v。第一栅截止电压可以具有比第二栅截止电压的电平高的电平。
在图8中所示的示例中，第三进位时钟线crc3的第三进位时钟信号被施加到第一进位时钟端子cri1，第一进位时钟线crc1的第一进位时钟信号被施加到第二进位时钟端子cri2，第三扫描时钟线scc3的第三扫描时钟信号被施加到扫描时钟端子sci，并且第三感测时钟线sec3的第三感测时钟信号被施加到感测时钟端子ssi。此外，在图8中所示的示例中，第(k-2)级st(k-2)的进位信号被施加到起始端子cpi，并且第(k 2)级st(k 2)的进位信号被施加到下一进位输入端子cni。
在图8中所示的示例中，第一扫描上拉晶体管scu1、第一扫描下拉晶体管scd1、第一感测上拉晶体管ssu1、第一感测下拉晶体管ssd1、第一晶体管t1至第三晶体管t3、第六晶体管t6、第八晶体管t8、第十晶体管t10以及第十一晶体管t11至第十三晶体管t13被实现为n型金属氧化物半导体场效应晶体管(mosfet)。在该示例中，当栅高电压被施加时，第一扫描上拉晶体管scu1、第一扫描下拉晶体管scd1、第一感测上拉晶体管ssu1、第一感测下拉晶体管ssd1、第一晶体管t1至第三晶体管t3、第六晶体管t6、第八晶体管t8、第十晶体管t10以及第十一晶体管t11至第十三晶体管t13被导通。因此，栅导通电压可以是栅高电压，第一栅截止电压可以是第一栅低电压，并且第二栅截止电压可以是第二栅低电压。
当上拉节点q具有栅导通电压时，第一输出单元210将输入到扫描时钟端子sci的第三扫描时钟信号输出到扫描输出端子sco，并且将输入到感测时钟端子ssi的第三感测时钟信号输出到感测输出端子sso。当下拉节点qb具有栅导通电压时，第一输出单元210将第一栅截止电压输出到扫描输出端子sco和感测输出端子sso。
第一输出单元210可以包括第一扫描上拉晶体管scu1、第一扫描下拉晶体管scd1、第一感测上拉晶体管ssu1、第一感测下拉晶体管ssd1、第一电容器c1以及第二电容器c2。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压导通以将输入到扫描时钟端子sci的第三扫描时钟信号输出到扫描输出端子sco。第一扫描上拉晶体管scu1的栅电极可以连接到上拉节点q，第一扫描上拉晶体管scu1的第一电极可以连接到扫描输出端子sco，并且第一扫描上拉晶体管scu1的第二电极可以连接到扫描时钟端子sci。
为了当第一扫描上拉晶体管scu1被导通时增大流过沟道的电流量，第一扫描上拉晶体管scu1可以进一步包括电连接到上拉节点q的第二栅电极。在此情况下，第一扫描上拉晶体管scu1可以具有包括对应于上栅电极的栅电极和对应于下栅电极的第二栅电极的双栅结构。
第一扫描下拉晶体管scd1被下拉节点qb的栅导通电压导通以将输入到第一栅截止端子vof1的第一栅截止电压输出。第一扫描下拉晶体管scd1的栅电极可以连接到下拉节点qb，第一扫描下拉晶体管scd1的第一电极可以连接到第一栅截止端子vof1，并且第一扫描下拉晶体管scd1的第二电极可以连接到扫描输出端子sco。
为了防止或减小流过第一扫描下拉晶体管scd1的泄漏电流，第一扫描下拉晶体管scd1可以进一步包括连接到第一栅截止端子vof1的第二栅电极。在此情况下，第一扫描下拉晶体管scd1可以具有包括对应于上栅电极的栅电极和对应于下栅电极的第二栅电极的双栅结构。
为了当第一感测上拉晶体管ssu1被导通时增大流过沟道的电流量，第一感测上拉晶体管ssu1被上拉节点q的栅导通电压导通，使得输入到感测时钟端子ssi的第三感测时钟信号被输出到感测输出端子sso。第一感测上拉晶体管ssu1的栅电极可以连接到上拉节点q，第一感测上拉晶体管ssu1的第一电极可以连接到感测输出端子sso，并且第一感测上拉晶体管ssu1的第二电极可以连接到感测时钟端子ssi。
第一感测上拉晶体管ssu1可以进一步包括电连接到上拉节点q的第二栅电极。在此情况下，第一感测上拉晶体管ssu1可以具有包括对应于上栅电极的栅电极和对应于下栅电极的第二栅电极的双栅结构。
第一感测下拉晶体管ssd1被下拉节点qb的栅导通电压导通以将输入到第一栅截止端子vof1的第一栅截止电压输出到感测输出端子sso。第一感测下拉晶体管ssd1的栅电极可以连接到下拉节点qb，第一感测下拉晶体管ssd1的第一电极可以连接到第一栅截止端子vof1，并且第一感测下拉晶体管ssd1的第二电极可以连接到感测输出端子sso。
为了防止或减小流过第一感测下拉晶体管ssd1的泄漏电流，第一感测下拉晶体管ssd1可以进一步包括连接到第一栅截止端子vof1的第二栅电极。在此情况下，第一感测下拉晶体管ssd1可以具有包括对应于上栅电极的栅电极和对应于下栅电极的第二栅电极的双栅结构。
第一电容器c1被布置在上拉节点q与扫描输出端子sco之间。第一电容器c1的一个电极可以连接到上拉节点q，并且第一电容器c1的另一电极可以连接到扫描输出端子sco。因为第一电容器c1存储在上拉节点q与扫描输出端子sco之间的电压差，所以在上拉节点q与扫描输出端子sco之间的电压差可以被第一电容器c1保持。
第二电容器c2被布置在上拉节点q与感测输出端子sso之间。第二电容器c2的一个电极可以连接到上拉节点q，并且第二电容器c2的另一电极可以连接到感测输出端子sso。因为第二电容器c2存储在上拉节点q与感测输出端子sso之间的电压差，所以在上拉节点q与感测输出端子sso之间的电压差可以被第二电容器c2保持。
当上拉节点q具有栅导通电压时，第二输出单元220将输入到第一进位时钟端子cri1的第三进位时钟信号输出到进位输出端子co。当下拉节点qb具有栅导通电压时，第二输出单元220将第一栅截止电压输出到进位输出端子co。
第二输出单元220可以包括进位上拉晶体管cu、进位下拉晶体管cd以及第三电容器c3。
进位上拉晶体管cu被上拉节点q的栅导通电压导通以将输入到第一进位时钟端子cri1的第三进位时钟信号输出到进位输出端子co。进位上拉晶体管cu的栅电极可以连接到上拉节点q，进位上拉晶体管cu的第一电极可以连接到进位输出端子co，并且进位上拉晶体管cu的第二电极可以连接到第一进位时钟端子cri1。
进位下拉晶体管cd被下拉节点qb的栅导通电压导通以将输入到第二栅截止端子vof2的第二栅截止电压输出到进位输出端子co。进位下拉晶体管cd的栅电极可以连接到下拉节点qb，进位下拉晶体管cd的第一电极可以连接到第二栅截止端子vof2，并且进位下拉晶体管cd的第二电极可以连接到进位输出端子co。
第三电容器c3被布置在下拉节点qb与第二栅截止端子vof2之间。第三电容器c3的一个电极可以连接到下拉节点qb，并且第三电容器c3的另一电极可以连接到第二栅截止端子vof2。因为第三电容器c3存储在下拉节点qb与第二栅截止端子vof2之间的电压差，所以在下拉节点qb与第二栅截止端子vof2之间的电压差可以被第三电容器c3保持。
当栅导通电压的感测控制信号在第n帧时段的有效时段期间被输入到感测控制端子sei时，感测控制器230在第n帧时段的垂直空白时段vb期间将栅导通电压施加至上拉节点q。结果，因为第一扫描上拉晶体管scu1和第一感测上拉晶体管ssu1在第n帧时段的垂直空白时段期间被导通，所以第一输出单元210可以将输入到扫描时钟端子sci的第三扫描时钟信号输出到扫描输出端子sco，并且可以将输入到感测时钟端子ssi的第三感测时钟信号输出到感测输出端子sso。
感测控制器230可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3以及第四电容器c4。
第一晶体管t1被输入到感测控制端子sei的感测控制信号的栅导通电压导通，并且将第(k 2)级st(k 2)的输入到下一进位输入端子cni的进位信号施加到感测控制节点s。换言之，当第(k 2)级st(k 2)的栅导通电压的进位信号在第一晶体管t1被导通的同时被输入时，感测控制节点s具有栅导通电压。
第一晶体管t1可以包括第(1-1)晶体管t1-1和第(1-2)晶体管t1-2。
第(1-1)晶体管t1-1被输入到感测控制端子sei的感测控制信号的栅导通电压导通以将下一进位输入端子cni与第(1-2)晶体管t1-2的第二电极连接。第(1-1)晶体管t1-1的栅电极可以连接到感测控制端子sei，第(1-1)晶体管t1-1的第一电极可以连接到第(1-2)晶体管t1-2的第二电极，并且第(1-1)晶体管t1-1的第二电极可以连接到下一进位输入端子cni。
第(1-2)晶体管t1-2被输入到感测控制端子sei的感测控制信号的栅导通电压导通以将感测控制节点s与第(1-1)晶体管t1-1的第一电极连接。第(1-2)晶体管t1-2的栅电极可以连接到感测控制端子sei，第(1-2)晶体管t1-2的第一电极可以连接到感测控制节点s，并且第(1-2)晶体管t1-2的第二电极可以连接到第(1-1)晶体管t1-1的第一电极。
第二晶体管t2和第三晶体管t3被感测控制节点s的栅导通电压导通以将输入到第一控制时钟端子cci1的第一控制时钟信号施加到上拉节点q。换言之，第二晶体管t2和第三晶体管t3被感测控制节点s的栅导通电压导通以将第一控制时钟端子cci1与上拉节点q连接。第二晶体管t2的栅电极可以连接到感测控制节点s，第二晶体管t2的第一电极可以连接到第三晶体管t3的第二电极，并且第二晶体管t2的第二电极可以连接到第一控制时钟端子cci1。第三晶体管t3的栅电极可以连接到感测控制节点s，第三晶体管t3的第一电极可以连接到上拉节点q，并且第三晶体管t3的第二电极可以连接到第二晶体管t2的第一电极。
第四电容器c4被布置在感测控制节点s与第二栅截止端子vof2之间。第四电容器c4的一个电极可以连接到感测控制节点s，并且第四电容器c4的另一电极可以连接到第二栅截止端子vof2。因为第四电容器c4存储在感测控制节点s与第二栅截止端子vof2之间的电压差，所以在感测控制节点s与第二栅截止端子vof2之间的电压差可以被第四电容器c4保持。
当第(k-2)级st(k-2)的施加到起始端子cpi的进位信号具有栅导通电压时，第一上拉节点控制器240将栅导通电压施加到上拉节点q。第一上拉节点控制器240可以包括第六晶体管t6。
第六晶体管t6被第(k-2)级st(k-2)的栅导通电压的进位信号导通以将上拉节点q与栅导通端子von连接，使得栅导通电压可以被施加到上拉节点q。第六晶体管t6的栅电极可以连接到起始端子cpi，第六晶体管t6的第一电极可以连接到上拉节点q，并且第六晶体管t6的第二电极可以连接到栅导通端子von。
当第(k 2)级st(k 2)的输入到下一进位输入端子cni的进位信号具有栅导通电压时，第二上拉节点控制器250将第二栅截止电压施加到上拉节点q。第二上拉节点控制器250可以包括第八晶体管t8。
第八晶体管t8被第(k 2)级st(k 2)的栅导通电压的进位信号导通以将上拉节点q与进位输出端子co连接，使得第二栅截止电压可以被施加到上拉节点q。第八晶体管t8的栅电极可以连接到下一进位输入端子cni，第八晶体管t8的第一电极可以连接到进位输出端子co，并且第八晶体管t8的第二电极可以连接到上拉节点q。第十三晶体管t13的沟道宽度可以大于第十一晶体管t11的沟道宽度。
当输入到扫描时钟端子sci的第三扫描时钟信号或输入到感测时钟端子ssi的第三感测时钟信号具有栅导通电压并且下拉节点qb具有栅导通电压时，第三上拉节点控制器260将第二栅截止电压施加到上拉节点q。第三上拉节点控制器260可以包括第十晶体管t10。第十晶体管t10可以包括第(10-1)晶体管t10-1和第(10-2)晶体管t10-2。
第(10-1)晶体管t10-1被栅导通电压的第三扫描时钟信号或第三感测时钟信号导通以将上拉节点q与第(10-2)晶体管t10-2的第二电极连接。第(10-1)晶体管t10-1的栅电极可以连接到扫描时钟信号sci或感测时钟信号ssi，第(10-1)晶体管t10-1的第一电极可以连接到第(10-2)晶体管t10-2的第二电极，并且第(10-1)晶体管t10-1的第二电极可以连接到上拉节点q。
第(10-2)晶体管t10-2可以被下拉节点qb的栅导通电压导通以将进位输出端子co与第(10-1)晶体管t10-1的第一电极连接。第(10-2)晶体管t10-2的栅电极可以连接到下拉节点qb，第(10-2)晶体管t10-2的第一电极可以连接到进位输出端子co，并且第(10-2)晶体管t10-2的第二电极可以连接到第(10-1)晶体管t10-1的第一电极。
当上拉节点q具有栅导通电压时，逆变器270将第一栅截止电压施加到下拉节点qb。此外，当上拉节点q具有第二栅截止电压时，逆变器270可以将栅导通电压施加到下拉节点qb。
逆变器270可以包括第十一晶体管t11、第十二晶体管t12以及第十三晶体管t13。
第十一晶体管t11被上拉节点q的栅导通电压导通以将第二进位时钟端子cri2的第一进位时钟信号施加到下拉节点qb。在上拉节点q具有等于或大于栅导通电压的电压的同时，输入到第二进位时钟端子cri2的进位时钟信号可以具有第一栅截止电压。第十一晶体管t11可以包括第(11-1)晶体管t11-1和第(11-2)晶体管t11-2。
第(11-1)晶体管t11-1可以被下拉节点qb的栅导通电压导通以将第二进位时钟端子cri2与第(11-2)晶体管t11-2的第二电极连接。第(11-1)晶体管t11-1的栅电极可以连接到上拉节点q，第(11-1)晶体管t11-1的第一电极可以连接到第(11-2)晶体管t11-2的第二电极，并且第(11-1)晶体管t11-1的第二电极可以连接到第二进位时钟端子cri2。
第(11-2)晶体管t11-2可以被上拉节点q的栅导通电压导通以将下拉节点qb与第(11-1)晶体管t11-1的第一电极连接。第(11-2)晶体管t11-2的栅电极可以连接到上拉节点q，第(11-2)晶体管t11-2的第一电极可以连接到下拉节点qb，并且第(11-2)晶体管t11-2的第二电极可以连接到第(11-1)晶体管t11-1的第一电极。
第十二晶体管t12可以被第二进位时钟端子cri2的第一进位时钟信号的栅导通电压导通以将下拉节点qb与栅导通端子von连接，使得栅导通电压可以被施加到下拉节点qb。第十二晶体管t12的栅电极可以连接到第二进位时钟端子cri2，第十二晶体管t12的第一电极可以连接到下拉节点qb，并且第十二晶体管t12的第二电极可以连接到栅导通端子von。
第十三晶体管t13被下拉节点qb的栅导通电压导通以将下拉节点qb与栅导通端子von连接，使得栅导通电压可以被施加到下拉节点qb。第十三晶体管t13的栅电极和第一电极可以连接到下拉节点qb，并且第十三晶体管t13的第二电极可以连接到栅导通端子von。
第一扫描上拉晶体管scu1、第一扫描下拉晶体管scd1、第一感测上拉晶体管ssu1、第一感测下拉晶体管ssd1、第一晶体管t1至第三晶体管t3、第六晶体管t6、第八晶体管t8、第十晶体管t10以及第十一晶体管t11至第十三晶体管t13中的每一个的第一电极和第二电极中的一个电极可以是源电极，而另一电极可以是漏电极。该源/漏关系可适用于本文描述的其他晶体管。
此外，第一扫描上拉晶体管scu1、第一扫描下拉晶体管scd1、第一感测上拉晶体管ssu1、第一感测下拉晶体管ssd1、第一晶体管t1至第三晶体管t3、第六晶体管t6、第八晶体管t8、第十晶体管t10以及第十一晶体管t11至第十三晶体管t13中的每一个可以由非晶硅(a-si)、多晶硅(ploy-si)或氧化物半导体形成。
图9a是示出根据本发明构思的示例性实施例的在第n帧的有效时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第k扫描信号和第k感测信号的波形图。
参照图9a，第一进位时钟信号至第三进位时钟信号ck1_cr、ck2_cr和ck3_cr的相位被顺序地延迟。例如，第二进位时钟信号ck2_cr的相位可以相对于第一进位时钟信号ck1_cr被延迟两个水平时段2h，并且第三进位时钟信号ck3_cr的相位可以相对于第二进位时钟信号ck2_cr被延迟两个水平时段2h。第一进位时钟信号至第三进位时钟信号ck1_cr、ck2_cr和ck3_cr可以每隔六个水平时段6h重复。第一进位时钟信号至第三进位时钟信号ck1_cr、ck2_cr和ck3_cr可以在两个水平时段2h中作为栅导通电压被产生，并且可以在四个水平时段4h中作为比栅导通电压低的第一栅截止电压voff1被产生。
第一扫描时钟信号至第四扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc的相位被顺序地延迟。例如，第二扫描时钟信号ck2_sc的相位可以相对于第一扫描时钟信号ck1_sc被延迟一个水平时段1h，第三扫描时钟信号ck3_sc的相位可以相对于第二扫描时钟信号ck2_sc被延迟一个水平时段1h，并且第四扫描时钟信号ck4_sc的相位可以相对于第三扫描时钟信号ck3_sc被延迟一个水平时段1h。第一扫描时钟信号至第四扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc可以每隔四个水平时段4h重复。第一扫描时钟信号至第四扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc可以在两个水平时段2h中作为栅导通电压被产生，并且可以在两个水平时段2h中作为第一栅截止电压voff1被产生。第一扫描时钟信号ck1_sc的栅导通电压von时段和第二扫描时钟信号ck2_sc的栅导通电压von时段可以彼此重叠一个水平时段1h。第二扫描时钟信号ck2_sc的栅导通电压von时段和第三扫描时钟信号ck3_sc的栅导通电压von时段可以彼此重叠一个水平时段1h。第三扫描时钟信号ck3_sc的栅导通电压von时段和第四扫描时钟信号ck4_sc的栅导通电压von时段可以彼此重叠一个水平时段1h。第四扫描时钟信号ck4_sc的栅导通电压von时段和第一扫描时钟信号ck1_sc的栅导通电压von时段可以彼此重叠一个水平时段1h。
第一感测时钟信号至第四感测时钟信号ck1_ss、ck2_ss、ck3_ss和ck4_ss可以在有效时段act期间基本上类似于第一扫描时钟信号至第四扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc。
在有效时段act期间，在第(k-2)级st(k-2)的进位信号crk-2作为栅导通电压von被产生之后，第k级stk的进位信号crk可以作为栅导通电压von被产生，并且随后第(k 2)级st(k 2)的进位信号crk 2作为栅导通电压von被产生。这可以顺序地发生。第(k-2)级st(k-2)的进位信号crk-2的栅导通电压von时段、第k级stk的进位信号crk的栅导通电压von时段以及第(k 2)级st(k 2)的进位信号crk 2的栅导通电压von时段可以彼此不重叠。
感测控制信号sen_on可以在有效时段act期间在第五时间段t5和第六时间段t6中作为栅导通电压von被产生。感测控制信号sen_on的栅导通电压von时段可以与第(k 2)级st(k 2)的进位信号crk 2的栅导通电压von时段重叠。第一控制时钟信号s_clk1可以在有效时段act期间作为第二栅截止电压voff2产生，并且第二控制时钟信号s_clk2可以在有效时段act期间作为第三栅截止电压voff3产生。
栅导通电压von可以是可以导通扫描信号驱动器200的级的晶体管以及子像素sp的晶体管的栅高电压。第一栅截止电压voff1、第二栅截止电压voff2、和第三栅截止电压voff3可以是可以截止扫描信号驱动器200的级的晶体管以及子像素sp的晶体管的栅低电压。第二栅截止电压voff2可以低于第一栅截止电压voff1。第三栅截止电压voff3可以低于第二栅截止电压voff2。例如，第一栅截止电压voff1可以是大约-5v，第二栅截止电压voff2可以是大约-8v，并且第三栅截止电压voff3可以是大约-11v。
在图9a所示的示例中，第一时间段t1至第七时间段t7中的每一个的长度可以等于一个水平时段1h。在一个水平时段1h期间，数据电压可以被施加到被设置在一条水平线中的子像素sp。
图10至图16是图示根据本发明构思的示例性实施例的在有效时段的第一时间段至第七时间段期间第k级的操作的电路图。
下文中，将参照图9a至图16详细地描述在有效时段的第一时间段至第七时间段期间第k级的操作。
在图10至图16中所示的示例中，第三进位时钟线crc3的第三进位时钟信号被施加到第一进位时钟端子cri1，第一进位时钟线crc1的第一进位时钟信号被施加到第二进位时钟端子cri2，第三扫描时钟线scc3的第三扫描时钟信号被施加到扫描时钟端子sci，并且第三感测时钟线sec3的第三感测时钟信号被施加到感测时钟端子ssi。此外，在图8中所示的示例中，第(k-2)级st(k-2)的进位信号被施加到起始端子cpi，并且第(k 2)级st(k 2)的进位信号被施加到下一进位输入端子cni。
首先，如图9a中所示，在第一时间段t1期间，第(k-2)级st(k-2)的栅导通电压von的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的第一栅截止电压voff1的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第一时间段t1期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且第一栅截止电压voff1的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第一时间段t1期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第一时间段t1期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图10中所示，第六晶体管t6、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
第六晶体管t6可以被第(k-2)级st(k-2)的栅导通电压von的进位信号crk-2导通以将上拉节点q与栅导通端子von连接。相应地，因为上拉节点q具有栅导通电压von，所以第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
第十一晶体管t11被上拉节点q的栅导通电压von导通以将第一进位时钟信号ck1_cr的第一栅截止电压voff1施加到下拉节点qb。结果，第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被截止。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压von导通以将输入到扫描时钟端子sci的第一栅截止电压voff1的第三扫描时钟信号ck3_sc输出到扫描输出端子sco。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测上拉晶体管ssu1被上拉节点q的栅导通电压von导通以将输入到感测时钟信号ssi的第一栅截止电压voff1的第三感测时钟信号ck3_ss输出到感测输出端子sso。这样，第一栅截止电压voff1的第k感测信号ssk可以被施加到第k感测信号线sslk。
进位上拉晶体管cu被上拉节点q的栅导通电压von导通以将输入到第一进位时钟端子cri1的第一栅截止电压voff1的第三进位时钟信号ck3_cr输出到进位输出端子co。
其次，如图9a中所示，在第二时间段t2期间，第(k-2)级st(k-2)的栅导通电压von的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的第一栅截止电压voff1的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第二时间段t2期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且第一栅截止电压voff1的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第二时间段t2期间，栅导通电压von的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅导通电压von的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第二时间段t2期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图11中所示，第六晶体管t6、第(10-1)晶体管t10-1、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
在第二时间段t2期间，第六晶体管t6、第十一晶体管t11和进位上拉晶体管cu的操作可以与上面参照图10描述的第一时间段t1的操作基本上相同。
第(10-1)晶体管t10-1被第三扫描时钟信号的栅导通电压von导通以将上拉节点q与第(10-2)晶体管t10-2的第二电极连接。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压von导通以将输入到扫描时钟端子sci的栅导通电压von的第三扫描时钟信号ck3_sc输出到扫描输出端子sco。这样，栅导通电压von的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测上拉晶体管ssu1被上拉节点q的栅导通电压von导通以将输入到感测时钟端子ssi的栅导通电压von的第三感测时钟信号ck3_ss输出到感测输出端子sso。这样，栅导通电压von的第k感测信号ssk可以被施加到第k感测信号线sslk。
当栅导通电压von的第三扫描时钟信号ck3_sc被施加到扫描输出端子sco并且栅导通电压von的第三感测时钟信号ck3_ss被施加到感测输出端子sso时，上拉节点q被第二电容器c2自举以使电压可以从栅导通电压von上升至比栅导通电压von高的电平的电压von’。这可以通过电压vq在图9a中的第二时间段t2处上升至von’看到。在图9a中，vqb可以对应于下拉节点qb的电压。
第三，如图9a中所示，在第三时间段t3期间，第(k-2)级st(k-2)的第一栅截止电压voff1的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的第一栅截止电压voff1的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第三时间段t3期间，栅导通电压von的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且第一栅截止电压voff1的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第三时间段t3期间，栅导通电压von的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅导通电压von的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第三时间段t3期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图12中所示，第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
在第三时间段t3期间，第(10-1)晶体管t10-1、第十一晶体管t11、第一扫描上拉晶体管scu1和第一感测上拉晶体管ssu1的操作可以与上面参照图11描述的第二时间段t2的操作基本上相同。
进位上拉晶体管cu被上拉节点q的栅导通电压von导通以将输入到第一进位时钟端子cri1的栅导通电压von的第三进位时钟信号ck3_cr输出到进位输出端子co。
当第六晶体管t6在高温下被驱动时，阈值电压可以负向偏移。当这种情况发生时，第六晶体管t6可能不完全截止，并且相应地，泄漏电流可能流过第六晶体管t6。由于第六晶体管t6的泄漏电流，在第三时间段t3期间，上拉节点q可能无法通过自举上升至比栅导通电压von高的电压von’。结果，第一扫描上拉晶体管scu1和第一感测上拉晶体管ssu1可能不完全导通，使得栅导通电压von可能无法正确地输出到扫描输出端子sco和感测输出端子sso。
为了减小由于在第三时间段t3期间第六晶体管t6的泄漏电流引起的上拉节点q的电压电平低于比栅导通电压von高的电压von’，进位时钟信号ck1_cr、ck2_cr和ck3_cr可以在比栅导通电压von低的第二栅导通电压von2与第一栅截止电压voff1之间摆动，如图9b中所示。可替代地，为了减小由于在第三时间段t3期间第六晶体管t6的泄漏电流引起的上拉节点q的电势低于比栅导通电压von高的电压von’，进位时钟信号ck1_cr、ck2_cr和ck3_cr的栅导通电压时段crw可以分别比扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc的栅导通电压时段scw短，如图9b中所示。此外，如图9b中所示，进位时钟信号ck1_cr、ck2_cr和ck3_cr的栅导通电压时段crw可以分别比感测时钟信号ck1_ss、ck2_ss、ck3_ss和ck4_ss的栅导通电压时段ssw短。
第四，如图9a中所示，在第四时间段t4期间，第(k-2)级st(k-2)的第一栅截止电压voff1的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的第一栅截止电压voff1的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第四时间段t4期间，栅导通电压von的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且第一栅截止电压voff1的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第四时间段t4期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第四时间段t4期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图13中所示，第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
在第四时间段t4期间，第十一晶体管t11和进位上拉晶体管cu的操作可以与上面参照图12描述的第三时间段t3的操作基本上相同。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压von导通以将输入到扫描时钟端子sci的第一栅截止电压voff1的第三扫描时钟信号ck3_sc输出到扫描输出端子sco。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测上拉晶体管ssu1被上拉节点q的栅导通电压von导通以将输入到感测时钟端子ssi的第一栅截止电压voff1的第三感测时钟信号ck3_ss输出到感测输出端子sso。这样，第一栅截止电压voff1的第k感测信号ssk可以被施加到第k感测信号线sslk。
当第一栅截止电压voff1的第三扫描时钟信号ck3_sc被施加到扫描输出端子sco并且第一栅截止电压voff1的第三感测时钟信号ck3_ss被施加到感测输出端子sso时，上拉节点q被第一电容器c1和第二电容器c2自举以使电压可以从比栅导通电压von高的电压von’降低至栅导通电压von。
第五，如图9a中所示，在第五时间段t5期间，第(k-2)级st(k-2)的第一栅截止电压voff1的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的栅导通电压von的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第五时间段t5期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且栅导通电压von的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第五时间段t5期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第五时间段t5期间，栅导通电压von的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图14中所示，第一晶体管t1、第二晶体管t2、第三晶体管t3、第八晶体管t8、第(10-2)晶体管t10-2、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
第八晶体管t8可以被第(k 2)级st(k 2)的栅导通电压von的进位信号crk 2导通以将上拉节点q与进位输出端子co连接。相应地，在第五时间段t5期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr被施加到进位输出端子co，并且相应地，上拉节点q具有第一栅截止电压voff1。因此，第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被截止。
第十二晶体管t12被输入到第二进位时钟端子cri2的栅导通电压von的第一进位时钟信号ck1_cr导通以将下拉节点qb与栅导通端子von连接。相应地，上拉节点q具有栅导通电压von，并且相应地，第(10-2)晶体管t10-2、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
第(10-2)晶体管t10-2可以被下拉节点qb的栅导通电压von导通以将进位输出端子co与第(10-1)晶体管t10-1的第一电极连接。因此，当第(10-1)晶体管t10-1被导通时，上拉节点q可以连接到进位输出端子co。
第十三晶体管t13被下拉节点qb的栅导通电压von导通以将下拉节点qb与栅导通端子von连接。
第一扫描下拉晶体管scd1被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压输出。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测下拉晶体管ssd1被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压输出到感测输出端子sso。这样，第一栅截止电压voff1的第k感测信号ssk可以被施加到第k感测信号线sslk。
进位下拉晶体管cd被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压输出到进位输出端子co。
第一晶体管t1被输入到感测控制端子sei的感测控制信号sen_on的栅导通电压von导通以将下一进位输入端子cni与感测控制节点s连接。相应地，感测控制节点s具有第(k 2)级st(k 2)的进位信号的栅导通电压von，使得第二晶体管t2和第三晶体管t3可以被导通。
第二晶体管t2和第三晶体管t3被感测控制节点s的栅导通电压导通以将输入到第一控制时钟端子cci1的第一控制时钟信号s_clk1施加到上拉节点q。相应地，第一控制时钟信号s_clk1的第一栅截止电压voff1可以被施加到上拉节点q。
感测控制节点s可以仅当第一晶体管t1被导通时具有栅导通电压von，并且第(k 2)级st(k 2)的输入到下一进位输入端子cni的进位信号在第五时间段t5期间具有栅导通电压von。因此，在第一栅截止电压voff1的感测控制信号sen_on可以在第五时间段t5中被输入到剩余的级的同时，在垂直空白时段期间，栅导通电压von的感测控制信号sen_on可以被输入到级以在第五时间段t5中输出扫描信号和感测信号。
第六，如图9a中所示，在第六时间段t6期间，第(k-2)级st(k-2)的第一栅截止电压voff1的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的栅导通电压von的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第六时间段t6期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且栅导通电压von的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第六时间段t6期间，栅导通电压von的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅导通电压von的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第六时间段t6期间，栅导通电压von的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图15中所示，第一晶体管t1、第二晶体管t2、第三晶体管t3、第八晶体管t8、第(10-1)晶体管t10-1、第(10-2)晶体管t10-2、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
在第六时间段t6期间，第一晶体管t1、第二晶体管t2、第三晶体管t3、第八晶体管t8、第(10-2)晶体管t10-2、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图14描述的在第五时间段t5期间的操作基本上相同。
第(10-1)晶体管t10-1被第三扫描时钟信号的栅导通电压von导通以将上拉节点q与第(10-2)晶体管t10-2的第二电极连接。因为第(10-1)晶体管t10-1和第(10-2)晶体管t10-2两者在第六时间段t6期间被导通，所以上拉节点q可以连接到进位输出端子co。
第七，如图9a中所示，在第七时间段t7期间，第(k-2)级st(k-2)的第一栅截止电压voff1的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的第一栅截止电压voff1的进位信号crk 2可以被施加到下一进位输入端子cni。此外，如图9a中所示，在第七时间段t7期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且第一栅截止电压voff1的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。此外，如图9a中所示，在第七时间段t7期间，栅导通电压von的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅导通电压von的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图9a中所示，在第七时间段t7期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图16中所示，第二晶体管t2、第三晶体管t3、第(10-2)晶体管t10-2、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
在第七时间段t7期间，第二晶体管t2、第三晶体管t3、第(10-2)晶体管t10-2、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图15描述的在第六时间段t6期间的操作基本上相同。
如图9a至图16中所示，在有效时段期间，第k级stk可以在第二时间段t2和第三时间段t3输出栅导通电压von的第k扫描信号sck和栅导通电压von的第k感测信号ssk，并且可以在第三时间段t3和第四时间段t4输出栅导通电压von的进位信号crk。
当上拉节点q具有栅导通电压von时，进位上拉晶体管cu可以被导通。此外，当下拉节点qb具有第一栅截止电压voff1时，进位下拉晶体管cd的栅-源电压vgs(＝voff1-voff2)大于0v，以使可以形成从第一进位时钟端子cri1至第二栅截止端子vof2的电流路径。例如，当第一栅截止电压voff1的第三进位时钟信号被施加到第一进位时钟端子cri1时，可以形成从第一进位时钟端子cri1至第二栅截止端子vof2的电流路径。在此情况下，第一栅截止电压voff1的电流量可以增大，并且功耗可以相应地增大。因此，电源180可以监视第一栅截止电压voff1的电流量，并且当第一栅截止电压voff1的电流量等于或大于阈值时，可以控制进位时钟信号ck1_cr、ck2_cr和ck3_cr以使它们从第二栅截止电压voff2摆动到栅导通电压von或第二栅导通电压von2。
图17是示出根据本发明构思的示例性实施例的在第n帧的有效时段和垂直空白时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第k扫描信号和第k感测信号的波形图。
在图17中在第n帧的有效时段act期间，第一进位时钟信号至第三进位时钟信号ck1_cr、ck2_cr和ck3_cr、第一扫描时钟信号至第四扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc以及第一感测时钟信号至第四感测时钟信号ck1_ss、ck2_ss、ck3_ss和ck4_ss基本上等同于上面参照图9a描述的那些。
参照图17，第一进位时钟信号至第三进位时钟信号ck1_cr、ck2_cr和ck3_cr可以在第n帧时段的垂直空白时段vb的1’时间段t1’至4’时间段t4’期间作为第一栅截止电压voff1被产生。
在第一扫描时钟信号至第四扫描时钟信号ck1_sc、ck2_sc、ck3_sc和ck4_sc之中，输入到第k级stk的扫描时钟端子sci的第三扫描时钟信号ck3_sc可以在垂直空白时段vb的3’时间段t3’期间作为栅导通电压von被产生，并且可以在垂直空白时段vb的剩余的时间段期间作为第一栅截止电压voff1被产生。剩余的扫描时钟信号ck1_sc、ck2_sc和ck4_sc可以在垂直空白时段vb的1’时间段t1’至6’时间段t6’期间作为第一栅截止电压voff1被产生。
在第一感测时钟信号至第四感测时钟信号ck1_ss、ck2_ss、ck3_ss和ck4_ss之中，输入到第k级stk的感测时钟端子ssi的第三感测时钟信号ck3_ss可以在垂直空白时段vb的3’时间段t3’和4’时间段t4’期间作为栅导通电压von被产生，并且可以在剩余的时间段期间作为第一栅截止电压voff1被产生。剩余的感测时钟信号ck1_ss、ck2_ss和ck4_ss可以在垂直空白时段vb的1’时间段t1’至6’时间段t6’期间作为第一栅截止电压voff1被产生。
第k-2级st(k-2)的进位信号crk-2、第k级stk的进位信号crk和第(k 2)级st(k 2)的进位信号crk 2可以在垂直空白时段vb期间作为第一栅截止电压voff1产生。
感测控制信号sen_on可以在垂直空白时段vb的6’时间段t6’期间作为栅导通电压von被产生。第一控制时钟信号s_clk1可以在垂直空白时段vb的2’时间段t2’至4’时间段t4’期间作为栅导通电压von被产生。第二控制时钟信号s_clk2可以在垂直空白时段vb的1’时间段t1’至5’时间段t5’期间作为栅导通电压von被产生。第二控制时钟信号s_clk2的栅导通电压von时段可以比第一控制时钟信号s_clk1的栅导通电压von时段长。
图18至图24是用于图示根据本发明构思的示例性实施例的在垂直空白时段的1’时间段至7’时间段期间第k级的操作的电路图。
下文中，将参照图18至图24详细地描述在垂直空白时段的1’时间段t1’至7’时间段t7’期间第k级的操作。
在1’时间段t1’至7’时间段t7’期间，第(k-2)级st(k-2)的第一栅截止电压voff1的进位信号crk-2可以被施加到第k级stk的起始端子cpi，并且第(k 2)级st(k 2)的第一栅截止电压voff1的进位信号crk 2可以被施加到下一进位输入端子cni。此外，在1’时间段t1’至4’时间段t4’期间，第一栅截止电压voff1的第三进位时钟信号ck3_cr可以被施加到第k级stk的第一进位时钟端子cri1，并且第一栅截止电压voff1的第一进位时钟信号ck1_cr可以被施加到第二进位时钟端子cri2。
首先，如图17中所示，在1’时间段t1’期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在1’时间段t1’期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图18中所示，第二晶体管t2、第三晶体管t3、第(10-2)晶体管t10-2、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
第(10-2)晶体管t10-2可以被下拉节点qb的栅导通电压von导通以将进位输出端子co与第(10-1)晶体管t10-1的第一电极连接。因此，当第(10-1)晶体管被导通时，上拉节点q可以连接到进位输出端子co。
第十三晶体管t13被下拉节点qb的栅导通电压von导通以将下拉节点qb与栅导通端子von连接。
第一扫描下拉晶体管scd1被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压输出。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测下拉晶体管ssd1被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压voff1输出到感测输出端子sso。这样，第一栅截止电压voff1的第k感测信号ssk可以被施加到第k感测信号线sslk。
进位下拉晶体管cd被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压输出到进位输出端子co。
第二晶体管t2和第三晶体管t3被感测控制节点s的栅导通电压von导通以将输入到第一控制时钟端子cci1的第一控制时钟信号s_clk1施加到上拉节点q。因此，第一控制时钟信号s_clk1的第一栅截止电压voff1可以被施加到上拉节点q。
第二，如图17中所示，在2’时间段t2’期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在2’时间段t2’期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且栅导通电压von的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图19中所示，第二晶体管t2、第三晶体管t3、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
第二晶体管t2和第三晶体管t3被感测控制节点s的栅导通电压导通以将输入到第一控制时钟端子cci1的第一控制时钟信号s_clk1施加到上拉节点q。相应地，因为第一控制时钟信号s_clk1的栅导通电压von被施加到上拉节点q，所以第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
第十一晶体管t11被上拉节点q的栅导通电压von导通以将第一进位时钟信号ck1_cr的第一栅截止电压voff1施加到下拉节点qb。结果，第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被截止。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压von导通以将输入到扫描时钟端子sci的第一栅截止电压voff1的第三扫描时钟信号ck3_sc输出到扫描输出端子sco。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测上拉晶体管ssu1被上拉节点q的栅导通电压von导通以将输入到感测时钟端子ssi的第一栅截止电压voff1的第三感测时钟信号ck3_sc输出到感测输出端子sso。这样，第一栅截止电压voff1的第k感测信号ssk可以被施加到第k感测信号线sslk。
进位上拉晶体管cu被上拉节点q的栅导通电压von导通以将输入到第一进位时钟端子cri1的第一栅截止电压voff1的第三进位时钟信号ck3_cr输出到进位输出端子co。
第三，如图17中所示，在3’时间段t3’期间，栅导通电压von的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅导通电压von的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在3’时间段t3’期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且栅导通电压von的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图20中所示，第二晶体管t2、第三晶体管t3、第(10-1)晶体管t10-1、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
在3’时间段t3’期间，第二晶体管t2、第三晶体管t3、第十一晶体管t11和进位上拉晶体管cu的操作可以与上面参照图19描述的2’时间段t2’的操作基本上相同。
第(10-1)晶体管t10-1被第三扫描时钟信号ck3_sc的栅导通电压von导通以将上拉节点q与第(10-2)晶体管t10-2的第二电极连接。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压von导通以将输入到扫描时钟端子sci的栅导通电压von的第三扫描时钟信号ck3_sc输出到扫描输出端子sco。这样，栅导通电压von的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测上拉晶体管ssu1被上拉节点q的栅导通电压von导通以将输入到感测时钟端子ssi的栅导通电压von的第三感测时钟信号ck3_ss输出到感测输出端子sso。这样，栅导通电压von的第k感测信号ssk可以被施加到第k感测信号线sslk。
当栅导通电压von的第三扫描时钟信号ck3_sc被施加到扫描输出端子sco并且栅导通电压von的第三感测时钟信号ck3_ss被施加到感测输出端子sso时，上拉节点q被第二电容器c2自举以使电压可以从栅导通电压von上升至比栅导通电压von高的电平的电压von’。这由图17中的电压vq图示。
第四，如图17中所示，在4’时间段t4’期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅导通电压von的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在4’时间段t4’期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且栅导通电压von的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。因此，如图21中所示，第二晶体管t2、第三晶体管t3、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被导通。
在4’时间段t4’期间，第二晶体管t2、第三晶体管t3、第十一晶体管t11、第一感测上拉晶体管ssu1和进位上拉晶体管cu的操作可以与上面参照图20描述的3’时间段t3’的操作基本上相同。
第一扫描上拉晶体管scu1被上拉节点q的栅导通电压von导通以将输入到扫描时钟端子sci的第一栅截止电压voff1的第三扫描时钟信号ck3_sc输出到扫描输出端子sco。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
当第一栅截止电压voff1的第三扫描时钟信号ck3_sc被施加到扫描输出端子sco时，上拉节点q可以被第一电容器c1和第二电容器c2自举以使电压可以从比栅导通电压von高的电压von’降低至具有在栅导通电压von与比栅导通电压von高的电压von’之间的电平的电压von”。这由图17中的电压vq图示。
第五，如图17中所示，在5’时间段t5’期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在5’时间段t5’期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。此外，栅导通电压von的第一进位时钟信号ck1_cr可以在5’时间段t5’的一部分期间被施加到第k级stk的第二进位时钟端子cri2。因此，如图22中所示，第二晶体管t2、第三晶体管t3、第(10-2)晶体管t10-2、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
在5’时间段t5’期间，第二晶体管t2和第三晶体管t3被感测控制节点s的栅导通电压导通以将输入到第一控制时钟端子cci1的第一控制时钟信号s_clk1施加到上拉节点q。相应地，因为第一控制时钟信号s_clk1的第一栅截止电压voff1被施加到上拉节点q，所以第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu可以被截止。
第十二晶体管t12被输入到第二进位时钟端子cri2的栅导通电压von的第一进位时钟信号ck1_cr导通以将下拉节点qb与栅导通端子von连接。相应地，上拉节点q具有栅导通电压von，并且相应地，第(10-2)晶体管t10-2、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
第(10-2)晶体管t10-2可以被下拉节点qb的栅导通电压von导通以将进位输出端子co与第(10-1)晶体管t10-1的第一电极连接。因此，当第(10-1)晶体管t10-1被导通时，上拉节点q可以连接到进位输出端子co。
第十三晶体管t13被下拉节点qb的栅导通电压von导通以将下拉节点qb与栅导通端子von连接。
第一扫描下拉晶体管scd1被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压voff1输出。这样，第一栅截止电压voff1的第k扫描信号sck可以被施加到第k扫描信号线sclk。
第一感测上拉晶体管ssu1被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压voff1输出到感测输出端子sso。这样，第一栅截止电压voff1的第k感测信号ssk可以被施加到第k感测信号线sslk。
进位下拉晶体管cd被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压voff1输出到进位输出端子co。
第六，如图17中所示，在6’时间段t6’期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在6’时间段t6’期间，栅导通电压von的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。此外，栅导通电压von的第一进位时钟信号ck1_cr可以在6’时间段t6’期间被施加到第k级stk的第二进位时钟端子cri2。因此，如图23中所示，第一晶体管t1、第(10-2)晶体管t10-2、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
在6’时间段t6’期间，第(10-2)晶体管t10-2、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图22描述的5’时间段t5’的操作基本上相同。
第一晶体管t1被输入到感测控制端子sei的感测控制信号sen_on的栅导通电压von导通以将下一进位输入端子cni与感测控制节点s连接。相应地，感测控制节点s具有第(k 2)级st(k 2)的进位信号的第一栅截止电压voff1，使得第二晶体管t2和第三晶体管t3可以被截止。
第七，如图17中所示，在7’时间段t7’期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的扫描时钟端子sci，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到感测时钟端子ssi。此外，如图17中所示，在7’时间段t7’期间，第一栅截止电压voff1的感测控制信号sen_on可以被施加到第k级stk的感测控制端子sei，并且第一栅截止电压voff1的第一控制时钟信号s_clk1可以被施加到第一控制时钟端子cci1。此外，第一栅截止电压voff1的第一进位时钟信号ck1_cr可以在7’时间段t7’期间被施加到第k级stk的第二进位时钟端子cri2。因此，如图24中所示，第(10-2)晶体管t10-2、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd可以被导通。
在7’时间段t7’期间，第(10-2)晶体管t10-2、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图22描述的5’时间段t5’的操作基本上相同。
如图17至图24中所示，第k级stk可以在垂直空白时段vb中的3’时间段t3’期间输出栅导通电压von的第k扫描信号sck，并且可以在垂直空白时段vb中的3’时间段t3’和4’时间段t4’期间输出栅导通电压von的第k感测信号ssk。
根据本发明构思的示例性实施例的扫描信号驱动器200的面积可以减小，因为第k级stk可以同时输出第k扫描信号sck和第k感测信号ssk。此外，为了在有效时段act期间将数据电压施加到子像素sp，第k级stk可以在两个水平时段2h期间输出第k扫描信号sck和第k感测信号ssk作为栅导通电压von。相反，为了在垂直空白时段vb期间感测子像素sp中的每一个的驱动晶体管dt的源电压，第k级stk可以在四个水平时段4h中输出第k扫描信号sck作为栅导通电压von，并且可以在八个水平时段8h中输出第k感测信号ssk作为栅导通电压von。
图25是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图25中所示的示例性实施例与图8的示例性实施例的不同之处在于，第二上拉节点控制器250包括第(8-1)晶体管t8-1和第(8-2)晶体管t8-2。
参照图25，当第(k 2)级st(k 2)的输入到下一进位输入端子cni的进位信号crk 2具有栅导通电压von时，第二上拉节点控制器250将第二栅截止电压voff2施加到上拉节点q。第二上拉节点控制器250可以包括第八晶体管t8，并且第八晶体管t8可以包括第(8-1)晶体管t8-1和第(8-2)晶体管t8-2。
第(8-1)晶体管t8-1和第(8-2)晶体管t8-2被第(k 2)级st(k 2)的进位信号crk 2的栅导通电压von导通以将上拉节点q与进位输出端子co连接，使得第二栅截止电压voff2可以被施加到上拉节点q。第(8-1)晶体管t8-1的栅电极可以连接到下一进位输入端子cni，第(8-1)晶体管t8-1的第一电极可以连接到第(8-2)晶体管t8-2的第二电极，并且第(8-1)晶体管t8-1的第二电极可以连接到上拉节点q。第(8-2)晶体管t8-2的栅电极可以连接到下一进位输入端子cni，第(8-2)晶体管t8-2的第一电极可以连接到施加有第二栅截止电压voff2的第二栅截止端子vof2，并且第(8-2)晶体管t8-2的第二电极可以连接到第(8-1)晶体管t8-1的第一电极。
如图25中所示，当第(k 2)级st(k 2)的输入到下一进位输入端子cni的进位信号crk 2具有栅导通电压von时，第二上拉节点控制器250可以将上拉节点q与施加有第二栅截止电压voff2的第二栅截止端子vof2而不是进位输出端子co连接，以使第二栅截止电压voff2可以被施加到上拉节点q。
另外，因为上拉节点q的电压可以通过第十晶体管t10具有第二栅截止电压voff2，所以在图25中所示的示例中，连接到第(8-2)晶体管t8-2的第一电极的第二栅截止端子vof2可以被替换为施加有第一栅截止电压voff1的第一栅截止端子vof1。
图26是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图26中所示的示例性实施例与图25的示例性实施例的不同之处在于，第二上拉节点控制器250进一步包括第九晶体管t9。
参照图26，第九晶体管t9被进位输出端子co的栅导通电压von导通以将进位输出端子co连接在第(8-1)晶体管t8-1与第(8-2)晶体管t8-2之间。在第九晶体管t9被导通的同时，第(8-1)晶体管t8-1的第一电极、第(8-2)晶体管t8-2的第二电极和进位输出端子co可以彼此连接。这样，在上拉节点q具有栅导通电压von的同时，可以防止泄漏电流流过第(8-1)晶体管t8-1和第(8-2)晶体管t8-2。
图27是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图27中所示的示例性实施例与图8的示例性实施例的不同之处在于，第二上拉节点控制器250进一步包括第九晶体管t9。
参照图27，第九晶体管t9被上拉节点q的栅导通电压von导通，以将上拉节点q与施加有栅导通电压von的栅导通端子von连接。第九晶体管t9的栅电极和第一电极可以连接到上拉节点q，并且第二电极可以连接到栅导通端子von。这样，在上拉节点q具有栅导通电压von的同时，可以将上拉节点q的电势稳定地保持在栅导通电压von处。
图28是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图28中所示的示例性实施例与图8的示例性实施例的不同之处在于，感测控制器230进一步包括第四晶体管t4。
参照图28，第二晶体管t2被输入到第二控制时钟端子cci2的第二控制时钟信号s_clk2的栅导通电压von导通，以将第一控制时钟端子cci1与第三晶体管t3的第二电极连接。第二晶体管t2的栅电极可以连接到第二控制时钟端子cci2，第二晶体管t2的第一电极可以连接到第三晶体管t3的第二电极，并且第二晶体管t2的第二电极可以连接到第一控制时钟端子cci1。
第三晶体管t3被感测控制节点s的栅导通电压von导通以将上拉节点q与第二晶体管t2的第一电极连接。第三晶体管t3的栅电极可以连接到感测控制节点s，第三晶体管t3的第一电极可以连接到上拉节点q，并且第三晶体管t3的第二电极可以连接到第二晶体管t2的第一电极。
第四晶体管t4被上拉节点q的栅导通电压von导通以将施加有栅导通电压von的栅导通端子von连接在第二晶体管t2与第三晶体管t3之间。在第四晶体管t4被导通的同时，第二晶体管t2的第一电极、第三晶体管t3的第二电极和栅导通端子von可以彼此连接。相应地，栅导通电压von可以被施加在第二晶体管t2与第三晶体管t3之间。因此，可以减小由于高的漏-源电压引起的施加到第二晶体管t2和第三晶体管t3的应力。
图29是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图29中所示的示例性实施例与图28的示例性实施例的不同之处在于，第二晶体管t2被感测控制节点s控制并且第三晶体管t3被第二控制时钟端子cci2的第二控制时钟信号s_clk2控制。
参照图29，第二晶体管t2被感测控制节点s的栅导通电压von导通以将第一控制时钟端子cci1与第三晶体管t3的第二电极连接。第二晶体管t2的栅电极可以连接到感测控制节点s，第二晶体管t2的第一电极可以连接到第三晶体管t3的第二电极，并且第二晶体管t2的第二电极可以连接到第一控制时钟端子cci1。
第三晶体管t3被输入到第二控制时钟端子cci2的第二控制时钟信号s_clk2的栅导通电压von导通，以将上拉节点q与第二晶体管t2的第一电极连接。第三晶体管t3的栅电极可以连接到第二控制时钟端子cci2，第三晶体管t3的第一电极可以连接到上拉节点q，并且第三晶体管t3的第二电极可以连接到第二晶体管t2的第一电极。
如图9a和图17中所示，输入到第二控制时钟端子cci2的第二控制时钟信号s_clk2在第三栅截止电压voff3与栅导通电压von之间摆动，而输入到第一控制时钟端子cci1的第一控制时钟信号s_clk1在第二栅截止电压voff2与栅导通电压von之间摆动。此外，感测控制节点s在第一栅截止电压voff1与栅导通电压von之间摆动。第三栅截止电压voff3可以具有比第二栅截止电压voff2的电平低的电平，第二栅截止电压voff2可以具有比第一栅截止电压voff1的电平低的电平，并且第一栅截止电压voff1可以具有比栅导通电压von的电平低的电平。在此情况下，即使当第四晶体管t4被导通时栅导通电压von被施加在第二晶体管t2与第三晶体管t3之间，具有最低电势的第三栅截止电压voff3也被施加到第三晶体管t3的栅电极，并且因此可以防止栅高电压vgh通过第三晶体管t3泄漏到上拉节点q。
图30是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图30中所示的示例性实施例与图28的示例性实施例的不同之处在于，感测控制器230进一步包括第五晶体管t5，逆变器270进一步包括第十四晶体管t14，并且第k级stk进一步包括具有第十五晶体管至第十七晶体管t15、t16和t17的下拉节点控制器280。
参照图30，第四晶体管t4的栅电极可以连接到进位输出端子co而不是上拉节点q，并且第四晶体管t4的第二电极可以连接到进位输出端子co而不是栅导通端子von。
第五晶体管t5被感测控制节点s的栅导通电压von导通以将施加有栅导通电压von的栅导通端子von连接在第(1-1)晶体管t1-1与第(1-2)晶体管t1-2之间。借助于第五晶体管t5，可以防止或减小感测控制节点s的栅导通电压von通过第(1-1)晶体管t1-1和第(1-2)晶体管t1-2泄漏。第五晶体管t5的栅电极可以连接到感测控制节点s，第五晶体管t5的第一电极可以连接在第(1-1)晶体管t1-1与第(1-2)晶体管t1-2之间，并且第五晶体管t5的第二电极可以连接到栅导通端子von。
第(11-1)晶体管t11-1的第二电极可以连接到施加有第一栅截止电压voff1的第一栅截止端子vof1而不是第二进位时钟端子cri2。
第十四晶体管t14被下拉节点qb的栅导通电压von导通以将施加有栅导通电压von的栅导通端子von连接在第(11-1)晶体管t11-1与第(11-2)晶体管t11-2之间。借助于第十四晶体管t14，可以防止第(11-1)晶体管t11-1和第(11-2)晶体管t11-2的阈值电压负向偏移，并且因此，可以防止或减小下拉节点qb的栅导通电压von通过第(11-1)晶体管t11-1和第(11-2)晶体管t11-2泄漏。第十四晶体管t14的栅电极可以连接到下拉节点qb，第十四晶体管t14的第一电极可以连接在第(11-1)晶体管t11-1与第(11-2)晶体管t11-2之间，并且第十四晶体管t14的第二电极可以连接到栅导通端子von。
当感测控制节点s具有栅导通电压von时，下拉节点控制器280不将栅导通电压von施加到下拉节点qb。当感测控制节点s具有第二栅截止电压voff2时，下拉节点控制器280将栅导通电压von施加到下拉节点qb。下拉节点控制器280可以包括第十三晶体管t13和第十五晶体管至第十七晶体管t15、t16和t17以及第五电容器c5。
第十三晶体管t13基本上等同于图8的第十三晶体管t13，除了其第二电极连接到第十六晶体管t16的第一电极而不是栅导通端子von之外。
第十五晶体管t15可以包括第(15-1)晶体管t15-1和第(15-2)晶体管t15-2。第(15-1)晶体管t15-1和第(15-2)晶体管t15-2被感测控制节点s的栅导通电压von导通，以将第十三晶体管t13的栅电极与施加有第一栅截止电压voff1的第一栅截止端子vof1连接。第(15-1)晶体管t15-1的栅电极可以连接到感测控制节点s，第(15-1)晶体管t15-1的第一电极可以连接到第(15-2)晶体管t15-2的第二电极，并且第(15-1)晶体管t15-1的第二电极可以连接到第十三晶体管t13的栅电极。第(15-2)晶体管t15-2的栅电极可以连接到感测控制节点s，第(15-2)晶体管t15-2的第一电极可以连接到第一栅截止端子vof1，并且第(15-2)晶体管t15-2的第二电极可以连接到第(15-1)晶体管t15-1的第一电极。第(15-2)晶体管t15-2的第一电极可以连接到施加有第二栅截止电压voff2的第二栅截止端子vof2而不是第一栅截止端子vof1。
第十六晶体管t16被输入到第一控制时钟端子cci1的第一控制时钟信号s_clk1的栅导通电压von导通，以将施加有栅导通电压von的栅导通端子von与第十三晶体管t13的第二电极连接。第十六晶体管t16的栅电极可以连接到第一控制时钟端子cci1，第十六晶体管t16的第一电极可以连接到第十三晶体管t13的第二电极，并且第十六晶体管t16的第二电极可以连接到栅导通端子von。
第十七晶体管t17被第(k-2)级st(k-2)的输入到起始端子cpi的进位信号crk-2的栅导通电压von导通，以将施加有栅导通电压von的栅导通端子von与第十三晶体管t13的栅电极连接。第十七晶体管t17的栅电极可以连接到起始端子cpi，第十七晶体管t17的第一电极可以连接到第十三晶体管t13的栅电极，并且第十七晶体管t17的第二电极可以连接到栅导通端子von。
第五电容器c5被布置在第十三晶体管t13的栅电极与施加有第一栅截止电压voff1的第一栅截止端子vof1之间。第五电容器c5的一个电极可以连接到第十三晶体管t13的栅电极，并且第五电容器c5的另一电极可以连接到第一栅截止端子vof1。因为第五电容器c5存储第十三晶体管t13的栅电极与第一栅截止端子vof1之间的电压差，所以第十三晶体管t13的栅电极与第一栅截止端子vof1之间的电压差可以被第五电容器c5保持。
如图30中所示，在垂直空白时段期间，当感测控制节点s具有栅导通电压von以输出第k扫描信号sck和第k感测信号ssk时，第k级stk的下拉节点控制器280不将栅导通电压von施加到下拉节点qb。此外，因为第k级stk的下拉节点控制器280在垂直空白时段期间不输出第k扫描信号sck和第k感测信号ssk，所以当感测控制节点s不具有栅导通电压时，它可以将栅导通电压von施加到下拉节点qb以稳定地保持下拉节点qb的电势。
图31是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图31中所示的示例性实施例与图8的示例性实施例的不同之处在于，第一上拉节点控制器240进一步包括第七晶体管t7，并且第二上拉节点控制器250的第八晶体管t8和第三上拉节点控制器260的第十晶体管t10连接到施加有第二栅截止电压voff2的第二栅截止端子vof2而不是进位输出端子co。
参照图31，第六晶体管t6可以包括第(6-1)晶体管t6-1和第(6-2)晶体管t6-2。第(6-1)晶体管t6-1和第(6-2)晶体管t6-2被第(k-2)级st(k-2)的输入到起始端子cpi的进位信号的栅导通电压von导通，以将上拉节点q与栅导通端子von连接。这样，栅导通电压von可以被施加到上拉节点q。第(6-1)晶体管t6-1的栅电极和第二电极可以连接到起始端子cpi，并且第(6-1)晶体管t6-1的第一电极可以连接到第(6-2)晶体管t6-2的第二电极。第(6-2)晶体管t6-2的栅电极可以连接到起始端子cpi，第(6-2)晶体管t6-2的第一电极可以连接到上拉节点q，并且第(6-2)晶体管t6-2的第二电极可以连接到第(6-1)晶体管t6-1的第一电极。
第八晶体管t8可以包括第(8-1)晶体管t8-1和第(8-2)晶体管t8-2。第(8-1)晶体管t8-1和第(8-2)晶体管t8-2被第(k 2)级st(k 2)的输入到下一进位输入端子cni的进位信号的栅导通电压von导通，以将上拉节点q与施加有第二栅截止电压voff2的第二栅截止端子vof2连接。这样，第二栅截止电压voff2可以被施加到上拉节点q。第(8-1)晶体管t8-1的栅电极可以连接到下一进位输入端子cni，第(8-1)晶体管t8-1的第一电极可以连接到第(8-2)晶体管t8-2的第二电极，并且第(8-1)晶体管t8-1的第二电极可以连接到上拉节点q。第(8-2)晶体管t8-2的栅电极可以连接到下一进位输入端子cni，第(8-2)晶体管t8-2的第一电极可以连接到第二栅截止端子vof2，并且第(8-2)晶体管t8-2的第二电极可以连接到第(8-1)晶体管t8-1的第一电极。
第十晶体管t10可以包括第(10-1)晶体管t10-1和第(10-2)晶体管t10-2。第(10-1)晶体管t10-1和第(10-2)晶体管t10-2可以被第三扫描时钟信号或第三感测时钟信号的栅导通电压von导通以将上拉节点q与施加有第二栅截止电压voff2的第二栅截止端子vof2连接。第(10-1)晶体管t10-1的栅电极可以连接到扫描时钟端子sci或感测时钟端子ssi，第(10-1)晶体管t10-1的第一电极可以连接到第(10-2)晶体管t10-2的第二电极，并且第(10-1)晶体管t10-1的第二电极可以连接到上拉节点q。第(10-2)晶体管t10-2的栅电极可以连接到扫描时钟端子sci或感测时钟端子ssi，第(10-2)晶体管t10-2的第一电极可以连接到第二栅截止端子vof2，并且第(10-2)晶体管t10-2的第二电极可以连接到第(10-1)晶体管t10-1的第一电极。
第七晶体管t7可以被进位输出端子co的栅导通电压von导通以连接在第(6-1)晶体管t6-1与第(6-2)晶体管t6-2之间、在第(8-1)晶体管t8-1与第(8-2)晶体管t8-2之间以及在第(10-1)晶体管t10-1与第(10-2)晶体管t10-2之间。借助于第七晶体管t7，可以防止或减小上拉节点q的栅导通电压von通过第(6-1)晶体管t6-1和第(6-2)晶体管t6-2泄漏。此外，借助于第七晶体管t7，可以防止或减小上拉节点q的栅导通电压von通过第(8-1)晶体管t8-1和第(8-2)晶体管t8-2泄漏。此外，借助于第七晶体管t7，可以防止或减小上拉节点q的栅导通电压von通过第(10-1)晶体管t10-1和第(10-2)晶体管t10-2泄漏。
图32是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图32中所示的示例性实施例与图31的示例性实施例的不同之处在于，逆变器270包括第十八晶体管至第二十一晶体管t18、t19、t20和t21而不是第十一晶体管至第十三晶体管t11、t12和t13。
参照图32，第十八晶体管t18被栅导通端子von的栅导通电压von导通以将栅导通电压von施加到第十九晶体管t19的栅电极。第十八晶体管t18的栅电极和第二电极可以连接到栅导通端子von，并且第十八晶体管t18的第一电极可以连接到第十九晶体管t19的栅电极。第十八晶体管t18的栅电极和第二电极可以连接到第二进位时钟端子cri2而不是栅导通端子von。
第十九晶体管t19当栅导通电压von被施加到其栅电极时被导通，以将下拉节点qb与栅导通端子von连接。第十九晶体管t19的栅电极可以连接到第十八晶体管t18的第一电极，第十九晶体管t19的第一电极可以连接到下拉节点qb，并且第十九晶体管t19的第二电极可以连接到栅导通端子von。
第二十晶体管t20可以被上拉节点q的栅导通电压von导通以将第十九晶体管t19的栅电极与施加有第二栅截止电压voff2的第二栅截止端子vof2连接。第二十晶体管t20的栅电极可以连接到上拉节点q，第二十晶体管t20的第一电极可以连接到第二栅截止端子vof2，并且第二十晶体管t20的第二电极可以连接到第十九晶体管t19的栅电极。第二十晶体管t20的第一电极可以连接到施加有比第二栅截止电压voff2低的第三栅截止电压voff3的第三栅截止端子vof3而不是第二栅截止端子vof2。
第二十一晶体管t21可以被下拉节点qb的栅导通电压von导通以将上拉节点q与第二栅截止端子vof2连接。第二十一晶体管t21的栅电极可以连接到上拉节点q，第二十一晶体管t21的第一电极可以连接到第二栅截止端子vof2，并且第二十一晶体管t21的第二电极可以连接到下拉节点qb。第二十一晶体管t21的第一电极可以连接到第三栅截止端子vof3而不是第二栅截止端子vof2。
图33是示出根据本发明构思的示例性实施例的另一扫描信号驱动器的视图。
图33中所示的示例性实施例与图7的示例性实施例的不同之处在于，级st(k-2)至级st(k 1)中的每一个进一步包括第二扫描时钟端子sci2、第二感测时钟端子ssi2、第二扫描输出端子sco2以及第二感测输出端子sso2。
参照图33，级st(k-2)至级st(k 1)中的每一个的第一扫描时钟端子sci1和第二扫描时钟端子sci2中的每一个可以连接到扫描时钟线scc1至扫描时钟线scc4中的一个。扫描时钟线scc1至扫描时钟线scc4可以顺序地连接到级st(k-2)至级st(k 2)的第一扫描时钟端子sci1和第二扫描时钟端子sci2。例如，如图33中所示，第三扫描时钟线scc3可以连接到第(k-1)级st(k-1)和第(k 1)级st(k 1)中的每一个的第一扫描时钟端子sci1，并且第四扫描时钟线scc4可以连接到第(k-1)级st(k-1)和第(k 1)级st(k 1)中的每一个的第二扫描时钟端子sci2。第一扫描时钟线scc1可以连接到第(k-2)级st(k-2)和第k级stk中的每一个的第一扫描时钟端子sci1，并且第二扫描时钟线scc2可以连接到第(k-2)级st(k-2)和第k级stk中的每一个的第二扫描时钟端子sci2。在级st(k-2)至级st(k 1)中的每一个中，奇数扫描时钟线中的一条可以连接到第一扫描时钟端子sci1，并且偶数扫描时钟线中的一条可以连接到第二扫描时钟端子sci2。
级st(k-2)至级st(k 1)中的每一个的第一感测时钟端子ssi1和第二感测时钟端子ssi2中的每一个可以连接到感测时钟线sec1至感测时钟线sec4中的一个。感测时钟线sec1至感测时钟线sec4可以顺序地连接到级st(k-2)至级st(k 1)的第一感测时钟端子ssi1和第二感测时钟端子ssi2。例如，如图33中所示，在第(k-2)级st(k-2)和第k级stk中的每一个中，第一感测时钟线sec1可以连接到第一感测时钟端子ssi1，并且第二感测时钟线sec2可以连接到第二感测时钟端子ssi2。在第(k-1)级st(k-1)和第(k 1)级st(k 1)中的每一个中，第三感测时钟线sec3可以连接到第一感测时钟端子ssi1，并且第四感测时钟线sec4可以连接到第二感测时钟端子ssi2。在级st(k-2)至级st(k 1)中的每一个中，奇数感测时钟线中的一条可以连接到第一感测时钟端子ssi1，并且偶数感测时钟线中的一条可以连接到第二感测时钟端子ssi2。
在级st(k-2)至级st(k 1)中的每一个中，第一扫描输出端子sco1连接到奇数扫描信号线以输出奇数扫描信号，而第二扫描输出端子sco2连接到偶数扫描信号线以输出偶数扫描信号。例如，如图33中所示，第k级stk的第一扫描输出端子sco1可以连接到第(2k-1)扫描信号线scl2k-1以输出第(2k-1)扫描信号，并且第二扫描输出端子sco2可以连接到第2k扫描信号线scl2k以输出第2k扫描信号。
在级st(k-2)至级st(k 1)中的每一个中，第一感测输出端子sso1连接到奇数感测信号线以输出奇数感测信号，而第二感测输出端子sso2连接到偶数感测信号线以输出偶数感测信号。例如，如图33中所示，第k级stk的第一感测输出端子sso1可以连接到第(2k-1)感测信号线ssl2k-1以输出第(2k-1)感测信号，并且第二感测输出端子sso2可以连接到第2k感测信号线ssl2k以输出第2k感测信号。
如图33中所示，级st(k-2)至级st(k 1)中的每一个可以同时输出两个扫描信号和两个感测信号。因此，扫描信号驱动器200包括用于同时输出多个扫描信号和多个感测信号的单个级。因此，与包括用于输出扫描信号的一级和用于输出感测信号的另一级的扫描信号驱动器相比，可以减小扫描信号驱动器200的面积。
图34是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图34中所示的示例性实施例与图8的示例性实施例的不同之处在于，第k级stk的第一输出单元210进一步包括第二扫描上拉晶体管scu2、第二感测上拉晶体管ssu2、第二扫描下拉晶体管scd2和第二感测下拉晶体管ssd2，并且第(10-1)晶体管t10-1的栅电极连接到下拉节点qb。
参照图34，当上拉节点q具有栅导通电压时，第一输出单元210将输入到第一扫描时钟端子sci1的第三扫描时钟信号输出到第一扫描输出端子sco1，并且将输入到第一感测时钟端子ssi1的第三感测时钟信号输出到第一感测输出端子sso1。此外，当上拉节点q具有栅导通电压时，第一输出单元210将输入到第二扫描时钟端子sci2的第四扫描时钟信号输出到第二扫描时钟端子sco2，并且将输入到第二感测时钟端子ssi2的第四感测时钟信号输出到第二感测输出端子sso2。当下拉节点qb具有栅导通电压时，第一输出单元210将第一栅截止电压输出到第一扫描输出端子sco1、第一感测输出端子sso1、第二扫描输出端子sco2和第二感测输出端子sso2。
第一输出单元210可以包括第一扫描上拉晶体管scu1、第二扫描上拉晶体管scu2、第一扫描下拉晶体管scd1、第二扫描下拉晶体管scd2、第一感测上拉晶体管ssu1、第二感测上拉晶体管ssu2、第一感测下拉晶体管ssd1、第二感测下拉晶体管ssd2、第一电容器c1、第二电容器c2、第六电容器c6和第七电容器c7。
第一扫描上拉晶体管scu1、第一扫描下拉晶体管scd1、第一感测上拉晶体管ssu1、第一感测下拉晶体管ssd1、第一电容器c1和第二电容器c2基本上等同于上面参照图8描述的那些。
第二扫描上拉晶体管scu2被上拉节点q的栅导通电压导通以将输入到第二扫描时钟端子sci2的第四扫描时钟信号输出到第二扫描输出端子sco2。第二扫描上拉晶体管scu2的栅电极可以连接到上拉节点q，第二扫描上拉晶体管scu2的第一电极可以连接到第二扫描输出端子sco2，并且第二扫描上拉晶体管scu2的第二电极可以连接到第二扫描时钟端子sci2。
第二扫描下拉晶体管scd2被下拉节点qb的栅导通电压导通以将输入到第一栅截止端子vof1的第一栅截止电压输出到第二扫描输出端子sco2。第二扫描下拉晶体管scd2的栅电极可以连接到下拉节点qb，第二扫描下拉晶体管scd2的第一电极可以连接到第一栅截止端子vof1，并且第二扫描下拉晶体管scd2的第二电极可以连接到第二扫描输出端子sco2。
第二感测上拉晶体管ssu2被上拉节点q的栅导通电压导通以将输入到第二感测时钟端子ssi2的第四感测时钟信号输出到第二感测输出端子sso2。第二感测上拉晶体管ssu2的栅电极可以连接到上拉节点q，第二感测上拉晶体管ssu2的第一电极可以连接到第二感测输出端子sso2，并且第二感测上拉晶体管ssu2的第二电极可以连接到第二感测时钟端子ssi2。
第二感测下拉晶体管ssd2被下拉节点qb的栅导通电压导通以将输入到第一栅截止端子vof1的第一栅截止电压输出到第二感测输出端子sso2。第二感测下拉晶体管ssd2的栅电极可以连接到下拉节点qb，第二感测下拉晶体管ssd2的第一电极可以连接到第一栅截止端子vof1，并且第二感测下拉晶体管ssd2的第二电极可以连接到第二感测输出端子sso2。
第六电容器c6被布置在上拉节点q与第二扫描输出端子sco2之间。第六电容器c6的一个电极可以连接到上拉节点q，并且第六电容器c6的另一电极可以连接到第二扫描输出端子sco2。因为第六电容器c6存储在上拉节点q与第二扫描输出端子sco2之间的电压差，所以在上拉节点q与第二扫描输出端子sco2之间的电压差可以被第六电容器c6保持。
第七电容器c7被布置在上拉节点q与第二感测输出端子sso2之间。第七电容器c7的一个电极可以连接到上拉节点q，并且第七电容器c7的另一电极可以连接到第二感测输出端子sso2。因为第七电容器c7存储在上拉节点q与第二感测输出端子sso2之间的电压差，所以在上拉节点q与第二感测输出端子sso2之间的电压差可以被第七电容器c7保持。
当下拉节点qb具有栅导通电压时，第三上拉节点控制器260将第二栅截止电压施加到上拉节点q。第三上拉节点控制器260可以包括第十晶体管t10。第十晶体管t10可以包括第(10-1)晶体管t10-1和第(10-2)晶体管t10-2。
第(10-1)晶体管t10-1和第(10-2)晶体管t10-2被下拉节点qb的栅导通电压von导通以将上拉节点q与进位输出端子co连接。第(10-1)晶体管t10-1的栅电极可以连接到下拉节点qb，第(10-1)晶体管t10-1的第一电极可以连接到第(10-2)晶体管t10-2的第二电极，并且第(10-1)晶体管t10-1的第二电极可以连接到上拉节点q。第(10-2)晶体管t10-2的栅电极可以连接到下拉节点qb，第(10-2)晶体管t10-2的第一电极可以连接到进位输出端子co，并且第(10-2)晶体管t10-2的第二电极可以连接到第(10-1)晶体管t10-1的第一电极。
图35是示出根据本发明构思的示例性实施例的在有效时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第(2k-1)扫描信号、第2k扫描信号、第(2k-1)感测信号和第2k感测信号的波形图。图36至图42是图示根据本发明构思的示例性实施例的在有效时段的第一时间段至第七时间段期间第k级的操作的电路图。
下文中，将参照图35至图42详细地描述在有效时段的第一时间段t1至第七时间段t7期间第k级的操作。
首先，如图35和图36中所示，在第一时间段t1期间，第一栅截止电压voff1的第三扫描时钟信号ck3_sc可以被施加到第k级stk的第一扫描时钟端子sci1，并且第一栅截止电压voff1的第三感测时钟信号ck3_ss可以被施加到第一感测时钟端子ssi1。
第二扫描上拉晶体管scu2被上拉节点q的栅导通电压von导通以将输入到第二扫描时钟端子sci2的第一栅截止电压voff1的第四扫描时钟信号ck4_sc输出到第二扫描输出端子sco2。这样，第一栅截止电压voff1的第2k扫描信号sc2k可以被施加到第2k扫描信号线scl2k。
第二感测上拉晶体管ssu2被上拉节点q的栅导通电压von导通以将输入到第二感测时钟端子ssi2的第一栅截止电压voff1的第四感测时钟信号ck4_ss输出到第二感测输出端子sso2。这样，第一栅截止电压voff1的第2k感测信号ss2k可以被施加到第2k感测信号线ssl2k。
根据图36的示例性实施例，在第一时间段t1期间，第六晶体管t6、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu的操作可以与上面参照图10描述的第一时间段t1的操作基本上相同。
其次，如图35和图37中所示，在第二时间段t2期间，第一栅截止电压voff1的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且第一栅截止电压voff1的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。
根据图37的示例性实施例，在第二时间段t2期间，第二扫描上拉晶体管scu2和第二感测上拉晶体管ssu2的操作可以与上面参照图35描述的在第一时间段t1期间的操作相同。
根据图37的示例性实施例，在第二时间段t2期间，第六晶体管t6、第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu的操作可以与上面参照图11描述的第二时间段t2的操作基本上相同。
第三，如图35和图38中所示，在第三时间段t3期间，栅导通电压von的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且栅导通电压von的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。
第二扫描上拉晶体管scu2被上拉节点q的栅导通电压von导通以将输入到第二扫描时钟端子sci2的栅导通电压von的第四扫描时钟信号ck4_sc输出到第二扫描输出端子sco2。这样，栅导通电压von的第2k扫描信号sc2k可以被施加到第2k扫描信号线scl2k。
第二感测上拉晶体管ssu2被上拉节点q的栅导通电压von导通以将输入到第二感测时钟端子ssi2的栅导通电压von的第四感测时钟信号ck4_ss输出到第二感测输出端子sso2。这样，栅导通电压von的第2k感测信号ss2k可以被施加到第2k感测信号线ssl2k。
当栅导通电压von的第四扫描时钟信号ck4_sc被施加到第二扫描输出端子sco2并且栅导通电压von的第四感测时钟信号ck4_ss被施加到第二感测输出端子sso2时，上拉节点q被第六电容器c6和第七电容器c7自举以使电压(图35中的vq)可以从具有比栅导通电压von高的电平的电压von’上升至具有比von’高的电平的电压von”。
根据图38的示例性实施例，在第三时间段t3期间，第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu的操作可以与上面参照图12描述的第三时间段t3的操作基本上相同。
第四，如图35和图39中所示，在第四时间段t4期间，栅导通电压von的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且栅导通电压von的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。
根据图39的示例性实施例，在第四时间段t4期间，第二扫描上拉晶体管scu2和第二感测上拉晶体管ssu2的操作可以与上面参照图38描述的在第三时间段t3期间的操作相同。
根据图39的示例性实施例，在第四时间段t4期间，第十一晶体管t11、第一扫描上拉晶体管scu1、第一感测上拉晶体管ssu1和进位上拉晶体管cu的操作可以与上面参照图13描述的第四时间段t4的操作基本上相同。
当在第四时间段t4期间第一栅截止电压voff1的第三扫描时钟信号ck3_sc被施加到第一扫描输出端子sco1并且第一栅截止电压voff1的第三感测时钟信号ck3_ss被施加到第一感测输出端子sso1时，上拉节点q被第一电容器c1和第二电容器c2自举以使电压(图35中的vq)可以降低至具有比栅导通电压von高的电平的电压von’。为了将栅导通电压von的第四扫描时钟信号ck4_sc稳定地输出到第二扫描输出端子sco2并且将栅导通电压von的第四感测时钟信号ck4_ss稳定地输出到第二感测输出端子sco2，上拉节点q的电压不应被降低。为了实现这点，第一电容器c1的电容可以小于第六电容器c6的电容，并且第二电容器c2的电容可以小于第七电容器c7的电容。
第五，如图35和图40中所示，在第五时间段t5期间，第一栅截止电压voff1的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且第一栅截止电压voff1的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。
第(10-1)晶体管t10-1和第(10-2)晶体管t10-2被下拉节点qb的栅导通电压von导通以将上拉节点q与进位输出端子co连接。
第二扫描下拉晶体管scd2被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压voff1输出到第二扫描输出端子sco2。这样，第一栅截止电压voff1的第2k扫描信号sc2k可以被施加到第2k扫描信号线scl2k。
第二感测下拉晶体管ssd2被下拉节点qb的栅导通电压von导通以将输入到第一栅截止端子vof1的第一栅截止电压voff1输出到第二感测输出端子sso2。这样，第一栅截止电压voff1的第2k感测信号ss2k可以被施加到第2k感测信号线ssl2k。
在第五时间段t5期间，第一晶体管t1、第二晶体管t2、第三晶体管t3、第八晶体管t8、第十晶体管t10、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图14描述的在第五时间段t5期间的操作基本上相同。
第六，如图35和图41中所示，在第六时间段t6期间，第一栅截止电压voff1的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且第一栅截止电压voff1的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。
根据图41的示例性实施例，在第六时间段t6期间，第二扫描下拉晶体管scd2和第二感测下拉晶体管ssd2的操作可以与上面参照图40描述的在第五时间段t5期间的操作相同。
在图41的示例性实施例中，在第六时间段t6期间，第一晶体管t1、第二晶体管t2、第三晶体管t3、第八晶体管t8、第十晶体管t10、第十二晶体管t12、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图15描述的在第六时间段t6期间的操作基本上相同。
第七，如图35和图42中所示，在第七时间段t7期间，栅导通电压von的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且栅导通电压von的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。
根据图42的示例性实施例，在第七时间段t7期间，第二扫描下拉晶体管scd2和第二感测下拉晶体管ssd2的操作可以与上面参照图40描述的在第五时间段t5期间的操作相同。
根据图42的示例性实施例，在第七时间段t7期间，第二晶体管t2、第三晶体管t3、第十晶体管t10、第十三晶体管t13、第一扫描下拉晶体管scd1、第一感测下拉晶体管ssd1和进位下拉晶体管cd的操作可以与上面参照图16描述的在第七时间段t7期间的操作基本上相同。
图43是示出根据本发明构思的示例性实施例的在垂直空白时段期间进位时钟信号、扫描时钟信号、感测时钟信号、感测控制信号、第(k-2)进位信号、第k进位信号、第(k 2)进位信号、上拉节点的电压、下拉节点的电压、第2k-1扫描信号、第2k扫描信号、第2k-1感测信号和第2k感测信号的波形图。图44至图50是图示根据本发明构思的示例性实施例的在垂直空白时段的1’时间段至7’时间段的第k级的操作的电路图。
参照图43至图50，在1’时间段t1’至6’时间段t6’期间，第一栅截止电压voff1的第四扫描时钟信号ck4_sc可以被施加到第k级stk的第二扫描时钟端子sci2，并且第一栅截止电压voff1的第四感测时钟信号ck4_ss可以被施加到第二感测时钟端子ssi2。因此，即使第二扫描上拉晶体管scu2在2’时间段t2’至5’时间段t5’期间被比上拉节点q的栅导通电压von高的电压导通，第二扫描输出端子sco2也输出第一栅截止电压voff1。此外，即使第二感测上拉晶体管ssu2在2’时间段t2’至5’时间段t5’期间被比上拉节点q的栅导通电压von高的电压导通，第二感测输出端子sso2也输出第一栅截止电压voff1。
此外，在1’时间段t1’、6’时间段t6’和7’时间段t7’期间，在第二扫描下拉晶体管scd2和第二感测下拉晶体管ssd2被导通的同时，第二扫描上拉晶体管scu2和第二感测上拉晶体管ssu2被截止。因此，在1’时间段t1’、6’时间段t6’和7’时间段t7’期间，第二扫描输出端子sco2输出第一栅截止端子vof1的第一栅截止电压voff1，并且第二感测输出端子sso2输出第一栅截止端子vof1的第一栅截止电压voff1。
在图44至图50中所示的示例性实施例中，在1’时间段t1’至7’时间段t7’期间，除了第二扫描上拉晶体管scu2、第二感测上拉晶体管ssu2、第二扫描下拉晶体管scd2和第二感测下拉晶体管ssd2之外的晶体管的操作可以与上面参照图18至图24描述的操作基本上相同。
图51是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图51中所示的示例性实施例与图34的示例性实施例的不同之处在于，感测控制器230进一步包括第四晶体管t4和第五晶体管t5、第二上拉节点控制器250的第八晶体管t8包括第(8-1)晶体管t8-1和第(8-2)晶体管t8-2并且逆变器270包括第十四晶体管t14而不是第十三晶体管t13。
图51的第二晶体管t2、第三晶体管t3和第四晶体管t4基本上等同于上面参照图29描述的第二晶体管t2、第三晶体管t3和第四晶体管t4。
图51的第十四晶体管t14基本上等同于上面参照图30描述的第十四晶体管t14，并且可以去除第十三晶体管t13。
参照图51，第(8-1)晶体管t8-1和第(8-2)晶体管t8-2被第(k 2)级st(k 2)的栅导通电压的进位信号导通，以将上拉节点q与进位输出端子co连接，使得第一栅截止电压可以被施加到上拉节点q。第(8-1)晶体管t8-1的栅电极可以连接到下一进位输入端子cni，第(8-1)晶体管t8-1的第一电极可以连接到第(8-2)晶体管t8-2的第二电极，并且第(8-1)晶体管t8-1的第二电极可以连接到上拉节点q。第(8-2)晶体管t8-2的栅电极可以连接到下一进位输入端子cni，第(8-2)晶体管t8-2的第一电极可以连接到进位输出端子co，并且第(8-2)晶体管t8-2的第二电极可以连接到第(8-1)晶体管t8-1的第一电极。
另外，第四晶体管t4被上拉节点q的栅导通电压von导通以将栅导通电压von施加在第二晶体管t2与第三晶体管t3之间、在第(8-1)晶体管t8-1与第(8-2)晶体管t8-2之间以及在第(10-1)晶体管t10-1与第(10-2)晶体管t10-2期间。借助于第四晶体管t4，可以防止或减小上拉节点q的栅导通电压通过第二晶体管t2和第三晶体管t3泄漏。此外，借助于第四晶体管t4，可以防止或减小上拉节点q的栅导通电压通过第(8-1)晶体管t8-1和第(8-2)晶体管t8-2泄漏。此外，借助于第四晶体管t4，可以防止或减小上拉节点q的栅导通电压通过第(10-1)晶体管t10-1和第(10-2)晶体管t10-2泄漏。
图52是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图52中所示的示例性实施例与图34的示例性实施例的不同之处在于，第三上拉节点控制器260的第十晶体管t10包括第(10-1)晶体管t10-1、第(10-2)晶体管t10-2以及第(10-3)晶体管t10-3。
参照图52，当输入到第一扫描时钟端子sci1的第三扫描时钟信号具有栅导通电压、输入到第二扫描时钟端子sci2的第四扫描时钟信号具有栅导通电压并且下拉节点qb具有栅导通电压时，第三上拉节点控制器260将第二栅截止电压施加到上拉节点q。第三上拉节点控制器260可以包括第十晶体管t10。第十晶体管t10可以包括第(10-1)晶体管t10-1、第(10-2)晶体管t10-2以及第(10-3)晶体管t10-3。
第(10-1)晶体管t10-1被栅导通电压的第三扫描时钟信号导通以将上拉节点q与第(10-2)晶体管t10-2的第二电极连接。第(10-1)晶体管t10-1的栅电极可以连接到第一扫描时钟端子sci1，第(10-1)晶体管t10-1的第一电极可以连接到第(10-2)晶体管t10-2的第二电极，并且第(10-1)晶体管t10-1的第二电极可以连接到上拉节点q。
第(10-2)晶体管t10-2可以被下拉节点qb的栅导通电压导通以将进位输出端子co与第(10-1)晶体管t10-1的第一电极和第(10-3)晶体管t10-3的第一电极连接。第(10-2)晶体管t10-2的栅电极可以连接到下拉节点qb，第(10-2)晶体管t10-2的第一电极可以连接到进位输出端子co，并且第(10-2)晶体管t10-2的第二电极可以连接到第(10-1)晶体管t10-1的第一电极和第(10-3)晶体管t10-3的第一电极。
第(10-3)晶体管t10-3被栅导通电压的第四扫描时钟信号导通以将上拉节点q与第(10-2)晶体管t10-2的第二电极连接。第(10-3)晶体管t10-3的栅电极可以连接到第二扫描时钟端子sci2，第(10-3)晶体管t10-3的第一电极可以连接到第(10-2)晶体管t10-2的第二电极，并且第(10-3)晶体管t10-3的第二电极可以连接到上拉节点q。
图53是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图53中所示的示例性实施例与图52的示例性实施例的不同之处在于，第(10-1)晶体管t10-1的栅电极连接到施加有第三感测时钟信号的第一感测时钟端子ssi1，并且第(10-3)晶体管t10-3的栅电极连接到施加有第四感测时钟信号的第二感测时钟端子ssi2。
图54是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图54中所示的示例性实施例与图34的示例性实施例的不同之处在于，第k级stk进一步包括第四上拉节点控制器290。
参照图54，当输入到第k级stk的复位端子ri的复位信号具有栅导通电压时，第四上拉节点控制器290将第二栅截止电压施加到上拉节点q。第四上拉节点控制器290可以包括第二十二晶体管t22。复位信号可以出现在有效时段act的起点处、在有效时段act的终点处或者在第n帧时段的垂直空白时段vb期间。
第二十二晶体管t22被输入到复位端子ri的复位信号的栅导通电压导通以将上拉节点q与进位输出端子co连接。这样做，在第二十二晶体管t22被导通的同时，进位输出端子co的第二栅截止电压可以被施加到上拉节点q。第二十二晶体管t22的栅电极可以连接到复位端子ri，第二十二晶体管t22的第一电极可以连接到进位输出端子co，并且第二十二晶体管t22的第二电极可以连接到上拉节点q。
要注意，第二十二晶体管t22的第一电极可以连接到施加有第二栅截止电压voff2的第二栅截止端子vof2而不是进位输出端子co。
图55是示出根据本发明构思的示例性实施例的扫描信号驱动器的第k级的电路图。
图55中所示示例性实施例与图34的示例性实施例的不同之处在于，第(11-1)晶体管t11-1的第一电极可以连接到施加有第一栅截止电压voff1的第一栅截止端子vof1而不是第二进位时钟端子cri2。
本发明构思的示例性实施例提供了一种用于超高分辨率显示设备(诸如装备有8k超高清(uhd)分辨率的显示设备)的、具有减小面积的扫描信号驱动器。
本发明构思的示例性实施例提供了其中减小了扫描信号驱动器的面积的超高分辨率显示设备(诸如装备有8kuhd分辨率的显示设备)。
根据本发明构思的前述和其他示例性实施例，一种扫描信号驱动器包括能够同时输出扫描信号和感测信号的单个级，并且因此，与包括用于输出扫描信号的一级和用于输出感测信号的另一级的扫描信号驱动器相比，可以减小扫描信号驱动器的面积。
进一步，单个级可以在有效时段和垂直空白时段期间输出不同的扫描信号和不同的感测信号。
要理解，本文描述的所有晶体管可以被实现为mosfet。此外，本文描述的所有晶体管可以由非晶硅(a-si)、多晶硅(poly-si)或氧化物半导体形成。
虽然已经参照本发明构思的示例性实施例具体示出并且描述了本发明构思，但是本领域普通技术人员将理解，可以对其做出形式和细节上的各种改变而不脱离如在所附权利要求中阐述的本发明构思的精神和范围。
1.一种扫描信号驱动器，包括：
用于输出扫描信号和感测信号的多个级，
其中，所述多个级之中的第k级连接到第k扫描信号线和第k感测信号线，并且
其中，所述第k级包括：
第一输出单元，所述第一输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一扫描时钟端子的扫描时钟信号作为第k扫描信号输出到所述第k扫描信号线，并且将输入到第一感测时钟端子的感测时钟信号作为第k感测信号输出到所述第k感测信号线；以及
第二输出单元，所述第二输出单元被配置为当所述上拉节点具有所述栅导通电压时，将输入到第一进位时钟端子的进位时钟信号作为第k进位信号输出到进位输出端子。
2.根据权利要求1所述的扫描信号驱动器，其中，所述第一输出单元包括：
第一扫描上拉晶体管，所述第一扫描上拉晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述扫描时钟信号输出到所述第k扫描信号线；以及
第一感测上拉晶体管，所述第一感测上拉晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述感测时钟信号输出到所述第k感测信号线。
3.根据权利要求1所述的扫描信号驱动器，其中，所述第二输出单元包括进位上拉晶体管，所述进位上拉晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述进位时钟信号输出到所述进位输出端子。
4.根据权利要求1所述的扫描信号驱动器，其中，当下拉节点具有所述栅导通电压时，所述第一输出单元将第一栅截止电压施加到所述第k扫描信号线和所述第k感测信号线，并且
其中，当所述下拉节点具有所述栅导通电压时，所述第二输出单元将所述第一栅截止电压施加到所述进位输出端子。
5.根据权利要求4所述的扫描信号驱动器，其中，所述第一输出单元包括：
第一扫描下拉晶体管，所述第一扫描下拉晶体管被配置为被所述下拉节点的所述栅导通电压导通以将输入到第一栅截止端子的所述第一栅截止电压输出到所述第k扫描信号线；以及
第一感测下拉晶体管，所述第一感测下拉晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述第一栅截止端子的所述第一栅截止电压输出到所述第k感测信号线。
6.根据权利要求4所述的扫描信号驱动器，其中，所述第二输出单元包括进位下拉晶体管，所述进位下拉晶体管被配置为被所述下拉节点的所述栅导通电压导通以将第一栅截止端子的所述第一栅截止电压输出到所述进位输出端子。
7.根据权利要求1所述的扫描信号驱动器，
其中，所述第k级进一步包括：感测控制器，所述感测控制器被配置为当具有所述栅导通电压的感测控制信号在帧时段的有效时段期间被输入到感测控制端子时，在所述帧时段的垂直空白时段期间将所述栅导通电压施加到所述上拉节点。
8.根据权利要求7所述的扫描信号驱动器，其中，所述感测控制器包括：
第一晶体管，所述第一晶体管被配置为被所述感测控制信号的所述栅导通电压导通以将所述栅导通电压施加到感测控制节点；以及
第二晶体管，所述第二晶体管被配置为被所述感测控制节点的所述栅导通电压导通以将输入到第一控制时钟端子的第一控制时钟信号施加到所述上拉节点。
9.根据权利要求8所述的扫描信号驱动器，其中，所述感测控制器进一步包括第三晶体管，所述第三晶体管被配置为被所述感测控制节点的所述栅导通电压导通以将所述第二晶体管与所述上拉节点连接。
10.根据权利要求8所述的扫描信号驱动器，其中，所述感测控制器进一步包括：
第三晶体管，所述第三晶体管被配置为被输入到第二控制时钟端子的第二控制时钟信号的栅导通电压导通以将所述第二晶体管与所述第一控制时钟端子连接；以及
第四晶体管，所述第四晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述栅导通电压施加在所述第二晶体管与所述第三晶体管之间。
11.根据权利要求8所述的扫描信号驱动器，其中，所述感测控制器进一步包括：
第三晶体管，所述第三晶体管被配置为被输入到第二控制时钟端子的第二控制时钟信号的栅导通电压导通以将所述第二晶体管和所述上拉节点连接；以及
第四晶体管，所述第四晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述栅导通电压施加在所述第二晶体管与所述第三晶体管之间。
12.根据权利要求7所述的扫描信号驱动器，其中，所述感测控制器包括：
第(1-1)晶体管，所述第(1-1)晶体管被配置为被所述感测控制信号的所述栅导通电压导通以将所述栅导通电压施加到感测控制节点；
第(1-2)晶体管，所述第(1-2)晶体管被配置为被所述感测控制信号的所述栅导通电压导通以将第三晶体管与所述感测控制节点连接；以及
第五晶体管，所述第五晶体管被配置为被所述感测控制节点的所述栅导通电压导通以将所述栅导通电压施加在所述第(1-1)晶体管与所述第(1-2)晶体管之间。
13.根据权利要求1所述的扫描信号驱动器，其中，所述第k级包括：
第一上拉节点控制器，所述第一上拉节点控制器被配置为当相对于所述第k级的之前级的进位信号具有栅导通电压时，将所述栅导通电压施加到所述上拉节点；以及
第二上拉节点控制器，所述第二上拉节点控制器被配置为当相对于所述第k级的之后级的进位信号具有栅导通电压时，将第一栅截止电压施加到所述上拉节点。
14.根据权利要求13所述的扫描信号驱动器，其中，所述第一上拉节点控制器包括：第六晶体管，所述第六晶体管被配置为被所述之前级的所述进位信号的所述栅导通电压导通以将所述栅导通电压施加到所述上拉节点。
15.根据权利要求13所述的扫描信号驱动器，其中，所述第一上拉节点控制器包括：
第(6-1)晶体管，所述第(6-1)晶体管被配置为被所述之前级的所述进位信号的所述栅导通电压导通以将所述栅导通电压施加到所述上拉节点；
第(6-2)晶体管，所述第(6-2)晶体管被配置为被所述之前级的所述进位信号的所述栅导通电压导通以将所述第(6-1)晶体管与所述上拉节点连接；以及
第七晶体管，所述第七晶体管被配置为被所述第k进位信号的栅导通电压导通以将所述第k进位信号的所述栅导通电压施加在所述第(6-1)晶体管与所述第(6-2)晶体管之间。
16.根据权利要求13所述的扫描信号驱动器，其中，所述第二上拉节点控制器包括：第八晶体管，所述第八晶体管被配置为被所述之后级的所述进位信号的所述栅导通电压导通以将所述上拉节点与所述进位输出端子连接。
17.根据权利要求13所述的扫描信号驱动器，其中，所述第二上拉节点控制器包括：
第(8-1)晶体管，所述第(8-1)晶体管被配置为被所述之后级的所述进位信号的所述栅导通电压导通以将所述上拉节点与施加有第二栅截止电压的第二栅截止端子连接；以及
第(8-2)晶体管，所述第(8-2)晶体管被配置为被所述之后级的所述进位信号的所述栅导通电压导通以将所述(8-1)晶体管与所述第二栅截止端子连接。
18.根据权利要求17所述的扫描信号驱动器，其中，所述第二上拉节点控制器包括第九晶体管，所述第九晶体管被配置为被所述进位输出端子的所述栅导通电压导通以将所述进位输出端子连接在所述第(8-1)晶体管与所述第(8-2)晶体管之间。
19.根据权利要求4所述的扫描信号驱动器，其中，所述第k级包括：
第三上拉节点控制器，所述第三上拉节点控制器被配置为当所述扫描时钟信号或所述感测时钟信号具有所述栅导通电压并且所述下拉节点具有所述栅导通电压时，将所述上拉节点保持在所述第一栅截止电压处；以及
逆变器，所述逆变器被配置为当所述上拉节点具有所述栅导通电压时将所述第一栅截止电压施加到所述下拉节点。
20.根据权利要求19所述的扫描信号驱动器，其中，所述第三上拉节点控制器包括：
第(10-1)晶体管，所述第(10-1)晶体管被配置为被所述扫描时钟信号的所述栅导通电压或者所述感测时钟信号的所述栅导通电压导通以将所述上拉节点与所述进位输出端子连接；以及
第(10-2)晶体管，所述第(10-2)晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述第(10-1)晶体管与所述进位输出端子连接。
21.根据权利要求19所述的扫描信号驱动器，其中，所述第三上拉节点控制器包括：
第(10-1)晶体管，所述第(10-1)晶体管被配置为被所述扫描时钟信号的所述栅导通电压或者所述感测时钟信号的所述栅导通电压导通以将所述上拉节点与所述进位输出端子连接；以及
第(10-2)晶体管，所述第(10-2)晶体管被配置为被所述扫描时钟信号的所述栅导通电压或者所述感测时钟信号的所述栅导通电压导通以将所述第(10-1)晶体管与所述进位输出端子连接。
22.根据权利要求19所述的扫描信号驱动器，其中，所述逆变器包括：
第(11-1)晶体管，所述第(11-1)晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述第一栅截止电压施加到所述下拉节点；
第(11-2)晶体管，所述第(11-2)晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述下拉节点与第十三晶体管连接；以及
第十二晶体管，所述第十二晶体管被配置为被输入到第二进位时钟端子的另一进位时钟信号的栅导通电压导通以将所述栅导通电压施加到所述下拉节点。
23.根据权利要求19所述的扫描信号驱动器，其中，所述逆变器包括第十三晶体管，所述第十三晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述栅导通电压施加到所述下拉节点。
24.根据权利要求19所述的扫描信号驱动器，其中，所述逆变器包括：第十四晶体管，所述第十四晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述栅导通电压施加在第(11-1)晶体管与第(11-2)晶体管之间。
25.根据权利要求1所述的扫描信号驱动器，其中，所述第k级连接到第(k 1)扫描信号线和第(k 1)感测信号线，并且
其中，所述第一输出单元被配置为当所述上拉节点具有所述栅导通电压时，将输入到第二扫描时钟端子的另一扫描时钟信号作为第(k 1)扫描信号输出到所述第(k 1)扫描信号线，并且将输入到第二感测时钟端子的另一感测时钟信号作为第(k 1)感测信号输出到所述第(k 1)感测信号线。
26.根据权利要求25所述的扫描信号驱动器，其中，所述第一输出单元包括：
第二扫描上拉晶体管，所述第二扫描上拉晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述另一扫描时钟信号输出到所述第(k 1)扫描信号线；以及
第二感测上拉晶体管，所述第二感测上拉晶体管被配置为被所述上拉节点的所述栅导通电压导通以将所述另一感测时钟信号输出到所述第(k 1)感测信号线。
27.根据权利要求25所述的扫描信号驱动器，其中，当下拉节点具有所述栅导通电压时，所述第一输出单元将第一栅截止电压施加到所述第(k 1)扫描信号线和所述第(k 1)感测信号线。
28.根据权利要求27所述的扫描信号驱动器，其中，所述第一输出单元包括：
第二扫描下拉晶体管，所述第二扫描下拉晶体管被配置为被所述下拉节点的所述栅导通电压导通以将输入到第一栅截止端子的所述第一栅截止电压输出到所述第(k 1)扫描信号线；以及
第二感测下拉晶体管，所述第二感测下拉晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述第一栅截止端子的所述第一栅截止电压输出到所述第(k 1)感测信号线。
29.根据权利要求27所述的扫描信号驱动器，其中，所述第k级包括：
第一上拉节点控制器，所述第一上拉节点控制器被配置为当相对于所述第k级的之前级的进位信号具有栅导通电压时，将所述栅导通电压施加到所述上拉节点；
第二上拉节点控制器，所述第二上拉节点控制器被配置为当相对于所述第k级的之后级的进位信号具有栅导通电压时，将所述第一栅截止电压施加到所述上拉节点；以及
第三上拉节点控制器，所述第三上拉节点控制器被配置为当所述下拉节点具有所述栅导通电压时，将所述上拉节点保持在所述第一栅截止电压处。
30.根据权利要求29所述的扫描信号驱动器，其中，所述第三上拉节点控制器包括：
第(10-1)晶体管，所述第(10-1)晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述上拉节点与所述进位输出端子连接；以及
第(10-2)晶体管，所述第(10-2)晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述第(10-1)晶体管与所述进位输出端子连接。
31.根据权利要求29所述的扫描信号驱动器，其中，所述第三上拉节点控制器包括：
第(10-1)晶体管，所述第(10-1)晶体管被配置为被所述扫描时钟信号的栅导通电压或者所述感测时钟信号的栅导通电压导通以将所述上拉节点与所述进位输出端子连接；
第(10-2)晶体管，所述第(10-2)晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述第(10-1)晶体管与所述进位输出端子连接；以及
第(10-3)晶体管，所述第(10-3)晶体管被配置为被所述另一扫描时钟信号的栅导通电压或者所述另一感测时钟信号的栅导通电压导通以将所述上拉节点与所述第(10-2)晶体管连接。
32.根据权利要求29所述的扫描信号驱动器，其中，所述第三上拉节点控制器包括：
第(10-1)晶体管，所述第(10-1)晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述上拉节点与施加有所述第一栅截止电压的第一栅截止端子连接；以及
第(10-2)晶体管，所述第(10-2)晶体管被配置为被所述下拉节点的所述栅导通电压导通以将所述第(10-1)晶体管与所述第一栅截止端子连接。
33.一种扫描信号驱动器，包括：
用于输出扫描信号和感测信号的多个级，
其中，所述多个级之中的第一级连接到第一扫描信号线和第一感测信号线，并且
其中，所述第一级包括：
第一输出单元，所述第一输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一扫描时钟端子的扫描时钟信号作为第一扫描信号输出到所述第一扫描信号线，并且将输入到第一感测时钟端子的感测时钟信号作为第一感测信号输出到所述第一感测信号线；以及
感测控制器，所述感测控制器被配置为当在帧时段的有效时段期间具有所述栅导通电压的感测控制信号被输入到感测控制端子时，在所述帧时段的垂直空白时段期间将所述栅导通电压施加到所述上拉节点。
34.一种显示设备，包括：
显示面板，所述显示面板包括数据线、扫描信号线和感测信号线以及连接到所述数据线、所述扫描信号线和所述感测信号线的像素；
用于将数据电压施加到所述数据线的数据驱动器；以及
扫描信号驱动器，所述扫描信号驱动器包括用于将扫描信号施加到所述扫描信号线并且将感测信号施加到所述感测信号线的多个级，
其中，所述多个级之中的第一级连接到第一扫描信号线和第一感测信号线，并且
其中，所述第一级包括：
第一输出单元，所述第一输出单元被配置为当上拉节点具有栅导通电压时，将输入到第一扫描时钟端子的扫描时钟信号作为第一扫描信号输出到所述第一扫描信号线，并且将输入到第一感测时钟端子的感测时钟信号作为第一感测信号输出到所述第一感测信号线；以及
第二输出单元，所述第二输出单元被配置为当所述上拉节点具有所述栅导通电压时，将输入到第一进位时钟端子的进位时钟信号作为第一进位信号输出到进位输出端子。
技术总结