本揭露涉及一种电子装置的结构，尤其涉及电子装置中面板的发光像素结构。
背景技术：
随着电子装置的应用持续增广，电子装置中所设置的面板相关技术也不断在改进，其中面板内发光像素的良率一直都是重要的考量。
技术实现要素：
本揭露是提供一种电子装置内的发光像素，具有较佳的良率。
根据本揭露的实施例，电子装置的发光像素包括发光单元、驱动晶体管以及存储电容。驱动晶体管用于控制通过发光单元的驱动电流。存储电容电连接驱动晶体管且包括第一导电层与第二导电层。第一导电层与第二导电层彼此电隔离。第一导电层包括通过至少一第一连接部分连接的多个第一主要部分，而第二导电层包括通过至少一第二连接部分连接的多个第二主要部分。在发光像素的俯视图中，第一主要部分的一者重叠第二主要部分的其中一者。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施方式，并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1为本揭露一实施例的发光像素的电路示意图；
图2为本揭露一实施例的存储电容的结构的示意图；
图3为图2的存储电容的第一导电层在发光像素的俯视图中的示意图；
图4为图2的存储电容的第二导电层在发光像素的俯视图中的示意图；
图5为图2的存储电容在发光像素的俯视图中的示意图；
图6至图8示意性的说明本揭露一实施例的存储电容的修补；
图9为本揭露一实施例的存储电容的布线示意图；
图10为本揭露一实施例的存储电容的布线示意图。
附图标号说明
100：发光像素；
110：发光单元；
120：驱动晶体管；
122：第一端；
124：第二端；
126：第三端；
130、130’：存储电容；
130a：电容部；
132、132’：第一导电层；
132c、132cx：第一连接部分；
132m、132mx：第一主要部分；
132g：第一间距；
134、134’：第二导电层；
134m、134mx：第二主要部分；
134c、134cx：第二连接部分；
134g：第二间距；
140：开关晶体管；
142：第一端；
144：第二端；
146：第三端；
cl1：第一连接线；
cl2：第二连接线；
cm：毁损处；
dl：数据线；
ea：电极；
eb：电极；
sl1：第一信号线；
sl2：第二信号线；
vdd：电源；
x、y、z：轴。
具体实施方式
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
本揭露中所叙述的一结构(或层别、组件、基材)位于另一结构(或层别、组件、基材)之上/上方，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接，非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介组件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接于中介结构的下侧表面，而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构配置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。
本揭露中所叙述的电连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上元件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上元件的端点之间具有开关、二极管、电容、电感、电阻、其他适合的元件、或上述元件的组合，但不限于此。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
图1为本揭露一实施例的电子装置的发光像素的电路示意图。在图1中，发光像素100可应用于任何需要发出光线以实现需要的功能的电子装置中。电子装置可包括显示装置、天线装置、感测装置或拼接装置，但不以此为限。另外，电子装置也可为可弯折或可挠式电子装置。在电子装置中可例如包括但不限于发光二极管(lightemittingdiode，led)；发光二极管可例如包括有机发光二极管(organiclightemittingdiode，oled)、次毫米发光二极管(miniled)、微发光二极管(microled)或量子点发光二极管(quantumdotlightemittingdiode，qled或qdled)等类型，或包含荧光材料(fluorescentmaterial)、磷光(phosphor)、其他适合的材料或上述材料的任意排列组合，但不以此为限。天线装置可例如是液晶天线，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。
发光像素100包括发光单元110、驱动晶体管120以及存储电容130。驱动晶体管120用于控制发光单元110能否电连接到电源vdd，换句话说，驱动晶体管120用于控制通过发光单元110的驱动电流。存储电容130电连接驱动晶体管120。在一些实施例中，驱动晶体管120例如是一个三端元件，其中存储电容130电连接于驱动晶体管120的第一端122与第二端124之间，驱动晶体管120的第二端124可电连接至电源vdd，且发光单元110电连接于驱动晶体管120的第三端126。驱动晶体管120的第一端122接收到的信号为开启信号时，驱动晶体管120的第二端124与第三端126可导通，从而允许发光单元110电连接至电源vdd而发光。在一些实施例中，发光单元110可为发光二极管，例如前面所述各类型的发光二极管，但不以此为限。
在本实施例中，存储电容130可包括多个电容部130a，且电容部130a包括电极ea与电极eb。电极ea与电极eb可相对设置，且在电极ea与电极eb之间存在有介电层相互间隔而构成电容结构。电容部130a的电极ea可以电连接至驱动晶体管120的第一端122，而电容部130a的电极eb可以电连接至驱动晶体管的第二端124。另外，发光像素100还可包括开关晶体管140，且电容部130a的电极ea例如电连接于开关晶体管140与驱动晶体管120之间，但本揭露并不限于此。开关晶体管140的第一端142可用于接收扫描信号，开关晶体管140的第二端144可电连接至数据线dl，而开关晶体管140的第三端146可电连接至驱动晶体管120的第一端122。如此一来，开关晶体管140可用于控制驱动晶体管120的第一端122是否接收到来自数据线dl的数据信号。
在一些实施例中，发光像素100的操作可包括扫描阶段以及发光阶段。在扫描阶段，开关晶体管140的第一端142可被输入扫描信号而将开关晶体管140开启。此时，数据线dl上的数据信号可通过开启的开关晶体管140传递至驱动晶体管120的第一端122。在发光阶段，驱动晶体管120可在其第一端122接收到数据信号后开启以允许发光单元110电连接至电源vdd，发光单元110因驱动电流通过而发光。此外，存储电容130可维持驱动晶体管120的第一端122上的电压，而使发光单元110稳定发光。上述发光操作仅是举例说明之用，而本揭露不以此为限。在其他的实施例中，用于控制驱动晶体管120的操作的相关电路元件可以包括更多的晶体管、更多的电容或其他电路元件。
图2为本揭露一实施例的存储电容的结构的示意图。图2的存储电容的结构可视为图1的发光像素中的存储电容的一种实施方式，但本揭露不以此为限。在图2中，存储电容130包括第一导电层132与第二导电层134，且第一导电层132与第二导电层134彼此电隔离。在一些实施例中，第一导电层132与第二导电层134之间可设置有一或多层绝缘层以确保第一导电层132与第二导电层134彼此电隔离。第一导电层132与第二导电层134经图案化而定义出多个电容部130a。举例而言，第一导电层132可包括通过至少一第一连接部分132c连接的多个第一主要部分132m，而第二导电层134可包括通过至少一第二连接部分134c连接的多个第二主要部分134m。一个第一主要部分132m与其中一个第二主要部分134m构成一个电容部130a。
第一导电层132与第二导电层134各自例如是在x轴-y轴平面上分布的导电层，且第一导电层132与第二导电层134在z轴上彼此相隔开来。第一导电层132中的多个第一主要部分132m例如在x轴-y轴平面上并列排列成2×4的阵列，而第二导电层134中的多个第二主要部分134m例如在x轴-y轴平面上并列排列成2×4的阵列。但在本揭露中，第一主要部分132m与第二主要部分134m的形状、数量与排列方式并不以此为限。在发光像素的俯视图中，也就是沿z轴观看发光像素时，多个第一主要部分132m的一者可以重叠多个第二主要部分134m的其中一者。换言之，一个第一主要部分132m可与其中一个第二主要部分134m成对设置(互相重叠)以构成其中一个电容部130a，且第一主要部分132m可视为图1中电极ea与电极eb的其中一者，而第二主要部分134m可视为图1中的电极ea与电极eb的另一者。在图2中，为了附图清晰，仅在角落处标示电容部130a，但实际上，一组成对的第一主要部分132m与第二主要部分134m都可构成一个电容部130a。以图2的结构为例，图2中例如示出八组成对的第一主要部分132m与第二主要部分134m，因此可组成八个电容部130a。不过，第一导电层132与第二导电层134可构成的电容部130a的数量可因不同结构设计而有所不同，而本揭露不以此为限。
图3为图2的存储电容的第一导电层132在发光像素的俯视图中的示意图。请同时参照图2与图3，第一导电层132包括通过至少一第一连接部分132c连接的多个第一主要部分132m。在本实施例中，各个第一主要部分132m在发光像素的俯视视角，也就是沿z轴方向观看下，大致具有矩形图案，但本揭露不以此为限。多个第一主要部分132m在x轴-y轴的平面上阵列排列，第一主要部分132m的相邻两者相隔着第一间距132g。第一连接部分132c可设置于第一间距132g中，且第一主要部分132m的相邻两者通过第一连接部分132c的至少一者连接。每个第一主要部分132m在x轴方向上可与相邻的第一主要部分132m连接且在y轴方向上也可与相邻的第一主要部分132m连接。如此，第一连接部分132c可将多个第一主要部分132m互相电连接。另外，第一主要部分132m与第一连接部分132c可以由同一层导电材料层图案化而获得，不过本揭露不以此为限。
图4为图2的存储电容的第二导电层134在发光像素的俯视图中的示意图。请同时参照图2与图4，第二导电层134包括通过至少一第二连接部分134c连接的多个第二主要部分134m。在本实施例中，各个第二主要部分134m在发光像素的俯视视角，也就是沿z轴方向观看下，大致具有矩形图案，但本揭露不以此为限。多个第二主要部分134m在x轴-y轴的平面上阵列排列，第二主要部分134m的相邻两者相隔着第二间距134g。第二连接部分134c可设置于第二间距134g中，且第二主要部分134m的相邻两者通过第二连接部分134c的至少一者连接。每个第二主要部分134m在x轴方向上可与相邻的第二主要部分134m连接且在y轴方向上也可与相邻的第二主要部分134m连接。如此，第二连接部分134c可将多个第二主要部分134m彼此电连接。此外，第二主要部分134m与第二连接部分134c可以由同一层导电材料层图案化而获得，不过本揭露不以此为限。
图5为图2的存储电容130在发光像素的俯视图中的示意图。请参照图2与图5，在本实施例中，第一导电层132可以位于第二导电层134之下，而第二导电层134可以相对于第一导电层132更接近使用者。如此，发光像素的俯视图例如是采用沿z轴方向由第二导电层134向第一导电层132的视角观看发光像素。但本揭露不以此为限。在一些实施例中，在发光像素的俯视图中，位于下方的第一导电层132的第一主要部分132m的面积可以大于第二导电层134的第二主要部分134m的面积。如此一来，第二主要部分134m可制作于面积较大的第一主要部分132m上，这使得第二主要部分134m大致平坦而可提供较均匀的电容耦合作用。但本揭露不以此为限。在其他实施例中，第一导电层132的第一主要部分132m的面积可以视设计需求而等于或小于第二导电层134的第二主要部分134m。
在发光像素的俯视图中，第一连接部分132c可不与第二连接部分134c的任一者重叠。如此，第一连接部分132c可在发光像素的俯视图中外露出来。若在发光像素的仰视图中(例如采用沿z轴方向由位于下方的第一导电层132向第二导电层134的视角观看发光像素)，则第二连接部分134c可在发光像素的仰视图中外露出来。具体而言，沿z轴方向观看发光像素时，第一连接部分132c与第二连接部分134c可彼此错开而无重叠，这有助于存储电容130的修补。
图6至图8示意性的说明本揭露一实施例的存储电容的修补。如图6所示，从制作第一导电层132的步骤到制作第二导电层134的步骤中，可能有毁损处cm位在第一导电层132的至少一个第一主要部分132m(例如第一主要部分132mx)的面积中。须说明的是，在本揭露中，毁损处cm可能为制造过程中的异常材料累积、异常材料短少、外来颗粒等异物、或因蚀刻制程等因素所造成的破孔等，但本揭露并不限于此。这样的毁损处cm有可能导致电容失效，例如让第一主要部分132mx与后续形成的第二导电层134彼此电连接，而造成的不想要的短路。因此，在制作过程中若发现毁损处cm，可先在第一导电层132上进行修补。在一些实施例中，在第一导电层132上进行修补的方式可包括断开与第一主要部分132mx连接的第一连接部132cx。举例而言，断开的方法包括于对应的第一连接部132cx进行雷射切割、机械切割等。在断开对应的第一连接部132cx之后，有毁损处cm的第一主要部分132mx即不与其他第一主要部分132m连接。
接着如图7所示，在修补过的第一导电层132’上制作完第二导电层134之后，对应于第一主要部分132mx的第二主要部分134mx可能通过毁损处cm电连接第一主要部分132mx。因此，可以在第二导电层134上也进行修补。举例而言，可以进行雷射切割、机械切割等方式断开对应第一主要部分132mx的第二主要部分134mx的第二连接部分134cx，使得与第二主要部分134mx连接的第二连接部分134cx都被断开。如此，第二主要部分134mx不会连接于其他第二主要部分134m。不过，本揭露不以此为限。在一些实施例中，对应于第二主要部分134mx的第二连接部分134cx可选择性的不被断开。
在图8中，修补后的存储电容130'可包括修补后的第一导电层132’以及修补后的第二导电层134’。第一导电层132'可包括多个连接在一起的第一主要部分132m以及因修补而独立出来的第一主要部分132mx，而第二导电层134'可包括多个连接在一起的第二主要部分134m以及因修补而独立出来的第二主要部分134mx。如此一来，连接在一起的第一主要部分132m与连接在一起的第二主要部分134m仍可提供存储电容130’的电容功能。因此，制作过程中产生的毁损处cm所在的部分可被独立出来，而不影响存储电容130’的作用。换言之，具有存储电容130’的发光像素不因毁损处cm的存在而失效，从而提升发光像素的良率。另外，由于图6至图8示意性的表示毁损处cm发生在其中一个第一主要部分132mx上的态样，但本揭露不以此为限。在其他可能的实施例中，毁损处cm可能发生在不只一个第一主要部分132m上，而可针对有毁损处cm处的第一主要部分132m及/或对应的第二主要部分134m都进行修补。另外，毁损处cm可以是制造第一导电层132’时产生的，也可以是制造第一导电层132’与第二导电层134’之间的绝缘层的过程中产生的。
图9为本揭露一实施例的存储电容的布线示意图。在图9中，存储电容130的结构可以参照前述实施例的描述，而不另重述。存储电容130可包括第一导电层132以及第二导电层134。第一导电层132的第一主要部分132m排列成2×4的阵列，而第二导电层134的第二主要部分134m也例如排列成2×4的阵列，但本揭露不以此为限。在图9中，第一导电层132可连接至第一信号线sl1而第二导电层134可连接至第二信号线sl2。其中一列(row)的第一导电层132分别通过多个第一连接线cl1连接至第一信号线sl1，且其中一列(row)的第二导电层134分别通过多个第二连接线cl2连接至第二信号线sl2。图9的存储电容130与布线中，第一信号线sl1与第二信号线sl2其中一者可以是图1的发光像素100中连接于电源vdd的走线而另一者可以是图1的发光像素100中连接于驱动晶体管120的第一端122的走线。在本实施例中，第一导电层132可通过多条第一连接线cl1连接至第一信号线sl1而第二导电层134可通过多条第二连接线cl2连接至第二信号线sl2，这增加了存储电容130的信号传递路径而有助于确保存储电容130的信号传递。不过，在其他实施例中，考量不同因素，可采用不同的方式规划存储电容130的布线。
图10为本揭露一实施例的存储电容的布线示意图。在图10中，存储电容的结构可以参照前述实施例的描述，而不另重述。存储电容130可包括第一导电层132以及第二导电层134，且第一导电层132通过第一连接线cl1连接至第一信号线sl1而第二导电层134通过第二连接线cl2连接至第二信号线sl2。第一信号线sl1与第二信号线sl2其中一者可以是图1的发光像素100中连接于电源vdd的走线而另一者可以是图1的发光像素100中连接于驱动晶体管120的第一端122的走线。在本实施例中，第一连接线cl1与第二连接线cl2的数量可分别为1，这有助于简化存储电容130的线路布局而可使发光像素的线路设计更有弹性，但须说明的是，在图9与图10中，第一连接线cl1与第二连接线cl2的数量相同，但本揭露并不限于此，在某些实施例中，第一连接线cl1与第二连接线cl2的数量或线路布局方式可以不同。
综上所述，本揭露实施例的发光像素中，存储电容的导电层包括通过连接部分连接的多个主要部分，且不同层导电层的连接部分在俯视图或仰视图不会互相重叠。在需要时，存储电容可以容易修补，而有助于提高发光像素的良率。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。
1.一种电子装置，其特征在于，包括发光像素，且所述发光像素包括：
发光单元；
驱动晶体管，用于控制通过所述发光单元的驱动电流；以及
存储电容，电连接所述驱动晶体管且包括第一导电层与第二导电层，所述第一导电层与所述第二导电层彼此电隔离，所述第一导电层包括通过至少一第一连接部分连接的多个第一主要部分，所述第二导电层包括通过至少一第二连接部分连接的多个第二主要部分；
其中在所述发光像素的俯视图中，所述多个第一主要部分的一者重叠所述多个第二主要部分的其中一者。
2.根据权利要求1所述的电子装置，其特征在于，在所述发光像素的所述俯视图中，所述至少一第一连接部分不与所述至少一第二连接部分的任一者重叠。
3.根据权利要求1所述的电子装置，其特征在于，所述第一导电层位于所述第二导电层之下且其中所述至少一第一连接部分在所述发光像素的所述俯视图中外露出来。
4.根据权利要求1所述的电子装置，其特征在于，所述第一导电层位于所述第二导电层之下且其中所述至少一第二连接部分在所述发光像素的仰视图中外露出来。
5.根据权利要求1所述的电子装置，其特征在于，所述多个第一主要部分中的相邻两者通过所述至少一第一连接部分的至少一者连接。
6.根据权利要求1所述的电子装置，其特征在于，所述多个第二主要部分中的相邻两者通过所述至少一第二连接部分的至少一者连接。
7.根据权利要求1所述的电子装置，其特征在于，所述多个第一主要部分中的相邻两者通过间隙分隔开来。
8.根据权利要求1所述的电子装置，其特征在于，所述多个第二主要部分中的相邻两者通过间隙分隔开来。
9.根据权利要求1所述的电子装置，其特征在于，所述第一导电层与所述第二导电层的其中一者电连接于所述驱动晶体管的第一端，所述第一导电层与所述第二导电层的其中另一者电连接于所述驱动晶体管的第二端，而所述发光单元电连接所述驱动晶体管的第三端。
10.根据权利要求9所述的电子装置，其特征在于，所述驱动晶体管的第二端电连接至电源。
技术总结