本发明总的来说涉及半导体领域，更具体而言，涉及一种减少铁电存储器印记的写入方法。此外，本发明还涉及一种减少铁电存储器印记的写入电路。
背景技术：
近年来，铁电存储器作为一种高写入速度和高读写次数的新型存储器，受到越来越多的关注。铁电存储器是一种特殊工艺的非易失性的存储器。当电场被施加到铁电晶体管时，中心原子顺着电场停留在第一低能量状态，而当电场反转被施加到同一铁晶体管时，中心原子顺着电场的方向在晶体里移动并停留在第二低能量状态。大量中心原子在晶体单胞中移动并耦合形成铁电畴，铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高，铁电畴在电场下无反转所形成的极化电荷较低，这种铁电材料的二元稳定状态使得铁电可以用作存储器。
当移去电场以后，中心原子保持在低能量状态，存储器的状态也得以保存不会消失，因此可通过铁电畴在电场下反转形成的高极化电荷或者无反转形成的低极化电荷来判断存储单元是处于“1”还是“0”状态。铁电畴的反转不需要高电场，而是仅用一般的工作电压就可以改变存储单元的“1”或“0”的状态；也不需要电荷泵来产生高电压以进行数据擦除，因而没有擦写延迟。这种特性使得铁电存储器在掉电后仍能够继续保存数据，并且写入速度快且具有无限次写入寿命，不容易写坏。而且，与现有的非易失性内存技术相比，铁电存储器具有更高的写入速度和更长的读写寿命。
然而，铁电存储器普遍存在的问题是，随着使用时间的增加，其写入性能有劣化的趋势。
技术实现要素：
本发明的人任务是，提供减少铁电存储器印记的一种写入方法以及一种写入电路，通过该方法和/或该电路，可以通过减小或消除铁电存储器的印记效应来提高其写入性能。
在本发明的第一方面，该任务通过一种减少铁电存储器印记的写入方法来解决，其中每个写入周期包括第一时间段和第二时间段，该方法包括下列步骤：
在第一时间段，控制板线和位线的电平，使得给铁电存储器的铁电存储单元的铁电电容施加第一电场；以及
在第二时间段，控制板线和位线的电平，使得给该铁电存储单元的铁电电容施加第二电场，其中第二电场的极性与第一电场的极性相反并且其中第二电场对应于要写入到该铁电存储单元中的数据。
在本发明中，“电场对应于要写入的数据”是指，施加在铁电电容上的电场的强度和极性(即方向)可以使铁电电容中生成相应极化电荷，所述极化电荷对应于要写入的数据、即0或1。此外，术语“写入周期”既可以是指数据写入的周期，也可以是指数据写回的周期。数据写回是指，铁电存储器的每次读取以后将所读取写回到被读取的存储单元中，这是因为铁电存储器的读取为破坏性的、即会破坏所存储的极化电荷，因此在每次读取以后必须将相同数据写回到原存储单元。措辞“控制板线和位线的电平”是指，控制分别施加在铁电电容两端的板线和位线的电平的大小，由此控制施加在铁电电容上的电场的强度和方向。
在本发明的一个优选方案中规定，第一电场和第二电场的强度相同。通过每次写入时给铁电电容施加大小相同、方向相反的电场，可更有效地减小铁电存储器的印记效应。同时，通过使第一时间段和第二时间段的时长相同，可以进一步减小、甚至消除铁电存储器的印记效应。
在本发明的一个扩展方案中规定，在第一时间段，控制板线和位线的电平包括下列步骤：
根据要写入到该铁电存储单元中的数据确定第二电场的极性并由此确定第一电场的极性；以及
在第一周期中，根据第一电场的极性给板线和位线施加电平，使得施加在铁电电容上的第一电场在第一周期的至少一部分中呈现所确定的第一电场的极性。
在本发明的另一扩展方案中规定，在第二时间段，控制板线和位线的电平包括下列步骤：
在第二周期中，根据第二电场的极性给板线和位线施加电平，使得施加在铁电电容上的第二电场在第二周期的至少一部分中呈现所确定的第二电场的极性。
在本发明的一个优选方案中规定，所述极性包括与二进制数1相对应的第一极性以及与二进制数0相对应的第二极性，其中在第一和/或时间段，控制板线和位线的电平包括：
给板线施加周期性电平；
在同一时间段内，在板线电平周期的高电平期间，给位线施加低电平以给铁电电容施加第一极性的电场，并且在板线电平的低电平期间，保持位线的低电平；以及
在同一时间段内，在板线电平周期的高电平期间，给位线施加高电平，并且在板线电平周期的低电平期间，给位线施加高电平以给铁电电容施加第二极性的电场。
通过本优选方案，可以降低方案难度，这是因为，板线可以为周期性电平，由此免除板线的复杂电平控制。同时，与板线的周期性电平相适应地，位线电平在每个时间段内可以保持为某个特点电平不变，由此即可实现所期望的电场方向和强度。
在本发明的第二方面，前述任务通过一种减少铁电存储器印记的写入电路来解决，该写入电路包括：
第一输入端，其被配置为接收待写入数据；
第二输入端，其被配置为接收写命令或写回命令；以及
控制器，其被配置为在接收到写命令或写回命令时执行下列动作：
在每个写入周期的第一时间段，控制板线和位线的电平，使得给铁电存储器的铁电存储单元的铁电电容施加第一电场；以及
在每个写入周期的第二时间段，控制板线和位线的电平，使得给该铁电存储单元的铁电电容施加第二电场，其中第二电场的极性与第一电场的极性相反并且其中第二电场对应于所述要待写入数据。
在本发明的一个优选方案中规定，板线的电平在第一时间段和第二时间段中周期性地变化，并且其中所述控制器包括：
反相器，其输入端与写入电路的第一输入端连接，其输出端连接到第一与非门的第一输入端；
第一与非门，其第二输入端与第二使能信号连接，其输出端与第三与非门的第一输入端连接，其中第二使能信号在第一时间段中为低电平并且在第二时间段中为高电平；
第二与非门，其第一输入端与写入电路的第一输入端连接，其第二输入端与第一使能信号连接，其输出端与第三与非门的第二输入端连接，其中第一使能信号在第二时间段中为低电平并且在第一时间段中为高电平；
第三与非门，其输出端与第一p型mosfet的栅极和第二n型mosfet的栅极连接；
第一p型mosfet，其漏极和源极中的第一个与电源电压vcc连接，其漏极和源极中的第二个与第二p型mosfet的漏极和源极中的第一个连接；
第二p型mosfet，其栅极接地，其漏极和源极中的第二个与第三p型mosfet的漏极和源极中的第一个连接并且与输出端连接以输出位线的电平；
第一n型mosfet，其与电源电压vcc连接，其漏极和源极中的第二个与第二n型mosfet的漏极和源极中的第一个连接；以及
第二n型mosfet，其漏极和源极中的第二个接地。
在本发明的另一优选方案中规定，板线的电平为周期性的方波脉冲信号，并且第一时间段和第二时间段分别包含方波脉冲信号的一个周期。在其它实施例中，可以设想其它形式的电平信号、例如正弦波或三角波脉冲信号。
在本发明的又一优选方案中规定，写入电路还包括：
脉冲计数器，其被配置为对板线的电平的方波脉冲进行脉冲计数，其中当计数值为奇数时，输出高电平的第一使能信号和低电平的第二使能信号，并且当计数值为偶数时，输出低电平的第一使能信号和高电平的第二使能信号。通过采用脉冲计数器来设置使能信号，可实现简单、精度高的优点。在本发明的教导下，也可以设置根据计数值判定使能信号的其它方式。
此外，本发明还涉及一种铁电存储器，其包括根据本发明的写入电路。
本发明具有如下有益效果：本发明通过在每次写入铁电存储器的铁电存储单元时，在正常写入操作之前添加一次反向写入操作，使得铁电存储单元的铁电电容在每次写入时都经历方向完全相反的两次写入，由此降低铁电电容的印记效应，从而提高铁电电容的写入性能。这基于发明人的如下洞察，发明人通过研究发现，铁电存储器的写入性能之所以随时间劣化，其重要原因在于铁电存储器的“印记效应”(imprinteffect)，印记效应是指，铁电存储器会对写入其中的数据产生“记忆效果”，从而难以写入相反的数据；发明人通过研究进一步发现，“印记效应”的原因在于，当被施加电场时，极化电介质中的原子或分子会根据外加电场来定向；如果一个方向的电场被施加过长时间，则原子或分子在该方向上的定向将会变为持久的，使得在施加相反方向的电场时，偶极子难以翻转并定向到相反方向；基于此，发明人通过研究独创性地发现，通过在每次要写入时在所期望的写入操作以前执行反向写入操作，可以显著地降低、甚至消除这种“印记效应”，这是因为，在实际写入前所施加的反向电场可以较好地抵消在后的实际写入操作造成的铁电存储单元的“记忆”，从而较好地优化铁电存储器的写入性能，使得写入性能随时间的劣化被消除或减缓。
附图说明
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了铁电存储器的铁电存储单元的电路图；
图2a-2b示出了根据本发明的减少铁电存储器印记的写入电路的电路图；
图3示出了根据本发明的减少铁电存储器印记的写入电路的信号时序图；以及
图4示出了根据本发明的减少铁电存储器印记的写入方法的流程。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在此，术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
最后，在本发明中，控制器可以用软件、硬件或固件或其组合来实现。控制器既可以单独存在，也可以是某个部件的一部分。
首先，阐述本发明所基于的原理。
本发明基于发明人的如下洞察，发明人通过研究发现，铁电存储器的写入性能之所以随时间劣化，其重要原因在于铁电存储器的“印记效应”(imprinteffect)；印记效应是指，铁电存储器会对写入其中的数据(如数据0)产生“记忆效果”，从而难以写入相反的数据(如数据1)；发明人通过研究进一步发现，“印记效应”的主要原因在于，当被施加电场时，极化电介质中的原子或分子会根据外加电场来定向；如果一个方向的电场被施加过长时间，则原子或分子在该方向上的定向将会变为持久的，使得在施加相反方向的电场时，偶极子难以翻转并定向到相反方向；基于此，发明人通过研究独创性地发现，通过在每次要写入时在所期望的写入操作以前执行反向写入操作，可以显著地降低、甚至消除这种“印记效应”，这是因为，在实际写入前所施加的反向电场可以较好地抵消在后的实际写入操作造成的铁电存储单元的“记忆”，从而较好地优化铁电存储器的写入性能，使得写入性能随时间的劣化被消除或减缓。
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了铁电存储器的铁电存储单元100的电路图。
如图1所示，根据本发明的铁电存储器的铁电存储单元100具有铁电电容101和晶体管102。铁电电容101具有两个极板和夹在极板之间的铁电材料(未示出)。铁电电容101一端与板线pl连接，另一端连接到晶体管102的漏极和源极中的一个。晶体管102的栅极连接到字线wl，并且其漏极和源极中的另一个连接到位线bl。
由于铁电材料的特性，在对含有铁电材料的铁电电容101施加电场时，会使铁电材料的铁电畴产生极化，在取消施加的电场时，铁电材料的铁电畴会保持一定的极化程度，即剩余极化强度。铁电材料的剩余极化强度不同会使得铁电电容两个极板之间的电场不同，这样一来，铁电电容的值会不同，当再次在电容两端施加电场时，其产生的电量会不同。此外，如果一个方向的电场被施加过长时间，则原子或分子在该方向上的定向将会变为持久的，使得在施加相反方向的电场时，偶极子难以翻转并定向到相反方向，这称为“印记效应”。下面阐述根据本发明的减小铁电存储器的印记效应的方案。
图2a-2b示出了根据本发明的减少铁电存储器印记的写入电路的电路图，其中图2a示出了脉冲计数器电路209，并且图2b示出了控制器电路。
如图2a-2b所示，根据本发明的减少铁电存储器印记的写入电路包括下列电路元件(其中符号“·”指示写入电路200的电路元件，其中一些电路元件是可选的)：
·第一输入端(未示出)，其被配置为接收待写入数据dtbw。
·第二输入端(未示出)，其被配置为接收写命令或写回命令或写使能信号en_w。
·可选的脉冲计数器电路209(参见图2a)，其在写使能信号en_w为高电平时(在其它实施例中，也可以设想低电平)，被配置为对板线pl的电平的方波脉冲进行脉冲计数。在本实施例中，pl的电平信号被示为周期性方波脉冲信号，但是其它信号也是可设想的。其中当计数值为奇数时，输出高电平的第一使能信号en1和低电平的第二使能信号en2，并且当计数值为偶数时，输出低电平的第一使能信号en1和高电平的第二使能信号en2。
·控制器210(参见图2b)，其被配置为在接收到写命令或写回命令时(即写使能信号en_w为高电平时)执行下列动作：
在每个写入周期的第一时间段，控制板线pl和位线bl的电平(在本实施例中，仅仅控制位线bl的电平，板线pl的电平为周期性变化信号)，使得给铁电存储器的铁电存储单元的铁电电容施加第一电场。
在每个写入周期的第二时间段，控制板线pl和位线bl的电平(在本实施例中，仅仅控制位线bl的电平，板线pl的电平为周期性变化信号)，使得给该铁电存储单元的铁电电容施加第二电场，其中第二电场的极性与第一电场的极性相反并且其中第二电场对应于所述要待写入数据。
在本实施例中，控制器210(参见图2b)具有下列电路元件(其中符号“◇”指示写入电路200的电路元件)：
◇反相器201，其输入端与写入电路的第一输入端连接，其输出端连接到第一与非门201的第一输入端。
◇第一与非门202，其第二输入端与第二使能信号en2连接，其输出端与第三与非门204的第一输入端连接，其中第二使能信号en2在第一时间段中为低电平并且在第二时间段中为高电平。
◇第二与非门203，其第一输入端与写入电路的第一输入端连接，其第二输入端与第一使能信号en1连接，其输出端与第三与非门204的第二输入端连接，其中第一使能信号en1在第二时间段中为低电平并且在第一时间段中为高电平。
◇第三与非门204，其输出端与第一p型mosfet205的栅极和第二n型mosfet206的栅极连接。
◇第一p型mosfet205，其漏极和源极中的第一个与电源电压vcc连接，其漏极和源极中的第二个与第二p型mosfet206的漏极和源极中的第一个连接。
◇第二p型mosfet206，其栅极接地gnd，其漏极和源极中的第二个与第三p型mosfet207的漏极和源极中的第一个连接并且与输出端连接以输出位线bl的电平。例如，第二p型mosfet206的漏极和源极中的第二个与位线bl直接连接。
◇第一n型mosfet207，其与电源电压vcc连接，其漏极和源极中的第二个与第二n型mosfet208的漏极和源极中的第一个连接。
◇第二n型mosfet208，其漏极和源极中的第二个接地gnd。
图3示出了根据本发明的减少铁电存储器印记的写入电路的信号时序图。
如图3所示，pl为方波脉冲信号，其占空比例如为50％。写入周期包括第一时间段和第二时间段。
在写入1时，在第一时间段，bl为低电平，使得在pl为高电平时给铁电存储单元的铁电电容施加第一极性的电场，第一极性的电场对应于数据0；在第二时间段，bl为高电平，使得在pl为低电平时给铁电电容施加第二极性的电场，第二极性与第一极性相反并第二极性的电场对应于数据1。
在写入0时，在第一时间段，bl为高电平，使得在pl为低电平时给铁电电容施加第二极性的电场，第二极性的电场对应于数据1；在第二时间段，bl为低电平，使得在pl为高电平时给铁电电容施加第一极性的电场，第二极性与第一极性相反并且第二极性的电场对应于数据0。
从上面可以得知，在每个写入周期中，第一时间段中的电场与第二时间段中的电场是极性相反，而第二时间段中的电场对应于要写入的数据。因此，本发明的方案有利地减轻或消除了铁定电容器的印记效应。
图4示出了根据本发明的减少铁电存储器印记的写入方法的流程。
在步骤402，在写入周期的第一时间段，控制板线和位线的电平，使得给铁电存储器的铁电存储单元的铁电电容施加第一电场；以及
在步骤404，在写入周期的第二时间段，控制板线和位线的电平，使得给该铁电存储单元的铁电电容施加第二电场，其中第二电场的极性与第一电场的极性相反并且其中第二电场对应于要写入到该铁电存储单元中的数据。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并由此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
1.一种减少铁电存储器印记的写入方法，其中每个写入周期包括第一时间段和第二时间段，该方法包括下列步骤：
在第一时间段，控制板线和位线的电平，使得给铁电存储器的铁电存储单元的铁电电容施加第一电场；以及
在第二时间段，控制板线和位线的电平，使得给该铁电存储单元的铁电电容施加第二电场，其中第二电场的极性与第一电场的极性相反并且其中第二电场对应于要写入到该铁电存储单元中的数据。
2.根据权利要求1所述的写入方法，其中第一电场和第二电场的强度相同；和/或
其中第一时间段和第二时间段的时长相同。
3.根据权利要求1所述的写入方法，其中在第一时间段，控制板线和位线的电平包括下列步骤：
根据要写入到该铁电存储单元中的数据确定第二电场的极性并由此确定第一电场的极性；以及
在第一周期中，根据第一电场的极性给板线和位线施加电平，使得施加在铁电电容上的第一电场在第一周期的至少一部分中呈现所确定的第一电场的极性。
4.根据权利要求3所述的写入方法，其中在第二时间段，控制板线和位线的电平包括下列步骤：
在第二周期中，根据第二电场的极性给板线和位线施加电平，使得施加在铁电电容上的第二电场在第二周期的至少一部分中呈现所确定的第二电场的极性。
5.根据权利要求1所述的写入方法，其中所述极性包括与二进制数1相对应的第一极性以及与二进制数0相对应的第二极性，其中在第一和/或时间段，控制板线和位线的电平包括：
给板线施加周期性电平；
在同一时间段内，在板线电平周期的高电平期间，给位线施加低电平以给铁电电容施加第一极性的电场，并且在板线电平的低电平期间，保持位线的低电平；以及
在同一时间段内，在板线电平周期的高电平期间，给位线施加高电平，并且在板线电平周期的低电平期间，给位线施加高电平以给铁电电容施加第二极性的电场。
6.一种减少铁电存储器印记的写入电路，包括：
第一输入端，其被配置为接收待写入数据；
第二输入端，其被配置为接收写命令或写回命令；以及
控制器，其被配置为在接收到写命令或写回命令时执行下列动作：
在每个写入周期的第一时间段，控制板线和位线的电平，使得给铁电存储器的铁电存储单元的铁电电容施加第一电场；以及
在每个写入周期的第二时间段，控制板线和位线的电平，使得给该铁电存储单元的铁电电容施加第二电场，其中第二电场的极性与第一电场的极性相反并且其中第二电场对应于所述要待写入数据。
7.根据权利要求6所述的写入电路，其中板线的电平在第一时间段和第二时间段中周期性地变化，并且其中所述控制器包括：
反相器，其输入端与写入电路的第一输入端连接，其输出端连接到第一与非门的第一输入端；
第一与非门，其第二输入端与第二使能信号连接，其输出端与第三与非门的第一输入端连接，其中第二使能信号在第一时间段中为低电平并且在第二时间段中为高电平；
第二与非门，其第一输入端与写入电路的第一输入端连接，其第二输入端与第一使能信号连接，其输出端与第三与非门的第二输入端连接，其中第一使能信号在第二时间段中为低电平并且在第一时间段中为高电平；
第三与非门，其输出端与第一p型mosfet的栅极和第二n型mosfet的栅极连接；
第一p型mosfet，其漏极和源极中的第一个与电源电压vcc连接，其漏极和源极中的第二个与第二p型mosfet的漏极和源极中的第一个连接；
第二p型mosfet，其栅极接地，其漏极和源极中的第二个与第三p型mosfet的漏极和源极中的第一个连接并且与输出端连接以输出位线的电平；
第一n型mosfet，其与电源电压vcc连接，其漏极和源极中的第二个与第二n型mosfet的漏极和源极中的第一个连接；以及
第二n型mosfet，其漏极和源极中的第二个接地。
8.根据权利要求7所述的写入电路，其中板线的电平为周期性的方波脉冲信号，并且第一时间段和第二时间段分别包含方波脉冲信号的一个周期。
9.根据权利要求8所述的写入电路，还包括：
脉冲计数器，其被配置为对板线的电平的方波脉冲进行脉冲计数，其中当计数值为奇数时，输出高电平的第一使能信号和低电平的第二使能信号，并且当计数值为偶数时，输出低电平的第一使能信号和高电平的第二使能信号。
10.一种铁电存储器，其包括根据权利要求6至9之一所述的写入电路。
技术总结