本发明涉及存储器技术领域，特别涉及一种阻变存储器阵列的两步写操作方法。
背景技术：
由于阻变存储器(rram，resistiverandomaccessmemory)具有面积小、功耗低、速度快、结构简单、可多值存储、与cmos工艺兼容等优越性能，使得其在高密度存储技术、大规模神经网络计算系统、可穿戴电子和物联网等领域有着广阔的应用前景。为了提高存储密度，在实际应用中阻变存储器阵列架构通常采用交叉阵列结构：每个存储单元由相互交叉的字线(wordline，wl)和位线(bitline，bl)构成的上下电极确定。然而，在对交叉阵列结构操作过程中会存在寄生泄漏电流，引发读取串扰等问题，这大大限制了阵列的规模，增加系统功耗。为了抑制泄漏电流、降低串扰，通常将一个具有选通功能的器件(selector)与阻变存储器件串联组成选通-阻变(one-selector-one-resistor,1s1r)交叉结构阵列，如图1所示。
在众多的选通器中，阈值开关选通器具有较大的开关比，可以有效地抑制交叉阵列中的泄漏电流，且阈值开关选通器操作电压较低、结构简单，便于与阻变存储器集成组成1s1r结构，因此得到了广泛的关注。阈值开关选通器初始状态为高阻，当施加在器件上下电极间的电压大于器件的阈值电压vth时，选通器内部形成导电细丝，阻值变为低阻，器件导通；当施加在阈值开关选通器电极间的电压小于器件的保持电压vhold时，选通器内部导电细丝自发断裂，器件变回为高阻态，器件关断，其i-v曲线如图2所示。
目前，阻变存储器阵列的写操作实现方法一般为利用连续多个脉冲将阻变存储器件设置到目标阻态。参见图1，当对某一阻变单元进行写操作时，该单元所在行施加写脉冲信号vs，该单元所在列接地。其他行列根据不同电压方案接vw和vb。以写过程为例，具体操作过程为：初始状态选通器、阻变器件均处于高阻态，阻值分别为rsh和rh，且有rsh＞＞rh；当器件所在行施加写脉冲vs(vs＞vth)时，由于rsh＞＞rh，电压主要施加在选通器上，使得选通器分压大于其阈值电压vth，选通器变为低阻态rsl，选通器开启；由于rsl＜rh，选通器开启后，阻变存储器分压增大，当分压大于阻变存储器写电压vset时，阻变存储器被置为低阻态rl，写操作完成。参见图3，在1s1r阵列中选通器开启过程存在延迟td，为保证阻变存储器可以有效写入，写过程脉冲宽度pwwr应相应延长；然而连续的大幅值(vwr>vset>vth)、长脉宽(pwwr>td)脉冲的施加可能会导致选通器疲劳特性(endurance)下降，甚至造成器件失效；写过程脉冲幅值和宽度的增加也会增加写过程功耗，加重器件间的串扰，使器件被误操作(set-disturb)。
因此，需要一种新的操作方法来改善这些问题，提高1s1r阵列的写操作效率。
技术实现要素：
本发明的目的是为了避免1s1r阵列写操作过程导致选通器失效，降低写过程功耗和串扰，提供一种阻变存储器阵列的两步写操作方法，通过调节写脉冲的电压幅值和脉宽，实现选通器和阻变器件的分段操作，减小写操作过程对选通器性能的影响。
为了实现上述目的，本发明采用如下技术方案：
本发明提出的一种阻变存储器阵列的两步写操作方法，其特征在于，包括以下步骤：
令阻变存储器阵列中选通器和阻变存储器的初始状态均处于高阻态；
对阻变存储器阵列施加第一写脉冲信号，使选通器处于低阻态、阻变存储器保持高阻态；
对阻变存储器阵列施加第二写脉冲信号，使选通器保持低阻态、阻变存储器处于低阻态；
将第二写脉冲信号的幅值降为零，使选通器处于高阻态、阻变存储器处于低阻态，写操作完成；
其中，所述第一写脉冲信号的幅值v1和脉冲长度pw1分别为正向开启选通器所需电压和脉冲长度，所述第二写脉冲信号的幅值v2和脉冲长度pw2分别为阻变存储器写操作所需电压和脉冲长度，且各参数同时满足以下要求：(a)v2>vset>v1>vth，(b)pw1>td，(c)pw2>tset；vset和vth分别为阻变存储器可以被写操作的最小电压和选通器正向开启的阈值电压，td和tset分别为选通器正向开启延迟和阻变存储器写入延迟。
进一步地，本发法还包括以下步骤：
对阻变存储器阵列施加第一重置脉冲信号，使选通器处于低阻态、阻变存储器保持低阻态；
对阻变存储器阵列施加第二重置脉冲信号，使选通器保持低阻态、阻变存储器处于高阻态；
将第二重置脉冲信号的幅值降为零，使选通器和阻变存储器均处于高阻态，重置操作完成；
其中，所述第一重置脉冲信号的幅值-v1和脉冲长度pwn1分别为反向开启选通器所需电压和脉冲长度，所述第二重置脉冲信号的幅值-v2和脉冲长度pwn2分别为阻变存储器重置操作所需电压和脉冲长度，且各参数同时满足以下要求：(e)-v2<vreset<-v1<-vth，(d)pwn1>tnd，(f)pwn2>treset；vreset和-vth是阻变存储器可以被重置的最小电压和选通器反向开启的阈值电压，tnd和treset分别为选通器反向开启延迟和阻变存储器重置延迟。
本发明的特点及有益效果：
(1)本发明提出的一种阻变存储器阵列的两步写操作方法，在第一步写操作选通器开启过程中，限制了选通器的开启电压幅值和脉宽，避免选通器在高压下被击穿，延长选通器寿命，保证阵列正常工作；
(2)本发明分两步进行写操作，减少写过程中大电压脉冲时间，降低写过程功耗；
(3)本发明通过调整第二步写操作的脉冲长度pw2，利用选通器的开启延时，降低写过程给未被选择的阻变器件带来的串扰。
综上所述，本发明通过调节不同步骤写脉冲的电压幅值和脉宽，实现选通器和阻变器件的分段操作，减小写操作过程对选通器性能的影响，降低写过程功耗和阻变器件串扰。
附图说明
图1为现有1s1r交叉结构阵列的结构示意图。
图2为现有阈值开关选通器的i-v曲线图。
图3为图1所示1s1r交叉结构阵列中选通器件开启过程的延迟曲线。
图4为本发明一种阻变存储器阵列的两步写操作方法的流程图。
图5为本发明一种阻变存储器阵列的两步写操作(set)脉冲波形图。
图6为本发明一种阻变存储器阵列的两步重置操作(reset)脉冲波形图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
为了更好地理解本发明，以下详细阐述本发明提出的一种阻变存储器阵列的两步写操作方法的应用实例。
本发明提出一种阻变存储器阵列的两步写操作方法，通过调节写脉冲的电压幅值和脉宽，实现选通器和阻变器件的分段操作，减小写操作过程对选通器性能的影响。
本发明适用的阻变存储器阵列的结构参见图1，包括交叉排布的n条字线(wl1～wln)和n条位线(bl1～bln)，在位线和字线的每个交叉点处设置一个存储单元，该存储单元包括相连接的一个开关元件(本实施例采用选通器selector)和一个阻变元件(本实施例采用阻变存储器rram)。本发明的两步写操作方法包括以下步骤：
令阻变存储器阵列中选通器和阻变存储器的初始状态均处于高阻态；
对阻变存储器阵列施加第一写脉冲信号，使选通器处于低阻态、阻变存储器保持高阻态；
对阻变存储器阵列施加第二写脉冲信号，使选通器保持低阻态、阻变存储器处于低阻态；
将第二写脉冲信号的幅值降为零，使选通器处于高阻态、阻变存储器处于低阻态，写操作完成；
其中，第一写脉冲信号的幅值v1和脉冲长度pw1分别为正向开启选通器所需电压和脉冲长度，第二写脉冲信号的幅值v2和脉冲长度pw2分别为阻变存储器写操作所需电压和脉冲长度，且各参数同时满足以下要求：(a)v2>vset>v1>vth，(b)pw1>td，(c)pw2>tset；vset和vth分别为阻变存储器的写电压(即阻变存储器可以被set操作的最小电压)和选通器正向开启的阈值电压，td和tset分别为选通器正向开启延迟和阻变存储器写入延迟(即阻变存储器可以被set操作所需的最小脉冲长度)。
具体的，对1s1r阵列进行写操作时，操作方法如图4所示，包括以下步骤：
(1)令阻变存储器阵列中选通器和阻变存储器的初始态均处于高阻态，记为状态“0”，选通器和阻变存储器的阻值分别为rsh和rh，且有rsh＞＞rh；
(2)第一步写操作，选通器正向开启过程：对阻变存储器阵列施加第一写脉冲信号，使选通器处于低阻态、阻变存储器保持高阻态；第一写脉冲信号的幅值v1和脉冲长度pw1分别为正向开启选通器所需电压和脉冲长度，并满足：vset>v1>vth且pw1>td，此时电压主要施加在选通器上，选通器正向开启，记为状态“1”，选通器的电阻变为低阻rsl；阻变存储器仍为高阻态，即仍为状态“0”，本发明写(set)脉冲波形如图5所示；
(3)第二步写操作，阻变存储器写入过程：对阻变存储器阵列施加第二写脉冲信号，使选通器保持低阻态、阻变存储器处于低阻态；第二写脉冲信号的幅值v2和脉冲长度pw2分别为阻变存储器写操作所需电压和脉冲长度，并满足：v2>vset，pw2>tset且rh>rsl，此时电压主要施加在阻变存储器上，阻变存储器阻值被置为低阻rl，记为状态“1”；选通器仍为低阻态，即仍为状态“1”；
(4)将第二写脉冲信号的幅值降为零，选通器关断，记为状态“0”，写操作完成。
本发明还包括对上述已完成写操作的1s1r阵列进行重置操作，具体包括如下步骤：
(5)第一步重置操作，选通器反向开启过程：对阻变存储器阵列施加第一重置脉冲信号，使选通器处于低阻态、阻变存储器保持低阻态；第一重置脉冲信号的幅值-v1和脉冲长度pwn1分别为反向开启选通器所需电压和脉冲长度，并满足：-v1<-vth且pwn1>tnd，此时电压主要施加在选通器上，选通器的阻值被置为低阻rsl，记为状态“1”；阻变存储器仍为低阻态，即仍为状态“1”；-vth是选通器反向开启的阈值电压，tnd为选通器反向开启延迟，vhold为选通器的正向保持电压(即选通器正向开启后可保持开启状态的最小电压)，-vhold为选通器的反向保持电压(即选通器反向开启后可保持开启状态的最小电压)；本发明重置(reset)脉冲波形如图6所示；
(6)第二步重置操作，阻变存储器重置过程：对阻变存储器阵列施加第二重置脉冲信号，使选通器保持低阻态、阻变存储器处于高阻态；第二重置脉冲信号的幅值-v2和脉冲长度pwn2分别为重置阻变存储器所需电压和脉冲长度，并满足：-v2<vreset<-v1<-vth且pwn2>treset，此时电压施加在阻变存储器上，阻变存储器的阻值被置为高阻rh，记为状态“0”，选通器仍为低阻态，即为状态“1”；vreset和-vth分别为阻变存储器被重置(reset)的最小电压，treset为阻变存储器重置延迟(即阻变存储器可以被reset操作所需的最小脉冲长度)；
(7)将第二重置脉冲信号的幅值降为零，选通器关断，记为状态“0”，重置操作完成。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
1.一种阻变存储器阵列的两步写操作方法，其特征在于，包括以下步骤：
令阻变存储器阵列中选通器和阻变存储器的初始状态均处于高阻态；
对阻变存储器阵列施加第一写脉冲信号，使选通器处于低阻态、阻变存储器保持高阻态；
对阻变存储器阵列施加第二写脉冲信号，使选通器保持低阻态、阻变存储器处于低阻态；
将第二写脉冲信号的幅值降为零，使选通器处于高阻态、阻变存储器处于低阻态，写操作完成；
其中，所述第一写脉冲信号的幅值v1和脉冲长度pw1分别为正向开启选通器所需电压和脉冲长度，所述第二写脉冲信号的幅值v2和脉冲长度pw2分别为阻变存储器写操作所需电压和脉冲长度，且各参数同时满足以下要求：(a)v2>vset>v1>vth，(b)pw1>td，(c)pw2>tset；vset和vth分别为阻变存储器可以被写操作的最小电压和选通器正向开启的阈值电压，td和tset分别为选通器正向开启延迟和阻变存储器写入延迟。
2.根据权利要求1所述的两步写操作方法，其特征在于，还包括以下步骤：
对阻变存储器阵列施加第一重置脉冲信号，使选通器处于低阻态、阻变存储器保持低阻态；
对阻变存储器阵列施加第二重置脉冲信号，使选通器保持低阻态、阻变存储器处于高阻态；
将第二重置脉冲信号的幅值降为零，使选通器和阻变存储器均处于高阻态，重置操作完成；
其中，所述第一重置脉冲信号的幅值-v1和脉冲长度pwn1分别为反向开启选通器所需电压和脉冲长度，所述第二重置脉冲信号的幅值-v2和脉冲长度pwn2分别为阻变存储器重置操作所需电压和脉冲长度，且各参数同时满足以下要求：(d)-v2<vreset<-v1<-vth，(e)pwn1>tnd，(f)pwn2>treset；vreset和-vth是阻变存储器可以被重置的最小电压和选通器反向开启的阈值电压，tnd和treset分别为选通器反向开启延迟和阻变存储器重置延迟。
3.根据权利要求1或2所述的两步写操作方法，其特征在于，当阻变存储器阵列中选通器和阻变存储器均处于高阻态时，阻变存储器的阻值远大于选通器的阻值。
4.根据权利要求1或2所述的两步写操作方法，其特征在于，所述阻变存储器阵列包括交叉排布的若干条字线和位线，在位线和字线的每个交叉点处设置一个存储单元，该存储单元包括相连接的一个选通器和一个阻变存储器。
技术总结