本发明属于eeprom控制系统领域，具体说是一种微电流源提供的计时电路系统。
背景技术：
目前数字存储技术主要分成三种：磁式、光电式和半导体式。半导体存储技术基本上又分为挥发性(volatile)与非挥发性(non-volatile)两种，挥发性存储器技术较为成熟，也是目前半导体存储技术的主流，包括dram和sram等；非挥发性存储器技术包括过去的掩膜rom、eprom、eeprom、flash(快闪)、以及新兴的fram(铁电存储器)、mram(磁性存储器)与oum(相变存储器)等。非挥发性、存取速度快、成本低、制作过程简单、数据存储密度高、耗电量低和可无限次数擦写等特性，是未来存储器技术所必须具备的要点。
eeprom单元编程和擦除需要ms量级的时间周期，现有的技术是通过时基电路和分频电路(计时电路)组成，时基电路产生时钟信号，分频电路对时钟信号进行分频完成计时，当需要计时周期越长，就需要越大的电容、越大的电阻和越多的分频器。若实现ms级计时，整个功能约需要晶体管500余个，片内电容约6pf，电阻50kω。现有技术尽管能实现对擦除、编程时间的精准控制,但所需资源非常多，编程所需时间越多，所需资源就越多。
技术实现要素：
本发明提供一种结构简单的计时电路，在提供ms级计时的前提下，该结构仅需要晶体管少于100个，片内电容12p，不需要片内大电阻。本发明目的是提供一种性能稳定、体积小、成本低eeprom擦除、编程时间控制电路。
本发明为实现上述目的所采用的技术方案是：
eeprom编程周期控制电路，包括：基准电压源、微电流源以及计时电路，
其中：
基准电压源，用于为微电流源提供基准电压；
微电流源，用于根据基准电压为计时电路提供基准电流；
计时电路，用于根据基准电流以及电容实现计时。
所述基准电流为pa级。
所述电容为pf级。
所述计时电路完成ms级计时。
所述微电流源的电路为：
基准电压vref分别输入nmos管mn01的栅极、nmos管mn02的栅极、nmos管mn03的栅极、nmos管mn04的栅极、nmos管mn05的栅极以及nmos管mn06的栅极，nmos管mn01的源极连接nmos管mn02的漏极，nmos管mn02的源极连接nmos管mn03的漏极，nmos管mn03的源极连接nmos管mn04的漏极，nmos管mn04的源极连接nmos管mn05的漏极，nmos管mn05的源极连接nmos管mn06的漏极，nmos管mn06的源极接地，nmos管mn01的漏极连接pmos管mp03的漏极，pmos管mp03的栅极连接控制信号con，pmos管mp03的源极分别连接pmos管mp01的源极和栅极以及pmos管mp02的栅极，pmos管mp01的源极分别连接pmos管mp02的源极以及电源vdd，pmos管mp02的漏极连接nmos管mn08的漏极，nmos管mn08的栅极连接电压vdd，nmos管mn08的源极分别连接nmos管mn07的漏极和栅极，nmos管mn07的栅极输出基准电流iref，nmos管mn07的源极接地。
所述计时电路为：
基准电流iref输入nmos管mn13的栅极，nmos管mn13的源极接地，nmos管mn13的漏极连接nmos管mn12的源极，nmos管mn12的漏极通过电容cap1分别连接nmos管mn11的源极以及nmos管mn15的漏极和栅极，nmos管mn11的栅极连接反馈信号con2，nmos管mn11的漏极连接电源vpp，nmos管mn15的源极分别连接nmos管mn16的漏极和栅极，nmos管mn16的源极分别连接nmos管mn17的漏极和栅极，nmos管mn17的源极连接nmos管mn18的漏极，nmos管mn18的栅极连接反馈信号con2，nmos管mn18的源极接地，nmos管mn14的漏极连接nmos管mn12的漏极，nmos管mn14的栅极连接电源vdd，nmos管mn14的源极连接倒相器inv1的输入，倒相器inv1的输出作为计时电路的输出。
本发明具有以下有益效果及优点：
1.本发明用非常简单的电路结构实现eeprom擦除、编程时间控制。
2.本发明产生的时间随温度变化很小。
3.本发明涉及的资源少。
附图说明
图1本发明的系统框架图；
其中，1为基准电压源，2为微电流源，3为计时电路；
图2本发明的微电流源电路图；
图3本发明的计时电路电路图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
如图1所示，本发明是一种微电流源(2)提供的计时电路用于控制eeprom编程时间，包括，基准电压源(1)、微电流源(2)、计时电路(3)；基准电压源(1)为微电流源(2)提供与温度及电源无关的电压偏置；基准电压源采用传统带隙基准，提供与电源电压、温度无关的基准电压，基准电压值在1.2v左右；微电流源(2)为计时电路(3)提供pa级电流；计时电路用pf级别电容实现ms级计时。
基准电压源(1)采用经典的带隙基准结构，为微电流源(2)提供与电源电压、温度无关的基准电压。
如图2所示，微电流源(2)电路具体描述：第一pmos器件(mp01)的栅级和第一pmos器件(mp01)和第二pmos器件(mp02)的栅极和第三pmos器件(mp03)的源极以及第三pmos器件(mp03)的衬底相接，第一pmos器件(mp01)的源极接电源，第一pmos器件(mp01)的衬底接电源、第二pmos器件(mp02)的源极接电源，第二pmos器件(mp02)的漏极接第八nmos器件(mn08)的漏极，第二pmos器件(mp02)的衬底接电源、第三pmos器件(mp03)的源极接第一nmos器件(mn01)的漏极，第三pmos器件(mp03)的栅级接控制信号(con)；第一nmos器件(mn01)的栅级和第二nmos器件(mn02)的栅级和第三nmos器件(mn03)的栅级和第四nmos器件(mn04)的栅级和第五nmos器件(mn05)的栅级和第六nmos器件(mn06)的栅级相接并接到基准电压vref、第一nmos器件(mn01)的衬底和第二nmos器件(mn02)的衬底和第三nmos器件(mn03)的衬底和第四nmos器件(mn04)的衬底和第五nmos器件(mn05)的衬底和第六nmos器件(mn06)的衬底相接并接到地，第一nmos器件(mn01)的源极和第二nmos器件(mn02)的漏级、第二nmos器件(mn02)的源极和第三nmos器件(mn03)的漏级、第三nmos器件(mn03)的源极和第四nmos器件(mn04)的漏级、第四nmos器件(mn04)的源极和第五nmos器件(mn05)的漏级、第五nmos器件(mn05)的源极和第六nmos器件(mn06)的漏级、第六nmos器件(mn06)的源极接地、第八nmos器件(mn08)的栅级接电源vdd，第八nmos器件(mn08)的源极和第七nmos器件(mn07)的漏极和第七nmos器件(mn07)的栅极相接为输出iref、第七nmos器件(mn07)的源极接地。微电流源电路中除第八nmos器件(mn08)为native管外其余器件为耗尽型mosfet。
控制信号con通过第三pmos器件mp03控制微电流源是否启动，当con接高电平即电源电压时，第三pmos器件mp03关闭，微电流源不启动；当con接低电平即地电压时，第三pmos器件mp03开启，微电流源启动。第一nmos器件mn01、第二nmos器件mn02、第三nmos器件mn03、第四nmos器件mn04、第五nmos器件mn05、第六nmos器件mn06串联，相当于一大电阻，相比于大电阻，此实现形式更减少面积，第一nmos器件mn01、第二nmos器件mn02、第三nmos器件mn03、第四nmos器件mn04、第五nmos器件mn05、第六nmos器件mn06栅极短接接到基准电压源(1)提供的基准电压vref上，保证产生的微电流有最小的温度系数和最大的电源抑制比。
第一pmos器件mp01和第二pmos器件mp02构成镜像结构，将由第一nmos器件mn01、第二nmos器件mn02、第三nmos器件mn03、第四nmos器件mn04、第五nmos器件mn05、第六nmos器件mn06产生的微电流进行镜像。
第七nmos器件mn07、第八nmos器件mn08将微电流进行镜像输出。
如图3所示，计时电路(3)电路的具体描述：第十一nmos器件(mn11)的漏极接vpp,vpp为电荷泵输出的高压，第十一nmos器件(mn11)的栅极接控制信号con2，第十一nmos器件(mn11)的源极和第一cap器件(cap1)的一极和第十五nmos器件(mn15)的漏极以及第十五nmos器件(mn15)的栅极相接，第十一nmos器件(mn11)的衬底接地、第一cap器件(cap1)的另一级和第十四nmos器件(mn14)的漏极、第十二nmos器件(mn12)的漏极相连，第十二nmos器件(mn12)的栅极接电源电压vdd，第十二nmos器件(mn12)的源极接第十三nmos器件(mn13)的漏极、第十三nmos器件(mn13)的栅极接微电流源输出iref，第十三nmos器件(mn13)的源极接地，第十三nmos器件(mn13)的衬底接地、第十四nmos器件(mn14)的栅极接电源vdd，第十四nmos器件(mn14)的源极接倒相器inv1的输入，第十四nmos器件(mn14)的衬底接地、倒相器inv1的输出即为计时器输出、第十五nmos器件(mn15)的源极和第十六nmos器件(mn16)的漏极以及第十六nmos器件(mn16)的栅极相接，第十五nmos器件(mn15)的衬底接地、第十六nmos器件(mn16)的源极和第十七nmos器件(mn17)的漏极以及第十七nmos器件(mn17)的栅极相接，第十六nmos器件(mn16)的衬底接地、第十七nmos器件(mn17)的源极和第十八nmos器件(mn18)的漏极相接，第十七nmos器件(mn17)的衬底接地、第十八nmos器件(mn18)的栅极接控制信号con2，第十八nmos器件(mn18)的源极接地，第十八nmos器件(mn18)的衬底接地。
第十二nmos器件mn12和第十三nmos器件mn13是对微电流源(2)中第七nmos器件mn07、第八nmos器件mn08；
con2是整体反馈信号，一般情况下con2为高电平即电源电压。vpp是电荷泵产生的eeprom编程和擦除所用的高电平，约14v左右，当vpp上升到14v时，cap1利用其交流短路特性在k1端感应出电压，即cap1上积累一定电荷，cap1的电荷通过第十二nmos器件mn12和第十三nmos器件mn13进行慢慢释放，由于第十二nmos器件mn12和第十三nmos器件mn13处为微电流，因此释放时间可以控制在ms级别，当时间足够长将k1点电压降到足够低，可以引发con2翻转为低电平，此时k2点电压通过第十五nmos器件mn15、第十六nmos器件mn16、第十七nmos器件mn17、第十八nmos器件mn18进行放电。控制信号con2在短暂的低电平后返回高电平又开始下一周期计时。
1.eeprom编程周期控制电路，其特征在于，包括：基准电压源、微电流源以及计时电路，其中：
基准电压源，用于为微电流源提供基准电压；
微电流源，用于根据基准电压为计时电路提供基准电流；
计时电路，用于根据基准电流以及电容实现计时。
2.根据权利要求1所述的eeprom编程周期控制电路，其特征在于，所述基准电流为pa级。
3.根据权利要求1所述的eeprom编程周期控制电路，其特征在于，所述电容为pf级。
4.根据权利要求1所述的eeprom编程周期控制电路，其特征在于，所述计时电路完成ms级计时。
5.根据权利要求1所述的eeprom编程周期控制电路，其特征在于，所述微电流源的电路为：
基准电压vref分别输入nmos管mn01的栅极、nmos管mn02的栅极、nmos管mn03的栅极、nmos管mn04的栅极、nmos管mn05的栅极以及nmos管mn06的栅极，nmos管mn01的源极连接nmos管mn02的漏极，nmos管mn02的源极连接nmos管mn03的漏极，nmos管mn03的源极连接nmos管mn04的漏极，nmos管mn04的源极连接nmos管mn05的漏极，nmos管mn05的源极连接nmos管mn06的漏极，nmos管mn06的源极接地，nmos管mn01的漏极连接pmos管mp03的漏极，pmos管mp03的栅极连接控制信号con，pmos管mp03的源极分别连接pmos管mp01的源极和栅极以及pmos管mp02的栅极，pmos管mp01的源极分别连接pmos管mp02的源极以及电源vdd，pmos管mp02的漏极连接nmos管mn08的漏极，nmos管mn08的栅极连接电压vdd，nmos管mn08的源极分别连接nmos管mn07的漏极和栅极，nmos管mn07的栅极输出基准电流iref，nmos管mn07的源极接地。
6.根据权利要求1所述的eeprom编程周期控制电路，其特征在于，所述计时电路为：
基准电流iref输入nmos管mn13的栅极，nmos管mn13的源极接地，nmos管mn13的漏极连接nmos管mn12的源极，nmos管mn12的漏极通过电容cap1分别连接nmos管mn11的源极以及nmos管mn15的漏极和栅极，nmos管mn11的栅极连接反馈信号con2，nmos管mn11的漏极连接电源vpp，nmos管mn15的源极分别连接nmos管mn16的漏极和栅极，nmos管mn16的源极分别连接nmos管mn17的漏极和栅极，nmos管mn17的源极连接nmos管mn18的漏极，nmos管mn18的栅极连接反馈信号con2，nmos管mn18的源极接地，nmos管mn14的漏极连接nmos管mn12的漏极，nmos管mn14的栅极连接电源vdd，nmos管mn14的源极连接倒相器inv1的输入，倒相器inv1的输出作为计时电路的输出。
技术总结