本公开涉及一种电子装置，且特别涉及一种电感装置。
背景技术：
射频(radiofrequency,rf)装置于运行时会产生两倍频谐波(harmonic)、三倍频谐波…等等，上述谐波会对其余电路产生不良影响。例如2.4ghz电路的两倍频谐波会产生5ghz信号进而于集成电路(soc)产生不良影响。
一般解决上述谐波对电路产生影响的方式，是在电路外部设置滤波器以感应相邻元件的高频信号并可自行设计选择需要的频率以及不需要被滤除的频率。然而，设置于电路外部的滤波器会影响到电路本身的性能和额外的费用，例如：设置于印刷电路板(printedcircuitboard,pcb)的费用。
技术实现要素：
本公开内容的一技术实施方式涉及一种电感装置，其包括第一走线、第二走线、第三走线、第四走线、第一电容及第二电容。第一走线包括至少两个子走线，且至少两个子走线的一端耦接于第一节点。第二走线包括至少两个子走线，且至少两个子走线的一端耦接于第二节点。第三走线与第一走线配置于第一侧，第三走线的一端耦接于第二走线的至少两个子走线其中一者，第三走线的另一端耦接于第一输入输出端。第四走线与第二走线配置于第二侧，第四走线的一端耦接于第一走线的至少两个子走线其中一者，第四走线的另一端耦接于第二输入输出端。第一电容耦接于第一节点及第二节点之间。第二电容耦接于第一节点及第一输入输出端之间，或耦接于第一节点及第二输入输出端之间，或耦接于第一输入输出端及第二输入输出端之间。
因此，根据本公开的技术内容，本公开实施例所示的电感装置中的电容可形成一个低频阻隔的功能，以使于电感装置感应的低频信号无法通过而高频信号能直接通过。低频信号举例而言，如2.4ghz主要操作频率，通过电感装置的曲折的电感架构(foldedinductor)对主要操作频率的感应信号进行相消，所以曲折的电感架构并不会影响电感操作频率的特性，并且感应在曲折二线上的信号会因反向而相消，而若中央电感架构有高频信号，例如2倍谐波5ghz，则因高频信号电容为导通之故，使得高频信号由曲折的电感架构通过电容而形成一个绕围一圈的感应电感，进而在本公开主张的电感架构感应出相对应2.4ghz十倍以上的5ghz谐波信号。使用者再把此5ghz信号于电路中应用，例如放大信号之后再把操作频率的5ghz谐波进行相消，另外其应用放大电路可为熟知电路设计者最佳化调整而定。如此，即可降低对5ghz的电路所产生的不良影响。
再者，由于本公开将滤波器设置于电感装置内，因此，不需于电感装置外部设置滤波器，从而避免外部滤波器影响到电路本身的性能或是增加额外的费用。另外，本公开实施例的电感装置中的电容除可形成一个低频滤除的功能(例如滤除二阶谐波)外，还可通过多个电容间的配置以将更高频的信号(例如四阶谐波)通过短路的方式导引滤除，以避免原先电路四阶谐波的不良影响。
附图说明
为让本公开的上述和其他目的、特征、优点与实施例能更明显易懂，附图的说明如下：
图1是依照本公开一实施例示出一种电感装置的示意图。
图2是依照本公开一实施例示出一种电感装置的示意图。
图3是依照本公开一实施例示出一种电感装置的示意图。
图4是依照本公开一实施例示出一种电感装置的示意图。
图5是依照本公开一实施例示出一种电感装置的示意图。
图6是依照本公开一实施例示出一种电感装置的示意图。
图7是依照本公开一实施例示出一种电感装置的实验数据示意图。
根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本公开相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。
符号说明
1000、1000a～1000d：电感装置
1100、1100a～1100c：第一走线
1110、1110a～1110c：第一子走线
1120、1120a～1120c：第二子走线
1200、1200a～1200c：第二走线
1210、1210a～1210c：第三子走线
1220、1220a～1220c：第四子走线
1300、1300a～1300c：第三走线
1310、1310a～1310c：第五子走线
1320、1320a～1320c：第六子走线
1400、1400a～1400c：第四走线
1410、1410a～1410c：第七子走线
1420、1420a～1420c：第八子走线
1500、1500a～1500c：中央抽头端
5000c、5000d：电感
c1、c2、c3：电容
e1、e2：曲线
io1、io2：输入输出端
n1：第一节点
n2：第二节点
具体实施方式
图1是依照本公开一实施例示出一种电感装置1000的示意图。为使图1的电感装置1000易于理解，兹将图1的电感装置1000的结构设计图简化为图2的电感装置1000的示意图。
请同时参阅图1及图2，电感装置1000包括第一走线1100、第二走线1200、第三走线1300、第四走线1400、第一电容c1及第二电容c2。再者，第一走线1100包括至少两个子走线1110、1120。第二走线1200包括至少两个子走线1210、1220。
于一实施例中，至少两个子走线1110、1120的一端(如下端)耦接于第一节点n1。至少两个子走线1210、1220的一端(如下端)耦接于第二节点n2。第一电容c耦接于第一节点n1及第二节点n2之间。
此外，第一走线1100与第三走线1300配置于电感装置1000的第一侧。举例而言，第一走线1100与第三走线1300皆配置于电感装置1000的左侧，且第三走线1300设置于第一走线1100的外侧。第三走线1300的一端耦接于第二走线1200的至少两个子走线1210、1220其中一者，第三走线1300的另一端耦接于第一输入输出端io1。
另外，第二走线1200与第四走线1400配置于电感装置1000的第二侧。举例而言，第二走线1200与第四走线1400皆配置于电感装置1000的右侧，且第四走线1400设置于第二走线1200的外侧。此外，第四走线1400的一端耦接于第一走线1100的至少两个子走线1110、1120其中一者，第四走线1400的另一端耦接于第二输入输出端io2。在一实施例中，上述第一侧与第二侧位于电感装置1000的相对两侧。
再者，第一电容c1耦接于第一节点n1及第二节点n2之间。第二电容c2则耦接于第一节点n1及第一输入输出端io1之间。如此一来，当低频信号欲由第一节点n1往第二节点n2传输时，将被第一电容c1所阻挡，例如2.4ghz的信号会被第一电容c1所阻挡。此外，当高频信号欲由第一节点n1往第二节点n2传输时，则可通过第一电容c1进行传输，例如5ghz的信号可由第一节点n1通过第一电容c1传输到第二节点n2。再者，若更高频的信号欲由第一节点n1往第二节点n2传输，则会通过第二电容c2形成短路，而将更高频的信号导引到第一输入输出端io1滤除，例如10ghz的信号会被第二电容c2导引滤除。
于一实施例中，第一走线1100的至少两个子走线1110、1120的每一者包括u型子走线。举例而言，子走线1110、1120皆为u型的子走线。此外，第二走线1200的至少两个子走线1210、1220的每一者亦包括u型子走线。举例而言，子走线1210、1220皆为u型的子走线。此外，第三走线1300包括u型走线，第四走线1400包括u型走线。然本公开不以图2的实施例为限，在其余实施例中，走线及子走线亦可为其它适当的形状，端视实际需求而定。
于另一实施例中，第一走线1100、第二走线1200、第三走线1300及第四走线1400于第三侧(如上侧)交错耦接(crossing)。于一实施例中，第一电容c1及第二电容c2位于第四侧(如下侧)。此外，上述第三侧与第四侧是位于电感装置1000相对的两侧。
于一实施例中，如图1及图2所示，电感装置1000还包括第三电容c3。第三电容c3耦接于第二节点n2及第二输入输出端io2之间。如此一来，当低频信号欲由第二节点n2往第一节点n1传输时，将被第一电容c1所阻挡。当高频信号欲由第二节点n2往第一节点n1传输时，则可通过第一电容c1进行传输。再者，若更高频的信号欲由第二节点n2往第一节点n1传输，则会通过第三电容c3形成短路，而将更高频的信号导引到第二输入输出端io2滤除，例如10ghz的信号会被第三电容c3导引滤除。
请同时参阅图1及图2，第一走线1100包括第一子走线1110及第二子走线1120。再者，第一子走线1110及第二子走线1120皆包括第一端及第二端。如图所示，第一子走线1110的第二端(如下端)耦接于第二子走线1120的第二端(如下端)。
此外，第二走线1200包括第三子走线1210及第四子走线1220。再者，第三子走线1210及第四子走线1220皆包括第一端及第二端。如图所示，第三子走线1210的第二端(如下端)耦接于第四子走线1220的第二端(如下端)。
请同时参阅图1及图2，第三走线1300包括第五子走线1310及第六子走线1320。再者，第五子走线1310及第六子走线1320皆包括第一端及第二端。如图所示，第五子走线1310的第一端(如上端)耦接于第四子走线1220的第一端(如上端)。第六子走线1320的第一端(如上端)耦接于第三子走线1210的第一端(如上端)。此外，第六子走线1320的第二端(如下端)耦接于第一输入输出端io1。再者，第六子走线1320的第二端(如下端)通过第二电容c2耦接于第一节点n1。在一实施例中，第一输入输出端io1不耦接于第五子走线1310。
请同时参阅图1及图2，第四走线1400包括第七子走线1410及第八子走线1420。再者，第七子走线1410及第八子走线1420皆包括第一端及第二端。如图所示，第七子走线1410的第一端(如上端)耦接于第二子走线1120的第一端(如上端)，第七子走线1410的第二端(如下端)耦接于第二输入输出端io2。再者，第七子走线1410的第二端(如下端)通过第三电容c3耦接于第二节点n2。第八子走线1420的第一端(如上端)耦接于第一子走线1110的第一端(如上端)，第八子走线1420的第二端(如下端)耦接于第五子走线1310的第二端(如下端)。在一实施例中，第二输入输出端io2不耦接于第八子走线1420。
在另一实施例中，电感装置1000还包括中央抽头端1500。中央抽头端1500设置并耦接于第三走线1300及第四走线1400的交界处。需说明的是，本公开不以图2所示的结构为限，其仅用以例示性地示出本公开的实现方式之一。
图3是依照本公开一实施例示出一种电感装置1000a的示意图。相较于图2所示的电感装置1000，图3的电感装置1000a的第二电容c2及第三电容c3的耦接方式不同。如图3所示，第二电容c2耦接于第一节点n1及第二输入输出端io2之间，且第三电容c3耦接于第二节点n2及第一输入输出端io1之间。需说明的是，于图3的实施例中，元件标号类似于图2中的元件标号者，具备类似的结构特征，为使说明书简洁，于此不作赘述。此外，本公开不以图3所示的结构为限，其仅用以例示性地示出本公开的实现方式之一。
图4是依照本公开一实施例示出一种电感装置1000b的示意图。相较于图2所示的电感装置1000，图4的电感装置1000b的第二电容c2耦接方式不同。如图4所示，第二电容c2耦接于第一输入输出端io1及第二输入输出端io2之间。需说明的是，于图4的实施例中，元件标号类似于图2中的元件标号者，具备类似的结构特征，为使说明书简洁，于此不作赘述。此外，本公开不以图4所示的结构为限，其仅用以例示性地示出本公开的实现方式之一。
图5是依照本公开一实施例示出一种电感装置1000c的示意图。相较于图1所示的电感装置1000，图5的电感装置1000c的内部可配置一个电感5000c。需说明的是，于图5的实施例中，元件标号类似于图1中的元件标号者，具备类似的结构特征，为使说明书简洁，于此不作赘述。再者，本公开不以图5的实施例为限，在其余实施例中，电感装置1000c的内部可配置其余形态、种类的电感装置，端视实际需求而定。此外，本公开不以图5所示的结构为限，其仅用以例示性地示出本公开的实现方式之一。
图6是依照本公开一实施例示出一种电感装置的示意图。相较于图5将电感5000c配置于电感装置1000c之内，图6是将电感装置1000d配置于电感5000d之内。需说明的是，于图6的实施例中，元件标号类似于图5中的元件标号者，具备类似的结构特征，为使说明书简洁，于此不作赘述。再者，本公开不以图6的实施例为限，在其余实施例中，电感5000d的内部可配置其余形态、种类的电感装置，例如配置图1至图4所示的电感装置1000～1000b，端视实际需求而定。此外，本公开不以图6所示的结构为限，其仅用以例示性地示出本公开的实现方式之一。
图7是依照本公开一实施例示出一种电感装置的实验数据示意图。如图所示，采用本公开的架构配置，其s参数(散射参数)的实验曲线为e1、e2，曲线e1为电感装置采用相同电容值的电容的实验曲线，举例而言，电感装置的所有电容等皆采用330ff(法拉)。曲线e2则为电感装置采用不同电容值的电容的实验曲线，举例而言，电感装置的部分电容采用330ff，而部分电容采用150ff。由图中可知，无论是曲线e1或曲线e2，均可有效滤除2.4ghz处的信号，并让5ghz处的信号通过。再者，如图所示，无论是曲线e1或曲线e2，于8ghz以上的信号均往下降，因此，采用本公开的架构配置可进一步滤除8ghz以上的信号，例如可有效滤除10ghz处的信号。
由上述本公开实施方式可知，应用本公开具有下列优点。本公开实施例所示的电感装置可感应中央电感(如图5的电感5000c)的高频信号，例如二阶谐波，于额外的电路放大后，以相消原先电路二阶谐波的不良影响。举例而言，通过电感装置的电容主要使用于让高频通过和阻挡低频的技术效果，如此，即可让同一个电感装置相对于高低频有两种种不同的信号感应方式。
再者，由于本公开将滤波器设置于集成电路(integratedcircuit,ic)内，因此，不需于电感装置外部设置滤波器，从而避免外部滤波器影响到电路本身的性能以及其额外的费用。另外，本公开实施例的电感装置中的电容除可形成一个低频滤除的功能(例如滤除二阶谐波)外，还可通过多个电容间的配置以将更高频的信号(例如四阶谐波)通过短路的方式导引滤除，以避免原先电路四阶谐波的不良影响。
1.一种电感装置，包括：
一第一走线，包括至少两个子走线，其中所述至少两个子走线的一端耦接于一第一节点；
一第二走线，包括至少两个子走线，其中所述至少两个子走线的一端耦接于一第二节点；
一第三走线，与该第一走线配置于一第一侧，其中该第三走线的一端耦接于该第二走线的所述至少两个子走线其中一者，该第三走线的另一端耦接于一第一输入输出端；
一第四走线，与该第二走线配置于一第二侧，其中该第四走线的一端耦接于该第一走线的所述至少两个子走线其中一者，该第四走线的另一端耦接于一第二输入输出端；
一第一电容，耦接于该第一节点及该第二节点之间；及
一第二电容，耦接于该第一节点及该第一输入输出端之间，或耦接于该第一节点及该第二输入输出端之间，或耦接于该第一输入输出端及该第二输入输出端之间。
2.如权利要求1所述的电感装置，还包括：
一第三电容，耦接于该第二节点及该第一输入输出端之间，或耦接于该第二节点及该第二输入输出端之间，其中该第二电容耦接于该第一节点及该第一输入输出端之间，且该第三电容耦接于该第二节点及该第二输入输出端之间。
3.如权利要求2所述的电感装置，其中该第一走线的所述至少两个子走线包括：
一第一子走线，包括：
一第一端；及
一第二端；以及
一第二子走线，包括：
一第一端；及
一第二端，与该第一子走线的该第二端耦接于该第一节点；
其中该第二走线的所述至少两个子走线包括：
一第三子走线，包括：
一第一端；及
一第二端；以及
一第四子走线，包括：
一第一端；及
一第二端，与该第三子走线的该第二端耦接于该第二节点。
4.如权利要求3所述的电感装置，其中该第三走线包括：
一第五子走线，包括：
一第一端，耦接于该第四子走线的该第一端；及
一第二端；以及
一第六子走线，包括：
一第一端，耦接于该第三子走线的该第一端；及
一第二端，耦接于该第一输入输出端，并通过该第二电容耦接于该第一节点；
其中该第四走线的至少两个子走线包括：
一第七子走线，包括：
一第一端，耦接于该第二子走线的该第一端；及
一第二端，耦接于该第二输入输出端，并通过该第三电容耦接于该第二节点；以及
一第八子走线，包括：
一第一端，耦接于该第一子走线的该第一端；及
一第二端，耦接于该五子走线的该第二端。
5.如权利要求1所述的电感装置，还包括：
一第三电容，耦接于该第二节点及该第一输入输出端之间，或耦接于该第二节点及该第二输入输出端之间，其中该第二电容耦接于该第一节点及该第二输入输出端之间，且该第三电容耦接于该第二节点及该第一输入输出端之间。
6.如权利要求5所述的电感装置，其中该第一走线的所述至少两个子走线包括：
一第一子走线，包括：
一第一端；及
一第二端；以及
一第二子走线，包括：
一第一端；及
一第二端，与该第一子走线的该第二端耦接于该第一节点；
其中该第二走线的所述至少两个子走线包括：
一第三子走线，包括：
一第一端；及
一第二端；以及
一第四子走线，包括：
一第一端；及
一第二端，与该第三子走线的该第二端耦接于该第二节点。
7.如权利要求6所述的电感装置，其中该第三走线包括：
一第五子走线，包括：
一第一端，耦接于该第四子走线的该第一端；及
一第二端；以及
一第六子走线，包括：
一第一端，耦接于该第三子走线的该第一端；及
一第二端，耦接于该第一输入输出端，并通过该第三电容耦接于该第二节点；
其中该第四走线的至少两个子走线包括：
一第七子走线，包括：
一第一端，耦接于该第二子走线的该第一端；及
一第二端，耦接于该第二输入输出端，并通过该第二电容耦接于该第一节点；以及
一第八子走线，包括：
一第一端，耦接于该第一子走线的该第一端；及
一第二端，耦接于该五子走线的该第二端。
8.如权利要求1所述的电感装置，其中该第一走线的所述至少两个子走线的每一者包括u型子走线，其中该第二走线的所述至少两个子走线的每一者包括u型子走线，其中该第三走线包括u型走线，其中该第四走线包括u型走线。
9.如权利要求1所述的电感装置，其中该第三走线设置于该第一走线的外侧，其中该第四走线设置于该第二走线的外侧，其中该第一侧与该第二侧是位于该电感装置相对的两侧。
10.如权利要求1所述的电感装置，其中该第一走线、该第二走线、该第三走线及该第四走线于一第三侧交错耦接，其中该第一电容及该第二电容位于一第四侧，其中该第三侧与该第四侧是位于该电感装置相对的两侧。
技术总结