本发明涉及一种半导体装置的制备方法。
背景技术：
半导体制程中，为了让每单位面积的晶体管数量增加，减少芯片成本，必需依靠微缩制程来达成。然而在微缩制程的同时，小尺寸在制程上产生许多需要克服的问题。举例来说，动态随机存取存储器(dynamicrandomaccessmemory，dram)领域中，是透过埋入式通道阵列晶体管(buriedchannelarraytransistor,bcat)结构，来达到在dram单位面积不变的条件下，增加有效通道长度，压制因短通道产生的漏电流。在bcat结构下，需要在基板(substrate)向下蚀刻出小沟槽(trench)，作为晶体管的栅极(gateelectrode)。小沟槽的槽壁上附着氮化钛(tin)和其他杂质，如聚合物(polymer)等生成物。因制程微缩，此小沟槽的深宽比较大，导致后续的蚀刻难以深入沟槽去除槽壁上附着的氮化钛(tin)和其他杂质，进而影响产品的性能。
技术实现要素：
鉴于此，有必要提供一种晶体管的制备方法，其可有效解决上述问题。
一种半导体装置的制备方法，包括如下步骤：
提供一基板，所述基板中形成有沟槽，所述沟槽的槽壁上附着有氮化钛，所述沟槽中填充有导电材料；
对沟槽中的导电材料进行干法蚀刻以部分去除沟槽中的导电材料；
对沟槽未填充导电材料的部分的槽壁进行惰性气体离子轰击；
对沟槽的槽壁进行湿法蚀刻；以及
在所述沟槽中的导电材料上形成绝缘材料。
本发明的制备方法，通过利用惰性气体离子轰击沟槽的槽壁，从而破坏沟槽的槽壁上附着的杂质和氮化钛与槽壁的结合，以便后续更好地蚀刻去除槽壁上附着的杂质和氮化钛，进而保证产品整体的性能。
附图说明
图1是本发明的半导体装置动态随机存取存储器的制备方法流程图。
图2a-2h为半导体装置的制备方法的示意图。
图3为半导体装置的基板的俯视示意图。
主要元件符号说明
具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
附图中示出了本发明的实施例，本发明可以通过多种不同形式实现，而并不应解释为仅局限于这里所阐述的实施例。相反，提供这些实施例是为了使本发明更为全面和完整的公开，并使本领域的技术人员更充分地了解本发明的范围。为了清晰可见，在图中，层和区域的尺寸被放大了。
除非另外定义，这里所使用的所有术语(包括技术和科学术语)具有与本发明所述领域的普通技术人员所通常理解的含义相同的含义。还应当理解，比如在通用的辞典中所定义的那些的术语，应解释为具有与它们在相关领域的环境中的含义相一致的含义，而不应以过度理想化或过度正式的含义来解释，除非在本文中明确地定义。
本发明提供一种半导体装置的制备方法，该方法适用于动态随机存取存储器等半导体装置的制备。本实施例中，所述半导体装置为动态随机存取存储器。下面以该半导体装置为动态随机存取存储器为例，对所述半导体装置的制备方法进行说明。请参阅图1，该半导体装置的制备方法包括如下步骤。
步骤s1：提供一基板，该基板中形成有沟槽，所述沟槽的槽壁上附着有氮化钛层，所述沟槽中填充有导电材料。
步骤s1进一步包括如下步骤，如图2a-图2d所示。
如图2a所示，提供一基板10，该基板10中形成有第一沟槽131，该基板10具有接触面11，该第一沟槽131贯穿接触面11；在接触面11上形成一绝缘氧化物层20，相较于基板10的厚度该绝缘氧化物层20厚度较薄，绝缘氧化物层20也将伸入附着在第一沟槽131的槽壁上；以及在所述沟槽13中填满绝缘氧化物材料40。该基板10可为硅基板。该绝缘氧化物层20的材料和该绝缘氧化物材料40均可为本领域常规使用的各种氧化物绝缘材料，例如氧化硅。
如图2b所示，接着在所述接触面11上的绝缘氧化物层20上形成一阻挡层50，阻挡层50也覆盖第一沟槽131的正上方。该阻挡层50为绝缘材料，例如氧化硅。该阻挡层50表面平整，且其厚度相较于绝缘氧化物层20的厚度较大。该阻挡层50的设置主要是在后续化学机械研磨的过程中保护所述基板10，防止基板10被研磨。
如图2c所示，然后对具有阻挡层50、绝缘氧化物层20、绝缘氧化物材料40的基板10进行蚀刻处理，以在所述基板10中形成贯穿所述阻挡层50和接触面11上的绝缘氧化物层20的第二沟槽133，同时填满第一沟槽131的绝缘氧化物材料40的靠近接触面11的部分也被蚀刻去除以在第一沟槽131形成容置部130。第二沟槽133与第一沟槽131相互独立。如此，新蚀刻得到的第二沟槽133的深度与第一沟槽131内的容置部130的深度大致相等。所述沟槽13包括所述第一沟槽131和第二沟槽133。本实施例中，第二沟槽133用以沉积栅极，第一沟槽131中用以沉积字线(或称为word选择线)。所述第一沟槽131和第二沟槽133均具有较大的深宽比。图2c中仅示例性的呈现两个第一沟槽131和两个第二沟槽133。
如图2d所示，在第二沟槽133的槽壁和第一沟槽131未被填充的部分(即容置部130)的槽壁上依次形成栅极氧化物层60(例如氧化硅)和氮化钛层30，该栅极氧化物层60和该氮化钛层30厚度均较薄，使第一沟槽131和第二沟槽133中还存在大量的空余空间。形成氮化钛层30后还可以采用快速热处理对氮化钛进行退火处理，以降低氮化钛的电阻。所述沟槽13的槽壁上附着有氮化钛层30可被替换为ti、ta、tan和tiw中的至少一种。
如图2d所示，在第一沟槽131中空余的部分(即容置部130)填充导电材料70，且在第二沟槽133中填满导电材料70，该导电材料70同时也覆盖所述阻挡层50远离基板10的表面。本实施例中，该导电材料70为金属钨。
步骤s2：对沟槽中的导电材料进行干法蚀刻以部分去除沟槽中的导电材料。
步骤s2进一步包括如下步骤。
如图2e所示，去除所述阻挡层50远离基板10的表面上的导电材料70。该步骤可采用化学机械研磨法。由于阻挡层50的存在，可有效防止基板10在化学机械研磨过程中被磨损。化学机械研磨法原理是化学腐蚀作用和机械去除作用相结合的加工技术，是目前机械加工中可以实现表面全局平坦化的技术。
如图2f所示，蚀刻去除第一沟槽131和第二沟槽133中的部分导电材料70。所述蚀刻采用的干法蚀刻，使用蚀刻气体，例如可采用sf6蚀刻金属钨，采用cl2蚀刻tin。所述蚀刻的目的是在第一沟槽131和第二沟槽133中形成空余的空间以便后续沉积绝缘材料于其中。
留在第二沟槽133中的导电材料70形成为栅极，留在第一沟槽131中的导电材料70形成为字线。
干法蚀刻第一沟槽131和第二沟槽133中的部分导电材料70的过程中，蚀刻气体可能会在槽壁上形成一些杂质(例如聚合物)，且杂质还会与沟槽13的槽壁形成化学键结，影响后续湿法蚀刻去除槽壁上的杂质和氮化钛的效果。而如果槽壁上残留了这些杂质和氮化钛，将对半导体装置的性能产生不好的影响。
步骤s3：对沟槽露出的(即未被导电材料覆盖的)槽壁进行惰性气体离子轰击。
如图2g所示，步骤s3利用惰性气体离子其不易产生化学反应的特性及大原子质量的特征，轰击沟槽13的槽壁，从而破坏未被所述导电材料70填充的所述第一沟槽131和第二沟槽133的部分的槽壁上附着的杂质和氮化钛与槽壁的结合(例如依靠物理性的碰撞破坏杂质与槽壁的化学键结)，以便后续更好地蚀刻去除槽壁上附着的杂质和氮化钛。此步骤中，附着在槽壁上的栅极氧化物层60可保留不被去除。
本实施例中，所述惰性气体离子注入采用氩气离子注入。氩气离子注入的具体工艺条件为：离子状态为ar 或者ar2 ，氩离子能量大于等于500ev且小于等于15kev，离子浓度大于等于1×1015cm-2且小于等于1×1016cm-2，倾角为0°～30°，旋转为x4或x8。
步骤s4：对沟槽的槽壁进行湿法蚀刻。
所述湿法蚀刻采用的蚀刻液含有硫酸。该步骤的作用是通过蚀刻液蚀刻去除未被填充的沟槽13的部分的槽壁上的氮化钛和其他杂质。
进行该步骤s4之前或之后还可包括：去除该基板10的接触面11上的绝缘氧化物层20和阻挡层50，使基板10的接触面11得以露出，如图2h所示。
步骤s5：在所述沟槽中的导电材料上形成绝缘材料。
该步骤s5可包括：如图2h所示，在所述沟槽13中的导电材料70上先沉积第一种绝缘材料层81，然后在第一种绝缘材料层81上沉积第二种绝缘材料层82直至将沟槽13填满。本实施例中，第一种绝缘材料层81的材质为氧化硅，第二种绝缘材料层82的材质为氮化硅。
上述制备方法为半导体装置的制备过程中的部分步骤，可以理解，当所述半导体装置为动态随机存取存储器等实际半导体产品时还需要其他的很多步骤，例如在所述基板10的接触面11上形成其他功能层的步骤。
请参阅图3所示的动态随机存取存储器的基板10的俯视图，沿图3的剖面线iii-iii剖开得到图2h中的基板10。如图3所示，基板10上设置有4条导电材料70，其中两侧的导电材料70的部分对应第一沟槽131的位置为图2h中的第一沟槽131中的导电材料70，中间的两个导电材料70的部分对应第二沟槽133的位置为图2h中的第二沟槽133中的导电材料70。如图3所示，基板10上有的位置限定为存储结点(storagenode，sn)的位置，有的位置限定为位线结点(bitlinenode，bn)的位置。
本发明的半导体装置的制备方法，通过利用惰性气体离子轰击沟槽的槽壁，从而破坏沟槽的槽壁上附着的杂质和氮化钛与槽壁的结合，以便后续更好地蚀刻去除槽壁上附着的杂质和氮化钛，进而保证产品整体的性能。
以上实施例仅用以说明本发明的技术方案而非限制，图示中出现的上、下、左及右方向仅为了方便理解，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
1.一种半导体装置的制备方法，包括如下步骤：
提供一基板，所述基板中形成有沟槽，所述沟槽的槽壁上附着有氮化钛，所述沟槽中填充有导电材料；
对沟槽中的导电材料进行干法蚀刻以部分去除沟槽中的导电材料；
对沟槽未填充导电材料的部分的槽壁进行惰性气体离子轰击；
对沟槽的槽壁进行湿法蚀刻；以及
在所述沟槽中的导电材料上形成绝缘材料。
2.如权利要求1所述的制备方法，其特征在于：所述干法蚀刻包括采用蚀刻气体对导电材料进行蚀刻。
3.如权利要求1所述的制备方法，其特征在于：所述惰性气体离子轰击的作用是降低沟槽的槽壁上的氮化钛和其他杂质与槽壁的结合。
4.如权利要求1所述的制备方法，其特征在于：所述湿法蚀刻包括采用含有硫酸的蚀刻液以去除沟槽的槽壁上的氮化钛和其他杂质。
5.如权利要求1所述的制备方法，其特征在于：所述半导体装置为动态随机存储器。
6.如权利要求5所述的制备方法，其特征在于：所述基板为硅基板，所述导电材料为金属钨。
7.如权利要求5所述的制备方法，其特征在于：在所述沟槽中的导电材料上形成绝缘材料的步骤包括先沉积第一种绝缘材料层然后再沉积第二种绝缘材料层直至填满所述沟槽；第一种绝缘材料层和第二种绝缘材料层的材质不相同。
8.如权利要求1所述的制备方法，其特征在于：所述惰性气体离子轰击采用氩离子，离子状态为ar 或者ar2 ，离子能量为500ev-15kev，离子浓度为大于等于1×1015cm-2且小于等于1×1016cm-2。
9.如权利要求1所述的制备方法，其特征在于：所述沟槽的槽壁上附着有氮化钛被替换为ti、ta、tan和tiw中的至少一种。
10.如权利要求1所述的制备方法，其特征在于：所述干法蚀刻包括采用sf6蚀刻金属钨，采用cl2蚀刻氮化钛。
技术总结