本申请属于封装技术领域，具体涉及一种多芯片封装方法。
背景技术：
随着电子产品的更新换代，对于多芯片封装器件的功能要求越来越多，多芯片封装器件中的多个芯片之间的信号传输也越来越频繁。目前一般会采用硅桥等方式使多个芯片之间形成电互连结构，以实现信号传输。
现有的形成上述多芯片封装器件的过程主要包括：先从圆片上切割获得单颗芯片，然后再将多颗芯片在基板上重布，接着再将硅桥与对应位置处的多颗芯片实现电连接。上述重布过程对对位精度要求较高，工艺成本较高。
技术实现要素：
本申请提供一种多芯片封装方法，以解决多芯片封装器件制备过程中的对位问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种多芯片封装方法，包括：提供第一圆片，所述第一圆片设有若干矩阵排列的主芯片，所述第一圆片包括相背设置的正面和背面，所述主芯片的正面即所述第一圆片的正面，所述主芯片的背面即所述第一圆片的背面，所述主芯片的正面设置有多个第一焊盘；在每个所述第一焊盘位置处形成电连接件；在部分相邻的所述电连接件上设置桥接芯片，其中相邻的所述电连接件分别位于相邻的两个所述主芯片上，以使得相邻的两个所述主芯片通过所述桥接芯片电连接；切割所述第一圆片，以获得多个封装体，其中所述封装体中包含电连接的至少两个所述主芯片和至少一个所述桥接芯片。
其中，所述在部分相邻的所述电连接件上设置桥接芯片的步骤之前，还包括：利用可去除的第一胶膜将所述第一圆片的正面贴附在第一载板上；研磨所述第一圆片的背面，以减薄所述第一圆片的厚度；利用可去除的第二胶膜将所述第一圆片的背面贴附在第二载板上；去除所述第一胶膜和所述第一载板。
其中，所述提供第一圆片的步骤中相邻所述主芯片之间设置有非贯通的划片槽，且相邻所述主芯片的类型不同；所述利用可去除的第一胶膜将所述第一圆片的正面贴附在第一载板上的步骤之前，还包括：去除所述划片槽位置处的部分所述第一圆片，以使得所述划片槽的深度增大；所述研磨所述第一圆片的背面的步骤，包括：研磨所述第一圆片的背面直至所述划片槽露出。
其中，所述去除所述划片槽位置处的部分所述第一圆片的步骤之后，还包括：在所述划片槽内形成绝缘层。
其中，所述在部分相邻的所述电连接件上设置桥接芯片的步骤之前，还包括：提供第二圆片，所述第二圆片上设有若干矩阵排列的桥接芯片；所述桥接芯片的正面即所述第二圆片的正面，所述桥接芯片的背面即所述第二圆片的背面，所述桥接芯片的正面设置有多个第二焊盘；所述在部分相邻的所述电连接件上设置桥接芯片的步骤，包括：将所述第二圆片的正面朝向所述第一圆片的正面，且一个所述桥接芯片横跨于相邻的两个所述主芯片上方；使每个所述第二焊盘与对应位置处的所述电连接件电连接。
其中，所述在部分相邻的所述电连接件上设置桥接芯片的步骤之前，还包括：利用可去除的第三胶膜将所述第二圆片的正面贴附在第三载板上；研磨所述第二圆片的背面，以减薄所述第二圆片的厚度；利用可去除的第四胶膜将所述第二圆片的背面贴附在第四载板上；去除所述第三胶膜和所述第三载板；所述切割所述第一圆片的步骤之前，还包括：去除所述第四胶膜和所述第四载板。
其中，所述封装体中的每个所述主芯片包括第一区域和第二区域，所有所述第一区域相邻设置，且相邻所述第一区域上的第一焊盘通过对应的所述电连接件和所述桥接芯片电连接。
其中，所述切割所述第一圆片的步骤之后，还包括：将所述封装体中的所述桥接芯片朝向表面设置有凹槽的封装基板；使所述封装体中的至少部分所述桥接芯片位于所述凹槽内，且使所述第二区域上的所述电连接件与所述封装基板电连接。
其中，所述切割所述第一圆片的步骤之后，还包括：在所述第二区域上的所述电连接件上形成导电柱，所述导电柱远离所述主芯片一侧与所述桥接芯片远离所述主芯片一侧齐平；将所述封装体中的所述桥接芯片朝向表面平整的封装基板，且使所述导电柱与所述封装基板电连接。
其中，所述切割所述第一圆片的步骤之后，还包括：在所述封装体设置有所述桥接芯片一侧形成塑封层，所述塑封层覆盖所述主芯片的正面以及所述桥接芯片；在所述塑封层对应所述第二区域的所述电连接件的位置形成导电孔；在所述塑封层背离所述主芯片的位置形成再布线层，所述再布线层与所述导电孔电连接。
区别于现有技术情况，本申请的有益效果是：本申请所提供的多芯片封装方法中会在切割第一圆片之前，在第一圆片的正面设置桥接芯片，从而省去现有技术中设置桥接芯片之前的芯片重布过程，进而解决芯片重布过程中所存在的对位问题，降低对位所需的器件成本；此外，使用桥接芯片实现相邻两个主芯片电连接的方式，相比于现有技术中硅桥的方式而言，降低了对位难度，且提高了整个多芯片封装器件的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本申请多芯片封装方法一实施方式的流程示意图；
图2a为图1中步骤s101对应的一实施方式的剖面示意图；
图2b为图1中步骤s102对应的一实施方式的剖面示意图；
图2c为图1中步骤s103对应的一实施方式的剖面示意图；
图2d为图1中步骤s104对应的一实施方式的剖面示意图；
图3为图2a中第一圆片一实施方式的俯视示意图；
图4a为第二圆片一实施方式的剖面示意图；
图4b为图1中步骤s103对应的另一实施方式的剖面示意图；
图4c为图1中步骤s103对应的另一实施方式的结构示意图；
图5a为图1中步骤s103之前一实施方式的剖面示意图；
图5b为与图5a对应的步骤s104对应的一实施方式的剖面示意图；
图6为图1中步骤s104之后本申请多芯片封装方法一实施方式的流程示意图；
图7为图6对应的多芯片封装器件一实施方式的结构示意图；
图8为图1中步骤s104之后本申请多芯片封装方法另一实施方式的流程示意图；
图9为图8对应的多芯片封装器件一实施方式的结构示意图；
图10为图1中步骤s104之后本申请多芯片封装方法另一实施方式的流程示意图；
图11为图10对应的多芯片封装器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请多芯片封装方法一实施方式的流程示意图，该多芯片封装方法具体包括：
s101：提供第一圆片10，第一圆片10设有若干矩阵排列的主芯片100，第一圆片10包括相背设置的正面102和背面104，主芯片100的正面即第一圆片10的正面102，主芯片100的背面即第一圆片10的背面104，主芯片100的正面设置有多个第一焊盘106。
具体地，请参阅图2a和图3，图2a为图1中步骤s101对应的一实施方式的剖面示意图，图3为图2a中第一圆片一实施方式的俯视示意图。第一圆片10上的各个主芯片100之间还可设置有划片槽108(图2a中未示意)，且各个主芯片100的类型可以相同或者不同，具体可根据实际需求进行设定。例如，图3中虚线框中相邻的主芯片a和b可以为一组，后续可以切割保留至同一个封装体中，该组内的主芯片a和b的类型可以不同，即该组内的主芯片a和b可以为异质芯片。此外，对于划分为一组内的相邻主芯片的个数可以为2个、3个、4个等，具体可以根据需求进行设定。
s102：在每个第一焊盘106位置处形成电连接件101。
具体地，请参阅图2b，图2b为图1中步骤s102对应的一实施方式的剖面示意图。在本实施例中，该电连接件101可以为金凸点等，形成上述电连接件101的过程可以为：在第一圆片10的正面102形成光阻层，且该光阻层对应第一焊盘106的位置设置有开口；在开口内利用电镀的方式形成电连接件101；去除光阻层。
s103：在部分相邻的电连接件101上设置桥接芯片103，其中相邻的电连接件101分别位于相邻的两个主芯片100上，以使得相邻的两个主芯片100通过桥接芯片103电连接。
具体地，请参阅图2c，图2c为图1中步骤s103对应的一实施方式的剖面示意图。桥接芯片103可以包括相背设置的正面(未标示)和背面(未标示)，桥接芯片103的正面可以朝向第一圆片10，且桥接芯片103正面上的第二焊盘1030可以与对应位置处的电连接件101通过焊球/焊料等方式实现电连接。
在一个实施例中，在上述步骤s103之前，可以预先提供多颗分裂好的桥接芯片103；在进行上述步骤s103时，可以利用吸附装置分别吸附单颗桥接芯片103至对应位置。
在又一个实施例中，在上述步骤s103之前，也可预先提供包含多个桥接芯片103的第二圆片20，具体请参阅图4a，图4a为第二圆片一实施方式的剖面示意图。第二圆片20的俯视图与第一圆片10的俯视图类似，第二圆片20上设有若干矩阵排列的桥接芯片103，相邻桥接芯片103之间的间隔可以大于相邻主芯片100之间的间隔；桥接芯片103的正面(未标示)即第二圆片20的正面200，桥接芯片103的背面即第二圆片20的背面202，桥接芯片103的正面设置有多个第二焊盘1030。相应地，请参阅图4b，图4b为图1中步骤s103对应的另一实施方式的剖面示意图。上述步骤s103具体包括：将第二圆片20的正面200朝向第一圆片10的正面102，且一个桥接芯片103横跨于相邻的两个主芯片100上方；使每个第二焊盘1030与对应位置处的电连接件101电连接。在上述设计方式中，由于桥接芯片103位于同一个第二圆片20上，通过一次定位过程即可实现多个桥接芯片103定位，以进一步降低定位过程的复杂程度。
进一步，为了降低第二圆片20对后续切割过程(即下述步骤s104)的影响，在上述步骤s103之前还可进一步包括(为了便于理解，可结合图4a)：
a、利用可去除的第三胶膜(例如，双面胶等)将第二圆片20的正面200贴附在第三载板上。
b、研磨第二圆片20的背面202，以减薄第二圆片20的厚度。较佳地，在本实施例中，在上述步骤a之前还可以包括：切割去除第二圆片20的划片槽204处的部分第二圆片20；上述步骤b具体为：研磨第二圆片20的背面202直至划片槽204露出。通过该设计方式可以使得第二圆片20上的相邻桥接芯片103之间断开；且由于第三胶膜的作用，虽然相邻桥接芯片103之间断开，但是相邻桥接芯片103之间的位置关系固定。
c、利用可去除的第四胶膜将第二圆片20的背面202贴附在第四载板上。
d、去除设置在第二圆片20正面200的第三胶膜和第三载板。
相应的，请参阅图4c，图4c为图1中步骤s103对应的另一实施方式的结构示意图。在本实施例中，多颗单独的桥接芯片103的背面利用可去除的第四胶膜(图未示)固定设置于第四载板40上。
s104：切割第一圆片10，以获得多个封装体30，其中封装体30中包含电连接的至少两个主芯片100和至少一个桥接芯片103。
具体地，切割后所获得的封装体30中可以包含两个主芯片100和一个桥接芯片103，封装体30中也可以包含四个主芯片100和四个桥接芯片103，具体封装体30中主芯片100的个数以及排布方式可以根据实际需求进行设定；且从同一个第一圆片10上切割获得的封装体30的类型可以相同或者不同。
当步骤s103中的结构如图2c中所示时，请一并参阅图2c和图2d，图2d为图1中步骤s104对应的一实施方式的剖面示意图。在本实施例中，可以利用刀具沿图2c中部分划片槽108进行切割，刀具的中心线可以与划片槽108的中心线(如图2c中虚线所示)进行对齐，所获得的封装体30的结构如图2d所示。
当步骤s103中的结构如图4c中所示时，为了降低对切割过程的影响，在上述步骤s104之前还包括：去除第四胶膜以及第四载板40。
此外，为了降低整个封装体30的厚度，在上述步骤s102和步骤s103之间还可以减薄第一圆片10的厚度，以使得主芯片100的厚度降低。具体可参照图2b和图5a进行理解，图5a为图1中步骤s103之前一实施方式的剖面示意图。在上述实施例中的步骤s103之前进行如下过程：
a、利用可去除的第一胶膜(例如，双面胶等)将第一圆片10的正面102贴附在第一载板上。
b、研磨第一圆片10的背面104，以减薄第一圆片10的厚度。较佳地，在本实施例中，在上述步骤a之前还可以包括：切割去除第一圆片10的划片槽108处的部分第一圆片10，注意此时划片槽108并未贯通整个第一圆片10，加深后的划片槽108的结构如图2b中所示；上述步骤b具体为：研磨第一圆片10的背面104直至划片槽108露出；此时，虽然第一圆片10上的相邻的主芯片100之间断开，由于第一胶膜的作用，主芯片100之间的相对位置关系并未发生变动。且当相邻主芯片100之间的类型不同，即属于异质芯片时，该设计方式可以使得相邻主芯片100之间信号干扰降低。
c、利用可去除的第二胶膜(图未示)将第一圆片10的背面104贴附在第二载板42上之后，去除第一胶膜和第一载板，具体结构可参见图5a。
此外，请继续参阅图5a，为了进一步降低异质芯片之间的干扰，在上述切割去除第一圆片10的划片槽108处的部分第一圆片10之后，还可以在划片槽108内形成绝缘层105。该绝缘层105的厚度可以与加深后的划片槽108的深度相同。当然，在其他实施例中，该绝缘层105的厚度也可小于加深后的划片槽108的厚度；例如，当该绝缘层105形成在步骤c之前时，绝缘层105的一侧表面与第一圆片10的正面102齐平；当该绝缘层105形成在步骤c之后时，绝缘层105的一侧表面与第一圆片10的背面104齐平。
对应的，请参阅图5b，图5b为与图5a对应的步骤s104对应的一实施方式的剖面示意图。该封装体30a与图2d中封装体30的差异在于，封装体30a中相邻主芯片100a之间设置有间隔区域，该间隔区域内设置有绝缘层105，该绝缘层105可以与主芯片100a的正面和/或背面齐平。
另外，请再次参阅图2d，经过上述步骤s101-步骤s104所获得的封装体30可以包括至少两个主芯片100以及至少一个桥接芯片103，封装体30中的每个主芯片100包括第一区域1000和第二区域1002，所有第一区域1000相邻设置，且相邻第一区域1000上的第一焊盘106通过对应的电连接件101和桥接芯片103电连接。而在获得上述封装体30之后，还可将上述封装体30与封装基板等元器件进行电连接。
例如，请参阅图6-图7，图6为图1中步骤s104之后本申请多芯片封装方法一实施方式的流程示意图，图7为图6对应的多芯片封装器件一实施方式的结构示意图，上述步骤s104之后还包括：
s201：将封装体30(图7中未标示)中的桥接芯片103朝向表面设置有凹槽500的封装基板50。
具体地，桥接芯片103在封装基板50上具有第一投影面积，凹槽500在封装基板50上具有第二投影面积，第一投影面积小于第二投影面积。
s202：使封装体30中的至少部分桥接芯片103位于凹槽500内，且使第二区域1002上的电连接件101与封装基板50电连接。
具体地，在本实施例中，封装基板50对应第二区域1002的位置设置有连接焊盘(图未示)，电连接件101可以通过焊料/焊球等导电体与连接焊盘电连接。
而为了稳定封装体30与封装基板50的相对位置，桥接芯片103与凹槽500的底部之间可以设置有粘性层。和/或，主芯片100的正面与封装基板50之间设置有底填胶，电连接件101位于底填胶内。
此外，上述封装基板50还可进一步与其他元器件(例如，电路板等)实现电连接；此时封装基板50内的导电线路可从连接焊盘位置处延伸至封装基板50背离主芯片100一侧。
又例如，请参阅图8-图9，图8为图1中步骤s104之后本申请多芯片封装方法另一实施方式的流程示意图，图9为图8对应的多芯片封装器件一实施方式的结构示意图，上述步骤s104之后还包括：
s301：在第二区域1002上的电连接件101上形成导电柱52，导电柱52远离主芯片100一侧与桥接芯片103远离主芯片100一侧齐平。
s302：将封装体30(图9中未标示)中的桥接芯片103朝向表面平整的封装基板54，且使导电柱52与封装基板54电连接。
具体地，封装基板54对应导电柱52的位置设置有连接焊盘(图未示)，导电柱52可以通过焊料/焊球等与连接焊盘电连接。
又例如，请参阅图10-图11，图10为图1中步骤s104之后本申请多芯片封装方法另一实施方式的流程示意图，图11为图10对应的多芯片封装器件一实施方式的结构示意图，上述步骤s104之后还包括：
s401：在封装体30(图11中未标示)设置有桥接芯片103一侧形成塑封层56，塑封层56覆盖主芯片100的正面以及桥接芯片103。
具体地，在本实施例中，塑封层56还可进一步覆盖主芯片100的侧面和/或桥接芯片103的背面。
s402：在塑封层56对应第二区域1002的电连接件101的位置形成导电孔58。
s403：在塑封层56背离主芯片100的位置形成再布线层51，再布线层51与导电孔58电连接。
总而言之，本申请所提供的多芯片封装方法中会在切割第一圆片之前，在第一圆片的正面设置桥接芯片，从而省去现有技术中设置桥接芯片之前的芯片重布过程，进而解决芯片重布过程中所存在的对位问题，降低对位所需的器件成本；此外，使用桥接芯片实现相邻两个主芯片电连接的方式，相比于现有技术中硅桥的方式而言，降低了对位难度，且提高了整个多芯片封装器件的良率。以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。
1.一种多芯片封装方法，其特征在于，包括：
提供第一圆片，所述第一圆片设有若干矩阵排列的主芯片，所述第一圆片包括相背设置的正面和背面，所述主芯片的正面即所述第一圆片的正面，所述主芯片的背面即所述第一圆片的背面，所述主芯片的正面设置有多个第一焊盘；
在每个所述第一焊盘位置处形成电连接件；
在部分相邻的所述电连接件上设置桥接芯片，其中相邻的所述电连接件分别位于相邻的两个所述主芯片上，以使得相邻的两个所述主芯片通过所述桥接芯片电连接；
切割所述第一圆片，以获得多个封装体，其中所述封装体中包含电连接的至少两个所述主芯片和至少一个所述桥接芯片。
2.根据权利要求1所述的多芯片封装方法，其特征在于，所述在部分相邻的所述电连接件上设置桥接芯片的步骤之前，还包括：
利用可去除的第一胶膜将所述第一圆片的正面贴附在第一载板上；
研磨所述第一圆片的背面，以减薄所述第一圆片的厚度；
利用可去除的第二胶膜将所述第一圆片的背面贴附在第二载板上；
去除所述第一胶膜和所述第一载板。
3.根据权利要求2所述的多芯片封装方法，其特征在于，所述提供第一圆片的步骤中相邻所述主芯片之间设置有非贯通的划片槽，且相邻所述主芯片的类型不同；
所述利用可去除的第一胶膜将所述第一圆片的正面贴附在第一载板上的步骤之前，还包括：去除所述划片槽位置处的部分所述第一圆片，以使得所述划片槽的深度增大；
所述研磨所述第一圆片的背面的步骤，包括：研磨所述第一圆片的背面直至所述划片槽露出。
4.根据权利要求3所述的多芯片封装方法，其特征在于，所述去除所述划片槽位置处的部分所述第一圆片的步骤之后，还包括：在所述划片槽内形成绝缘层。
5.根据权利要求1所述的多芯片封装方法，其特征在于，
所述在部分相邻的所述电连接件上设置桥接芯片的步骤之前，还包括：提供第二圆片，所述第二圆片上设有若干矩阵排列的桥接芯片；所述桥接芯片的正面即所述第二圆片的正面，所述桥接芯片的背面即所述第二圆片的背面，所述桥接芯片的正面设置有多个第二焊盘；
所述在部分相邻的所述电连接件上设置桥接芯片的步骤，包括：将所述第二圆片的正面朝向所述第一圆片的正面，且一个所述桥接芯片横跨于相邻的两个所述主芯片上方；使每个所述第二焊盘与对应位置处的所述电连接件电连接。
6.根据权利要求5所述的多芯片封装方法，其特征在于，
所述在部分相邻的所述电连接件上设置桥接芯片的步骤之前，还包括：利用可去除的第三胶膜将所述第二圆片的正面贴附在第三载板上；研磨所述第二圆片的背面，以减薄所述第二圆片的厚度；利用可去除的第四胶膜将所述第二圆片的背面贴附在第四载板上；去除所述第三胶膜和所述第三载板；
所述切割所述第一圆片的步骤之前，还包括：去除所述第四胶膜和所述第四载板。
7.根据权利要求1所述的多芯片封装方法，其特征在于，
所述封装体中的每个所述主芯片包括第一区域和第二区域，所有所述第一区域相邻设置，且相邻所述第一区域上的第一焊盘通过对应的所述电连接件和所述桥接芯片电连接。
8.根据权利要求7所述的多芯片封装方法，其特征在于，所述切割所述第一圆片的步骤之后，还包括：
将所述封装体中的所述桥接芯片朝向表面设置有凹槽的封装基板；
使所述封装体中的至少部分所述桥接芯片位于所述凹槽内，且使所述第二区域上的所述电连接件与所述封装基板电连接。
9.根据权利要求7所述的多芯片封装方法，其特征在于，所述切割所述第一圆片的步骤之后，还包括：
在所述第二区域上的所述电连接件上形成导电柱，所述导电柱远离所述主芯片一侧与所述桥接芯片远离所述主芯片一侧齐平；
将所述封装体中的所述桥接芯片朝向表面平整的封装基板，且使所述导电柱与所述封装基板电连接。
10.根据权利要求7所述的多芯片封装方法，其特征在于，所述切割所述第一圆片的步骤之后，还包括：
在所述封装体设置有所述桥接芯片一侧形成塑封层，所述塑封层覆盖所述主芯片的正面以及所述桥接芯片；
在所述塑封层对应所述第二区域的所述电连接件的位置形成导电孔；
在所述塑封层背离所述主芯片的位置形成再布线层，所述再布线层与所述导电孔电连接。
技术总结