本申请涉及半导体技术领域，特别是涉及一种半导体封装器件。
背景技术：
现有的基于聚合物的2d封装技术是最基本、应用最广泛的封装形式，技术成熟，成本也较低，但是没有第三方向的连接，且线宽较大。近期发展起来的基于硅中介板的封装技术线宽较小，形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅材料脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
技术实现要素：
本申请主要解决的技术问题是提供一种半导体封装器件，能够降低封装成本，提高封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种半导体封装器件，包括：第一封装体和第一塑封层，其中，所述第一封装体包括：表面设置有凹槽的封装基板；连接芯片，所述连接芯片的非功能面固定于所述凹槽的底部；同层设置的第一主芯片和第二主芯片，位于所述连接芯片的功能面一侧，所述第一主芯片和所述第二主芯片的信号传输区相邻设置，且所述第一主芯片和所述第二主芯片的位于信号传输区的焊盘与所述连接芯片电连接，所述第一主芯片和所述第二主芯片的位于非信号传输区的焊盘与所述封装基板电连接；
其中，所述第一塑封层覆盖所述封装基板的侧面、以及所述第一主芯片和所述第二主芯片的至少部分侧面。
其中，所述第一封装体还包括：第一导电柱，位于所述第一主芯片和所述第二主芯片的位于非信号传输区的焊盘位置处，所述第一主芯片和所述第二主芯片通过所述第一导电柱与所述封装基板电连接；第二导电柱，位于所述第一主芯片和所述第二主芯片的位于信号传输区的焊盘位置处，所述第一主芯片和所述第二主芯片通过所述第二导电柱与所述连接芯片电连接。
其中，所述第一封装体还包括：第三导电柱，位于所述连接芯片的功能面的焊盘位置处，所述第三导电柱电连接所述第二导电柱。
其中，所述第一封装体还包括：第一焊料，位于所述第一导电柱和所述封装基板之间、以及所述第二导电柱和所述第三导电柱之间。
其中，所述第一封装体还包括：第二塑封层，位于所述凹槽内，所述第三导电柱远离所述凹槽底部的一端从所述第二塑封层中露出。
其中，所述第一封装体还包括：粘结层，位于所述连接芯片的非功能面与所述凹槽的底部之间。
其中，所述第一封装体还包括：底填胶，位于所述第一主芯片和所述第二主芯片的功能面与所述封装基板之间，所述第一塑封层进一步覆盖所述底填胶。
其中，所述第一主芯片的功能面与所述封装基板设置有所述凹槽一侧表面的距离小于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离。
其中，所述半导体封装器件还包括：导电焊球，位于所述封装基板背离所述第一主芯片的一侧表面。
其中，所述半导体封装器件包括多个间隔设置的所述第一封装体，所述第一塑封层连续覆盖所有所述第一封装体的至少部分侧面。
本申请的有益效果是：区别于现有技术的情况，本申请提供的半导体封装器件中，第一主芯片和第二主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一主芯片和第二主芯片，提高两者之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用常规方式与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请半导体封装器件一实施方式的结构示意图；
图2为本申请半导体封装器件另一实施方式的结构示意图；
图3为本申请半导体封装器件另一实施方式的结构示意图；
图4为本申请半导体封装器件另一实施方式的结构示意图；
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请半导体封装器件一实施方式的结构示意图，该半导体封装器件100包括第一封装体110和第一塑封层120，其中，第一封装体110包括：连接芯片11、表面设置有凹槽(未标示)的封装基板12和同层设置的第一主芯片13和第二主芯片14。其中，连接芯片11的非功能面固定于凹槽的底部，第一主芯片13和第二主芯片14位于连接芯片11的功能面一侧，第一主芯片13和第二主芯片14的信号传输区a相邻设置，且第一主芯片13和第二主芯片14的位于信号传输区a的焊盘与连接芯片11电连接，第一主芯片13和第二主芯片14的位于非信号传输区b的焊盘与封装基板12电连接。
为了实现第一主芯片13和第二主芯片14的位于信号传输区a的焊盘与连接芯片11之间的电连接、以及第一主芯片13和第二主芯片14的位于非信号传输区b的焊盘与封装基板12之间的电连接，在第一封装体110的形成过程中，可以在电连接位置处形成焊料(未标示)，降低电连接位置处的接触电阻，提升电连接的可靠性。
其中，第一塑封层120覆盖封装基板12的侧面、以及第一主芯片13和第二主芯片14的至少部分侧面，图1示意性画出第一主芯片13和第二主芯片14的全部侧面被第一塑封层120覆盖的情况，且第一主芯片13和第二主芯片14的非功能面未从第一塑封层120中露出。第一塑封层120的材质可以为环氧树脂等，能够对第一封装体110起到保护作用，使本申请半导体封装器件的结构更加稳固，可靠性更高。
其中，第一主芯片13的功能面与封装基板12设置有凹槽一侧表面的距离h1小于第一主芯片13的功能面与连接芯片11的非功能面之间的距离h2。
进一步地，为了使连接芯片11更稳定地固定于凹槽的底部，本实施方式中第一封装体110还包括粘结层15，该粘结层15可以是双面胶等具有粘性的材料。
本实施方式提供的半导体封装器件中，第一主芯片和第二主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一主芯片和第二主芯片，提高两者之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用焊料与封装基板连接，能够降低封装成本。
此外，上述第一主芯片13可以为cpu等，第二主芯片14可以为gpu等，一个第一主芯片13可以与至少一个第二主芯片14通过连接芯片11电连接。例如第一主芯片13的四个角部均设置有信号传输区焊盘，此时一个第一主芯片13对应的第二主芯片14的个数可以为四个，四个第二主芯片14的芯片类型可以相同或不同。
在另一实施方式中，请参阅图2，图2为本申请半导体封装器件另一实施方式的结构示意图，该半导体封装器件200与图1所示半导体封装器件100的结构基本相同，也包括第一封装体210和第一塑封层220，其中，第一封装体210包括：连接芯片21、表面设置有凹槽(未标示)的封装基板22和同层设置的第一主芯片23和第二主芯片24。其中，连接芯片21的非功能面固定于凹槽的底部，第一主芯片23和第二主芯片24位于连接芯片21的功能面一侧，第一主芯片23和第二主芯片24的信号传输区a相邻设置，且第一主芯片23和第二主芯片24的位于信号传输区a的焊盘与连接芯片21电连接，第一主芯片23和第二主芯片24的位于非信号传输区b的焊盘与封装基板22电连接。其中，第一塑封层220覆盖封装基板22的侧面、以及第一主芯片23和第二主芯片24的至少部分侧面。图2示意性画出第一主芯片23和第二主芯片24的全部侧面被第一塑封层220覆盖的情况，且第一主芯片23和第二主芯片24的非功能面从第一塑封层220中露出。
半导体封装器件200与半导体封装器件100的不同之处在于，第一封装体210还包括第一导电柱25、第二导电柱26和第三导电柱27。其中，第一导电柱25位于第一主芯片23和第二主芯片24的位于非信号传输区b的焊盘位置处，第一主芯片23和第二主芯片24通过第一导电柱25与封装基板22电连接。第二导电柱26位于第一主芯片23和第二主芯片24的位于信号传输区a的焊盘位置处，第一主芯片23和第二主芯片24通过第二导电柱26与连接芯片21电连接。第三导电柱27位于连接芯片21的功能面的焊盘位置处，第三导电柱27电连接第二导电柱26。
其中，第一导电柱25、第二导电柱26和第三导电柱27的材质为含铜的合金，其可通过电镀等方式形成。优选地，第一导电柱25的高度大于或等于第二导电柱26的高度，第一导电柱25、第二导电柱26和第三导电柱27的高度需要预先设定，以使第一主芯片23和第二主芯片24的位于信号传输区a的焊盘与连接芯片21电连接时，位于非信号传输区b的焊盘正好与封装基板22电连接，图2示意性画出第一导电柱25和第二导电柱26的高度相等的情况。
进一步地，本实施方式中第一封装体210还包括第一焊料28，位于第一导电柱25和封装基板22之间、以及第二导电柱26和第三导电柱27之间，能够使第一导电柱25与封装基板22之间、第二导电柱26与第三导电柱27之间的电连接更加稳固，提高半导体封装器件的可靠性。
当然，在其他实施方式中，也可以仅设置第一导电柱和第二导电柱，不设置第三导电柱，而是使第二导电柱直接通过焊料与连接芯片功能面上的焊盘电连接。
进一步地，本实施方式中第一封装体210还包括第二塑封层29，位于凹槽内，第三导电柱27远离凹槽底部的一端从第二塑封层29中露出。第二塑封层29一方面可以对连接芯片21和第三导电柱27起到保护作用，另一方面可以使连接芯片21更加稳定地固定地凹槽底部，增加半导体封装器件的结构稳定性。
本实施方式提供的半导体封装器件中，第一主芯片和第二主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一主芯片和第二主芯片，提高两者之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用焊料与封装基板连接，能够降低封装成本。
在另一实施方式中，请参阅图3，图3为本申请半导体封装器件另一实施方式的结构示意图，该半导体封装器件300与图2所示半导体封装器件200的结构基本相同，也包括第一封装体310和第一塑封层320，其中，第一封装体310包括：连接芯片31、表面设置有凹槽(未标示)的封装基板32和同层设置的第一主芯片33和第二主芯片34、以及第一导电柱35、第二导电柱36。
其中，连接芯片31的非功能面固定于凹槽的底部，第一主芯片33和第二主芯片34位于连接芯片31的功能面一侧，第一主芯片33和第二主芯片34的信号传输区a相邻设置，且第一主芯片33和第二主芯片34的位于信号传输区a的焊盘通过第二导电柱36与连接芯片31电连接，第一主芯片33和第二主芯片34的位于非信号传输区b的焊盘通过第一导电柱35与封装基板32电连接。
其中，第一塑封层320覆盖封装基板32的侧面、以及第一主芯片33和第二主芯片34的至少部分侧面。图3示意性画出第一主芯片33和第二主芯片34的全部侧面被第一塑封层320覆盖的情况。
半导体封装器件300与半导体封装器件200的不同之处在于，第一封装体310还包括底填胶37，位于第一主芯片33和第二主芯片34的功能面与封装基板32之间，第一塑封层320进一步覆盖底填胶37。底填胶37可以对第一导电柱35、第二导电柱36、以及连接芯片31起到保护作用，使第一主芯片33和第二主芯片34与连接芯片31和封装基板32之间的连接更加稳固。
进一步地，请继续参阅图3，本实施方式中半导体封装器件300还包括导电焊球330，位于封装基板32背离第一主芯片33的一侧表面。导电焊球330能够使半导体封装器件300通过与其他器件或者电路板进行电连接。当然，在上述其他实施方式中，也可以按照实际使用需求在封装基板背离第一主芯片的一侧表面增加导电焊球。
本实施方式提供的半导体封装器件中，第一主芯片和第二主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一主芯片和第二主芯片，提高两者之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用焊料与封装基板连接，能够降低封装成本。
在另一实施方式中，请参阅图4，图4为本申请半导体封装器件另一实施方式的结构示意图，该半导体封装器件400包括第一塑封层120和多个间隔设置的第一封装体110。其中，第一封装体110的结构可以是上述任一实施方式中第一封装体的结构，图4中以图1中的第一封装体110为例进行说明，第一封装体110包括：连接芯片11、表面设置有凹槽的封装基板12、同层设置的第一主芯片13和第二主芯片14、以及粘结层15。本实施方式中，第一塑封层120连续覆盖所有第一封装体110的至少部分侧面。图4示意性画出两个第一封装体110，且第一塑封层120连续覆盖所有第一封装体110的全部侧面的情况。
本实施方式提供的半导体封装器件适用于功率需求较大的应用场景，且第一主芯片和第二主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一主芯片和第二主芯片，提高两者之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用焊料与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
1.一种半导体封装器件，其特征在于，包括第一封装体和第一塑封层，其中，所述第一封装体包括：
表面设置有凹槽的封装基板；
连接芯片，所述连接芯片的非功能面固定于所述凹槽的底部；
同层设置的第一主芯片和第二主芯片，位于所述连接芯片的功能面一侧，所述第一主芯片和所述第二主芯片的信号传输区相邻设置，且所述第一主芯片和所述第二主芯片的位于信号传输区的焊盘与所述连接芯片电连接，所述第一主芯片和所述第二主芯片的位于非信号传输区的焊盘与所述封装基板电连接；
其中，所述第一塑封层覆盖所述封装基板的侧面、以及所述第一主芯片和所述第二主芯片的至少部分侧面。
2.根据权利要求1所述的半导体封装器件，其特征在于，所述第一封装体还包括：
第一导电柱，位于所述第一主芯片和所述第二主芯片的位于非信号传输区的焊盘位置处，所述第一主芯片和所述第二主芯片通过所述第一导电柱与所述封装基板电连接；
第二导电柱，位于所述第一主芯片和所述第二主芯片的位于信号传输区的焊盘位置处，所述第一主芯片和所述第二主芯片通过所述第二导电柱与所述连接芯片电连接。
3.根据权利要求2所述的半导体封装器件，其特征在于，所述第一封装体还包括：
第三导电柱，位于所述连接芯片的功能面的焊盘位置处，所述第三导电柱电连接所述第二导电柱。
4.根据权利要求3所述的半导体封装器件，其特征在于，所述第一封装体还包括：
第一焊料，位于所述第一导电柱和所述封装基板之间、以及所述第二导电柱和所述第三导电柱之间。
5.根据权利要求3所述的半导体封装器件，其特征在于，所述第一封装体还包括：
第二塑封层，位于所述凹槽内，所述第三导电柱远离所述凹槽底部的一端从所述第二塑封层中露出。
6.根据权利要求1所述的半导体封装器件，其特征在于，所述第一封装体还包括：
粘结层，位于所述连接芯片的非功能面与所述凹槽的底部之间。
7.根据权利要求1所述的半导体封装器件，其特征在于，所述第一封装体还包括：
底填胶，位于所述第一主芯片和所述第二主芯片的功能面与所述封装基板之间，所述第一塑封层进一步覆盖所述底填胶。
8.根据权利要求1-7任一项所述的半导体封装器件，其特征在于，
所述第一主芯片的功能面与所述封装基板设置有所述凹槽一侧表面的距离小于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离。
9.根据权利要求1所述的半导体封装器件，其特征在于，还包括：
导电焊球，位于所述封装基板背离所述第一主芯片的一侧表面。
10.根据权利要求1所述的半导体封装器件，其特征在于，
所述半导体封装器件包括多个间隔设置的所述第一封装体，所述第一塑封层连续覆盖所有所述第一封装体的至少部分侧面。
技术总结