【技术领域】
本发明涉及半导体技术领域，具体涉及一种半导体器件的制作方法及半导体器件。
背景技术：
三维存储器(3dnand)是一种新兴的存储器类型，通过把内存颗粒堆叠在一起来解决2d或者平面nand闪存带来的限制。不同于将存储单元放置在单面，3dnand技术垂直堆叠了多层存储单元。基于该技术，可打造出存储容量比同类nand技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低以及大幅的性能提升。
在3dnand存储器中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心区域、边缘区域为阶梯区域，核心区域用于形成存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的触点引出，从而实现堆叠式的3dnand存储器件。目前，堆叠层中会形成多个用于支撑的虚拟沟道结构，以提高堆叠层的支撑能力，避免发生坍塌或凹陷，比如避免核心区域和阶梯区域的交界处发生凹陷。虚拟沟道结构包括虚拟沟道孔、以及虚拟沟道孔中的填充物，为了降低成本，虚拟沟道孔中常采用二氧化硅进行填充，但由于二氧化硅的支撑性能差，故并不能很好地解决交界处的凹陷问题。
技术实现要素：
本发明的目的在于提供一种半导体器件的制作方法及半导体器件，能提供支撑性能较好的虚拟沟道结构，进而避免核心区域和阶梯区域交界处发生凹陷问题。
为了解决上述问题，本发明提供了一种半导体器件的制作方法，其特征在于，包括：
提供衬底，所述衬底上形成有堆叠层；
在垂直于所述衬底的方向形成贯穿所述堆叠层的虚拟沟道孔；
在所述虚拟沟道孔的内壁上形成第一阻挡层；
在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳。
其中，所述非晶碳中包括sp3杂化键和sp2杂化键，所述sp3杂化键的含量大于所述sp2杂化键的含量。
其中，在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳之后，所述半导体器件的制作方法还包括：
对填充有所述非晶碳的所述虚拟沟道孔进行一次平坦化处理；
对平坦化处理后的所述虚拟沟道孔进行清洗。
其中，所述半导体器件的制作方法还包括：
在垂直于所述衬底的方向形成贯穿所述堆叠层的栅线狭缝；
通过所述栅线狭缝形成共源极结构；
对所述共源极结构进行一次平坦化处理。
其中，所述半导体器件的制作方法还包括：
在垂直于所述衬底的方向形成贯穿所述堆叠层的存储沟道孔；
在所述存储沟道孔的内壁上形成存储功能层；
在所述存储功能层上形成沟道层。
为了解决上述问题，本发明还提供了一种半导体器件，包括：
衬底，所述衬底上形成有堆叠层；
虚拟沟道结构，所述虚拟沟道结构在垂直于所述衬底的方向贯穿所述堆叠层；
其中，所述虚拟沟道结构包括虚拟沟道孔、填充在所述虚拟沟道孔中的非晶碳、以及位于所述非晶碳与所述虚拟沟道孔之间且包围所述非晶碳的第一阻挡层。
其中，所述非晶碳中包括sp3杂化键和sp2杂化键，所述sp3杂化键的含量大于所述sp2杂化键的含量。
其中，所述第一阻挡层的制作材料包括氧化硅。
其中，所述半导体器件还包括：
在垂直于所述衬底的方向贯穿所述堆叠层的存储沟道结构，所述存储沟道结构包括存储沟道孔、以及依次层叠设置在所述存储沟道孔内壁上的存储功能层和沟道层。
其中，所述存储功能层包括依次层叠设置在所述存储沟道孔内壁上的第二阻挡层、电荷存储层和遂穿层。
本发明的有益效果是：本发明提供的半导体器件的制作方法及半导体器件，通过在垂直于衬底的方向形成贯穿堆叠层的虚拟沟道孔，且使虚拟沟道孔中填充有非晶碳、以及位于该非晶碳与该虚拟沟道孔之间且包围该非晶碳的第一阻挡层，从而能利用非晶碳的高硬度、强绝缘性、以及较好的热稳定性和化学稳定性，为堆叠层提供可靠的支撑能力，避免发生坍塌或凹陷，有利于提高半导体器件的成品合格率。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有半导体器件的剖视结构示意图；
图2是本申请实施例提供的半导体器件的剖视结构示意图；
图3是图2中半导体器件的部分核心区域和阶梯区域的俯视结构示意图；
图4是本申请实施例提供的半导体器件的制作方法的流程示意图；
图5是本申请实施例提供的半导体器件部分工艺流程和现有半导体器件部分工艺流程的对比示意图。
【具体实施方式】
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当容易理解的是，本发明所提到的方向用语，例如[上]、[下]、[前]、[背]、[左]、[右]、[内]、[外]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的元件用相同标号表示。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。
应当容易理解的是，本发明所提到的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义。
请参见图1，图1为现有半导体器件的剖视结构示意图。具体的，半导体器件100包括层叠设置的衬底101和堆叠层102，该堆叠层102是由栅绝缘层102a和栅极层102b交替堆叠而成，其包括核心区域m1和阶梯区域m2，核心区域m1中设有存储沟道结构103。通常，为避免将牺牲层置换成栅极层102b时，堆叠层102发生局部坍塌或者凹陷，在垂直于衬底101的方向还设有贯穿该堆叠层102且用于支撑的虚拟沟道结构104。虚拟沟道结构104包括虚拟沟道孔1041、以及填充在虚拟沟道孔1041中的氧化硅(sio2)1042。
这种虚拟沟道结构104虽然能提供一定的支撑能力，但由于氧化硅1042的硬度不高，故这种虚拟沟道结构104能提供的支撑能力很有限，后续在形成保护层(capoxide层)和共源极结构时，这些膜层的沉积厚度需要设置的比较厚，且还需要通过cmp(chemicalmechanicalpolishing，化学机械抛光)进行平坦化，无形中增加了多个工艺步骤和成本，且氧化硅1042的稳定性比较一般，在后续类似于牺牲层移除等步骤中容易受到影响，导致整体支撑性能不稳定。
请参见图2和图3，图2是本申请实施例提供的半导体器件的剖视结构示意图，图3是图2中半导体器件的部分核心区域和阶梯区域的俯视结构示意图。本申请实施例中的半导体器件200，包括衬底201、层叠设置在衬底201上的堆叠层202、以及在垂直于衬底201的方向贯穿堆叠层202的虚拟沟道结构203，其中，虚拟沟道结构203包括虚拟沟道孔2031、填充在虚拟沟道孔2031中的非晶碳2032、以及位于该非晶碳2032与该虚拟沟道孔2031之间且包围该非晶碳2032的第一阻挡层2033。
其中，衬底201为半导体衬底，比如可以为硅、锗或绝缘体上硅(silicon-on-insulator，soi)或绝缘体上锗(germaniumoninsulator，goi)等。在一些实施例中，该衬底201还可以为包括其他元素半导体或者化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等。第一阻挡层2033的制作材料主要包括绝缘材料，其可以包括氧化物，比如氧化硅。
本实施例中，非晶碳2032中包括大量的sp3杂化键，可使非晶碳2032达到类似于金刚石的硬度，比如最大硬度达到100gpa，并且，sp3杂化键具有较好的化学稳定性和热稳定性，从而后续栅极层制作工艺中使用的材料和温度不会对非晶碳2032造成影响，进而提高了虚拟沟道结构203的支撑可靠性。非晶碳2032中还包括少量的sp2杂化键，由于sp2杂化键具有极强的绝缘性，故可使非晶碳2032的电阻率较高，比如电阻率的范围可以为1012ω/cm～1016ω/cm，不会对半导体器件200的电性能造成负面影响。
另外，堆叠层202包括上选择栅极层、下选择栅极层、以及位于所述上选择栅极层和所述下选择栅极层多个交替层叠设置的栅极层2021和栅绝缘层2022，栅极层2021是由牺牲层被置换后形成的。堆叠层202中除了设有虚拟沟道结构203，在垂直于该衬底201的方向还形成有贯穿该堆叠层202的存储沟道结构204，该存储沟道结构204包括存储沟道孔2041、以及依次层叠设置在存储沟道孔2041内壁上的存储功能层2042和沟道层2043，其中，存储功能层2042包括依次层叠设置在存储沟道孔2041内壁上的第二阻挡层、电荷存储层和遂穿层(图中未标出)。
通常，堆叠层202包括核心区域n1和阶梯区域n2，阶梯区域n2的堆叠层202在垂直于衬底201的方向上呈台阶状，阶梯区域n2中台阶的数量可以根据所需形成的存储单元的数量而定。存储沟道结构204位于核心区域n1，虚拟沟道结构203位于阶梯区域n2，阶梯区域n2的堆叠层202上还覆盖有介质层205，虚拟沟道结构203贯穿阶梯区域n2的堆叠层202和介质层205，其中介质层205的材料可以包括氧化硅、氧化铪、氧化铝、氧化钽等氧化物。
在一些实施例中，核心区域n1可以位于衬底201的中间，阶梯区域n2位于衬底201的两侧，在其他实施例中，核心区域n1可以位于衬底201的两侧，阶梯区域n2位于衬底201的中间，图2只示出了一部分阶梯区域n2。
区别于现有技术，本申请实施例提供的半导体器件200，通过在垂直于衬底201的方向形成贯穿堆叠层202的虚拟沟道结构203，且使虚拟沟道结构203包括虚拟沟道孔2031、填充在虚拟沟道孔2031中的非晶碳2032、以及位于该非晶碳2032与该虚拟沟道孔2031之间且包围该非晶碳2032的第一阻挡层2033，从而能利用非晶碳2032的高硬度、强绝缘性、以及较好的热稳定性和化学稳定性，为堆叠层202提供可靠的支撑能力，避免堆叠层202发生坍塌或凹陷，有利于提高半导体器件200的成品合格率。
基于上述实施例提供的半导体器件200，本申请实施例还提供了一种半导体器件200的制作方法，请参见图4、以及图2-3，该制作方法包括以下步骤：
步骤s101.提供衬底201，该衬底201上形成有堆叠层202。
其中，衬底201为半导体衬底，比如可以为硅、锗或soi或goi等。
步骤s102.在垂直于该衬底201的方向形成贯穿该堆叠层202的虚拟沟道孔2031。
步骤s103.在该虚拟沟道孔2031的内壁上形成第一阻挡层2033。
步骤s104.在形成有该第一阻挡层2033的该虚拟沟道孔2031中填充非晶碳2032，得到虚拟沟道结构203。
本实施例中，非晶碳2032中包括大量的sp3杂化键，可使非晶碳2032达到类似于金刚石的硬度，比如最大硬度达到100gpa，并且，sp3杂化键具有较好的化学稳定性和热稳定性，从而后续制作栅极层时使用的材料和温度不会对非晶碳2032造成影响，进而提高了虚拟沟道结构203的支撑可靠性。非晶碳2032中还包括少量的sp2杂化键，由于sp2杂化键具有极强的绝缘性，故可使非晶碳2032的电阻率较高，比如电阻率的范围可以为1012ω/cm～1016ω/cm。
堆叠层202可以包括多个交替层叠的牺牲层和栅绝缘层2022，可以通过cvd(chemicalvapordeposition，化学气相沉积)、ald(atomiclayerdeposition，原子层沉积)技术或其他合适的沉积方法，依次在衬底201上交替沉积牺牲层和栅绝缘层2022，栅绝缘层2022的制作材料可以包括氧化硅、氮化硅、氮氧化硅和氮碳化硅中的任一种，牺牲层的材料可以包括氮化硅。第一阻挡层2033的制作材料可以包括氧化物，比如氧化硅。
需要说明的是，请参见图5，由于非晶碳2032的硬度可以足够大，故在形成第一阻挡层2033时，可以直接通过cvd等沉积法在内壁上沉积，而不需要采用两步法先通过ald在内壁上沉积一层氮化硅，然后通过issg(in—situsteamgeneration，原位水汽生成技术)对氮化硅进行氧化处理后形成致密性氧化硅(也即第一阻挡层2033)，能极大地简化制作工艺。
此外，在上述步骤s104之后，该半导体器件200的制作方法还可以包括以下步骤：
对填充有该非晶碳2032的该虚拟沟道孔2031进行一次平坦化处理；
对平坦化处理后的该虚拟沟道孔2031进行清洗。
其中，可以通过cmp技术进行平坦化处理。
另外，在虚拟沟道结构203制作完成之后，若要将堆叠层202中的牺牲层置换为栅极层2021，还需在堆叠层202的核心区域n1形成贯穿堆叠层202的栅线狭缝206，之后，通过栅线狭缝206去除这些牺牲层，并填充金属材料(比如钨)，得到栅极层2021，从而完成牺牲层的替换。在这个过程中，虚拟沟道孔2031中的第一阻挡层2033会对非晶碳2032起到保护作用，以确保非晶碳2032不受置换过程所用到的材料和温度的影响，避免置换过程中，核心区域n1发生坍塌或凹陷。
本实施例中，半导体器件200还包括共源极结构(图中未示出)，该共源极结构位于栅线狭缝206中，该半导体器件200的制作方法还包括：
在垂直于该衬底201的方向形成贯穿该堆叠层202的栅线狭缝206；
通过该栅线狭缝206形成共源极结构；
对该共源极结构进行一次平坦化处理。
其中，在通过栅线狭缝206完成对牺牲层的置换后，还可以在栅线狭缝206中形成共源极结构，该共源极结构可以包括位于栅线狭缝206侧壁表面上的间隔层、以及位于间隔层表面上的共源极(图中未示出)，其中，间隔层的制作材料为绝缘材料，例如氧化物，共源极的制作材料为导电材料，比如钛或氮化钛、多晶硅及/或金属钨，且上述共源极底部与衬底201连接，以提供源极连接的导电通道。
本实施例中，共源极结构可以通过沉积方式形成，由于虚拟沟道孔2031中填充的是非晶碳2032，硬度高，故相对于现有需要沉积很厚膜层的共源极结构来说，其沉积厚度可以减小，从而后续一次cmp进行平坦化即可，无需像现有结构一样经过多次cmp，有效减少了工艺步骤和成本。
容易理解的是，除了需要制作虚拟沟道结构203，还需制作存储沟道结构204，也即，该半导体器件200的制作方法还包括以下步骤：
在垂直于该衬底201的方向形成贯穿该堆叠层202的存储沟道孔2041；
在该存储沟道孔2041的内壁上形成存储功能层2042；
在该存储功能层2042上形成沟道层2043，得到存储沟道结构204。
其中，存储沟道孔2041可以和虚拟沟道孔2031在同一工序中制成，也可以在不同工序中制成。存储功能层2042可以包括依次层叠设置的第二阻挡层、电荷存储层和遂穿层(图中未示出)，其可以是氧化硅-氮化硅-氧化硅(ono)结构，也即第二阻挡层和遂穿层的制作材料主要包括绝缘材料，其可以包括氧化物，比如氧化硅，电荷存储层的制作材料主要包括氮化硅，沟道层2043的制作材料主要包括多晶硅。
区别于现有技术，本实施例提供的半导体器件200的制作方法，通过在垂直于衬底201的方向形成贯穿堆叠层202的虚拟沟道孔2031，且在虚拟沟道孔2031的内壁上形成第一阻挡层2033，之后填充非晶碳2032，从而能利用非晶碳2032的高硬度、强绝缘性、以及较好的热稳定性和化学稳定性，为堆叠层202提供可靠的支撑能力，避免堆叠层202发生坍塌或凹陷，有利于提高半导体器件200的成品合格率，且能有效减少工艺步骤，简化工艺流程，降低工艺成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
1.一种半导体器件的制作方法，其特征在于，包括：
提供衬底，所述衬底上形成有堆叠层；
在垂直于所述衬底的方向形成贯穿所述堆叠层的虚拟沟道孔；
在所述虚拟沟道孔的内壁上形成第一阻挡层；
在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述非晶碳中包括sp3杂化键和sp2杂化键，所述sp3杂化键的含量大于所述sp2杂化键的含量。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳之后，还包括：
对填充有所述非晶碳的所述虚拟沟道孔进行一次平坦化处理；
对平坦化处理后的所述虚拟沟道孔进行清洗。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法还包括：
在垂直于所述衬底的方向形成贯穿所述堆叠层的栅线狭缝；
通过所述栅线狭缝形成共源极结构；
对所述共源极结构进行一次平坦化处理。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法还包括：
在垂直于所述衬底的方向形成贯穿所述堆叠层的存储沟道孔；
在所述存储沟道孔的内壁上形成存储功能层；
在所述存储功能层上形成沟道层。
6.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有堆叠层；
虚拟沟道结构，所述虚拟沟道结构在垂直于所述衬底的方向贯穿所述堆叠层；
其中，所述虚拟沟道结构包括虚拟沟道孔、填充在所述虚拟沟道孔中的非晶碳、以及位于所述非晶碳与所述虚拟沟道孔之间且包围所述非晶碳的第一阻挡层。
7.根据权利要求6所述的半导体器件，其特征在于，所述非晶碳中包括sp3杂化键和sp2杂化键，所述sp3杂化键的含量大于所述sp2杂化键的含量。
8.根据权利要求6所述的半导体器件，其特征在于，所述第一阻挡层的制作材料包括氧化硅。
9.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括：
在垂直于所述衬底的方向贯穿所述堆叠层的存储沟道结构，所述存储沟道结构包括存储沟道孔、以及依次层叠设置在所述存储沟道孔内壁上的存储功能层和沟道层。
10.根据权利要求9所述的半导体器件，其特征在于，所述存储功能层包括依次层叠设置在所述存储沟道孔内壁上的第二阻挡层、电荷存储层和遂穿层。
技术总结