本申请要求于2019年8月20日在韩国知识产权局提交的第10-2019-0101685号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
公开的实施例的方面涉及一种显示装置及制造显示装置的方法。
背景技术：
显示装置包括像素和用于驱动像素的驱动电路。驱动电路包括用于与时序控制信号对应地控制像素的驱动时序的栅极驱动器以及用于与图像数据对应地控制像素的亮度的数据驱动器。
除了像素之外，驱动电路也可以设置在显示面板中(例如，驱动电路可以与像素一起设置在显示面板中)，或者驱动电路可以设置在显示面板的外侧(例如，设置在显示面板的外部)。
技术实现要素：
公开的一个或更多个示例实施例涉及一种包括栅极驱动器的显示装置以及一种制造该显示装置的方法。
根据公开的示例实施例，一种显示装置包括：多个像素，连接到栅极线和数据线；栅极驱动器，用于将栅极信号供应给栅极线；以及数据驱动器，用于将数据信号供应给数据线。栅极驱动器包括：第一晶体管，包括位于第一层处的第一有源层；以及第二晶体管，包括位于所述第一层上的第二层处的第二有源层。
在示例实施例中，栅极线可以包括扫描线和发光控制线；栅极驱动器可以包括：扫描驱动器，用于将扫描信号供应给扫描线；以及发光控制驱动器，用于将发光控制信号供应给发光控制线。
在示例实施例中，扫描驱动器可以包括包含第二晶体管的扫描级；发光控制驱动器可以包括包含第一晶体管的发光控制级。
在示例实施例中，扫描驱动器可以包括包含第一晶体管的扫描级；发光控制驱动器可以包括包含第二晶体管的发光控制级。
在示例实施例中，栅极线可以包括扫描线；栅极驱动器可以包括用于将扫描信号顺序地供应给扫描线的扫描级；扫描级中的每个可以包括：输入电路，包括第二晶体管；以及输出电路，包括第一晶体管。
在示例实施例中，栅极线可以包括发光控制线；栅极驱动器可以包括用于将发光控制信号顺序地供应给发光控制线的发光控制级；发光控制级中的每个可以包括：输入电路，包括第二晶体管；以及输出电路，包括第一晶体管。
在示例实施例中，第一有源层和第二有源层可以彼此叠置。
在示例实施例中，第一晶体管和第二晶体管可以具有彼此不同的特性。
在示例实施例中，第一晶体管和第二晶体管可以具有彼此不同的阈值电压。
在示例实施例中，第一晶体管和第二晶体管中的每个可以包括p型晶体管；第一晶体管的阈值电压可以大于第二晶体管的阈值电压。
在示例实施例中，第一有源层和第二有源层可以具有彼此不同的特性。
在示例实施例中，第一有源层可以具有比第二有源层的结晶度小的结晶度。
在示例实施例中，显示装置还可以包括：显示面板，包括显示区域和非显示区域，像素可以设置在显示区域中，栅极驱动器可以设置在非显示区域中。
在示例实施例中，像素中的每个可以包括包含第三有源层的像素晶体管；第三有源层可以具有比第一有源层和第二有源层之中的至少一个有源层的结晶度小的结晶度。
根据公开的示例实施例，提供了一种制造包括栅极驱动器的显示装置的方法，栅极驱动器包括第一晶体管和第二晶体管。所述方法包括：在基层上形成第一晶体管的有源层；以及在第一晶体管的有源层上形成第二晶体管的有源层。第一晶体管的有源层和第二晶体管的有源层在彼此不同的条件下结晶。
在示例实施例中，当使第一晶体管的有源层结晶时，可以使用激光以第一间距照射第一晶体管的有源层；当使第二晶体管的有源层结晶时，可以使用激光以第二间距照射第二晶体管的有源层。
在示例实施例中，第一间距可以大于第二间距。
在示例实施例中，可以在使第二晶体管的有源层结晶之前使第一晶体管的有源层结晶。
在示例实施例中，所述方法还可以包括：在显示装置的显示区域中形成像素晶体管，像素晶体管的有源层可以在与第一晶体管的有源层和第二晶体管的有源层之中的至少一个有源层的结晶条件不同的条件下结晶。
在示例实施例中，当使第一晶体管的有源层和第二晶体管的有源层之中的所述至少一个有源层结晶时，可以使用激光以第一间距照射第一晶体管的有源层和第二晶体管的有源层之中的至少一个有源层；当使像素晶体管的有源层结晶时，可以使用激光以大于第一间距的第二间距照射像素晶体管的有源层。
根据公开的一个或更多个实施例，可以通过将构成栅极驱动器(例如，包括在栅极驱动器中)的第一晶体管和第二晶体管划分和设置成彼此不同的层来形成高密度堆叠的栅极驱动器。因此，可以减小(例如，有效地减小)包括栅极驱动器的显示面板的非显示区域。
另外，根据公开的一个或更多个实施例，考虑到设置在显示面板处(例如，显示面板中或显示面板上)的每个晶体管所使用(或期望)的特性，可以针对每个层或区域控制晶体管的结晶条件。因此，可以在改善或确保显示装置的操作特性的同时提高显示装置的制造效率。
附图说明
通过以下参照附图对示例实施例的详细描述，本公开的以上和其他方面及特征对于本领域技术人员将变得更明显。
图1a至图1d示出了根据公开的实施例的显示装置的各种示例。
图2a至图2b示出了根据公开的实施例的显示面板的各种示例。
图3a至图3c示出了根据公开的实施例的像素的各种示例。
图4示出了根据公开的实施例的像素的驱动方法。
图5示出了根据公开的实施例的扫描驱动器。
图6示出了根据公开的实施例的扫描级。
图7示出了根据公开的实施例的扫描级的驱动方法。
图8示出了根据公开的实施例的发光控制驱动器。
图9示出了根据公开的实施例的发光控制级。
图10示出了根据公开的实施例的发光控制级的驱动方法。
图11a至图11c示出了根据公开的实施例的栅极驱动器的各种示例。
图12a至图12d示出了根据公开的实施例的栅极驱动器的剖视图。
图13示出了根据公开的实施例的栅极驱动器的剖视图。
图14示出了制造根据公开的实施例的显示装置的方法。
图15示出了制造根据公开的实施例的显示装置的方法。
具体实施方式
在下文中，将参照附图更详细地描述示例实施例，在附图中，同样的附图标记始终表示同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于在这里示出的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员完全理解本公开的方面和特征而言不必要的工艺、元件和技术。除非另有说明，否则贯穿附图和书面描述，同样的附图标记表示同样的元件，因此可以不重复其描述。
在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的相对尺寸。为了易于解释，这里可以使用诸如“在……之下”、“在……下方”、“下”、“在……下”、“在……上方、“上”等的空间相对术语来描述如图中所示的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了图中描绘的方位之外，空间相对术语还意图包含装置在使用中或在操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其他元件或特征“下方”、“之下”或“下”的元件随后将被定向为“在”所述其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下”可以包含上方和下方两种方位。装置可以另外定向(例如，旋转90度或在其他方位处)，并且应相应地解释在这里使用的空间相对描述语。
将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语所限制。这些术语被用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区域分开。因此，下面描述的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分而不脱离本公开的精神和范围。
应当理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个中间元件或中间层。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或中间层。
这里使用的术语是出于描述特定实施例的目的，并且不意图限制本公开。如在这里所使用的，除非上下文另外清楚地表示，否则单数形式“一”和“一个(种/者)”意图也包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”、“具备”以及它们的变型当在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。如在这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。诸如“……中的至少一个”的表述在一列元件之后时，修饰整列元件而不修饰所述列中的单个元件。
如在这里所使用的，术语“基本”、“约”和类似术语被用作近似术语而不用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有变化。此外，当描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。如在这里所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”意图指示例或说明。
每个示例实施例内的特征或方面的描述通常应被认为可用于其他示例实施例中的其他类似特征或方面。例如，这里公开的实施例中的每个可以单独地实现，或者可以以与其他实施例中的至少一个的任何合适的组合来实现。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下和/或本说明书中的含义一致的含义，并且不应以理想化或过于正式的含义来解释，除非在这里明确地如此定义。
图1a至图1d示出了根据公开的实施例的显示装置的各种示例。例如，图1a至图1d示出了关于栅极线gl和用于驱动栅极线gl的栅极驱动器gd的彼此不同的实施例。
参照图1a，根据公开的实施例的显示装置包括设置在显示区域da处(例如，显示区域da中或显示区域da上)的像素pxl以及用于驱动像素pxl的驱动电路drc。
显示区域da包括栅极线gl、数据线dl以及连接到栅极线gl和数据线dl的像素pxl。如在本公开中所使用的，术语“连接”可以指电连接和/或物理连接。
栅极线gl中的每条在显示区域da处(例如，显示区域da中或显示区域da上)沿第一方向(例如，沿水平方向或行方向)延伸，并且栅极线gl沿着与第一方向交叉的第二方向(例如，沿竖直方向或列方向)顺序地布置。栅极线gl可以连接(例如，公共地连接)到位于每条水平线(其也可以被称为“像素行”)处(例如，位于每条水平线中或位于每条水平线上)的像素pxl。根据实施例，栅极线gl可以包括至少一条扫描线s，并且还可以包括除了扫描线s之外的至少一种(或至少一类)其他控制线。
数据线dl中的每条在显示区域da处(例如，显示区域da中或显示区域da上)沿第二方向(例如，竖直方向或列方向)延伸以与栅极线gl交叉，并且数据线dl沿着与第二方向交叉的合适方向(例如，第一方向)顺序地布置。数据线dl可以连接(例如，公共地连接)到位于每条竖直线(其也可以被称为“像素列”)处(例如，每条竖直线中或每条竖直线上)的像素pxl。
像素pxl连接到栅极线gl和数据线dl，以从栅极线gl和数据线dl接收相应的栅极信号和数据信号。作为示例，位于第i(i是大于0的自然数)水平线和第j(j是大于0的自然数)竖直线处的像素pxl可以连接到第i扫描线si和第j数据线dlj，以从第i扫描线si和第j数据线dlj接收每帧的扫描信号和数据信号。在实施例中，除了扫描线s和数据线dl之外，像素pxl还可以根据像素pxl的结构和/或驱动方法而连接到其他种类的信号线(例如，连接到发光控制线、初始化控制线和/或感测控制线中的每条)，并且像素pxl的操作可以由从信号线供应的相应控制信号来控制。
另外，像素pxl还可以从电源接收操作电力。例如，像素pxl可以通过从电源接收具有彼此不同的电势(例如，不同的电力电平或电压电平)的第一像素电力和第二像素电力来驱动。另外，除了第一像素电力和第二像素电力之外，像素pxl还可以根据像素pxl的结构和/或驱动方法而选择性地接收至少一个其他电力(例如，初始化电力和/或参考电力)。
像素pxl通过从相应的栅极线gl供应的栅极信号根据驱动时序来操作，并且根据从相应的数据线dl供应的数据信号发射具有期望亮度的光。例如，位于第i水平线和第j竖直线处(例如，位于第i水平线和第j竖直线中或位于第i水平线和第j竖直线上)的像素pxl在从第i扫描线si供应扫描信号时从第j数据线dlj接收数据信号，并且在对应帧的发光时段期间发射具有与数据信号对应的期望亮度的光。因此，与每帧的数据信号对应的图像可以显示在显示区域da处(例如，显示区域da中或显示区域da上)。
驱动电路drc包括用于驱动栅极线gl的栅极驱动器gd、用于驱动数据线dl的数据驱动器dd以及用于控制栅极驱动器gd和数据驱动器dd的时序控制器tcon。在实施例中，除了像素pxl之外，驱动电路drc也可以设置在显示面板上(例如，显示面板中)(例如，驱动电路drc可以与像素pxl一起设置在显示面板上)，或者驱动电路drc可以位于显示面板外侧(例如，显示面板外部)并且可以通过垫(pad，或被称为“焊盘”)部和/或电路板连接到像素pxl。
栅极驱动器gd从时序控制器tcon接收栅极驱动控制信号gcs，并且与栅极驱动控制信号gcs对应地将相应的栅极信号供应给栅极线gl。根据实施例，栅极驱动器gd可以至少包括扫描驱动器。另外，当栅极线gl还包括除了扫描线s之外的至少一种其他控制线时，栅极驱动器gd还可以选择性地包括用于驱动控制线的至少一种控制线驱动器(例如，发光控制驱动器)。
扫描驱动器与包括在栅极驱动控制信号gcs中的扫描驱动控制信号对应地将相应的扫描信号供应给扫描线s。例如，扫描驱动器可以与扫描驱动控制信号对应地在每帧时段期间将扫描信号供应(例如，顺序地供应)给扫描线s。因此，扫描驱动器可以包括多个扫描级。当扫描信号被供应给扫描线s时，连接到供应有扫描信号的扫描线s的像素pxl被选择，并且所选择的像素pxl从数据线dl接收数据信号。
根据实施例，扫描信号可以用于以水平线为单位(例如，一个水平行)选择像素pxl。例如，扫描信号可以具有栅极导通电压(例如，低电压)，在该栅极导通电压下，每个像素pxl的连接到对应的数据线dl的开关晶体管可以导通，并且扫描信号可以被供应给与每个水平时段对应的水平线的像素pxl。接收扫描信号的像素pxl可以连接到数据线dl，以在供应扫描信号的时段期间接收相应的数据信号。
数据驱动器dd从时序控制器tcon接收数据驱动控制信号dcs和图像数据rgb，并且与数据驱动控制信号dcs和图像数据rgb对应地将数据信号供应给数据线dl。供应给数据线dl的数据信号被供应给由相应扫描信号选择的像素pxl。接收数据信号的像素pxl在每帧的发光时段期间发射具有与数据信号对应的期望亮度的光。另一方面，当与黑色灰度(例如，黑色灰度级、黑色灰阶或黑色灰度值)对应的数据信号被供应给像素pxl时，像素pxl即使在对应帧的发光时段期间也可以保持或基本保持非发光状态。
时序控制器tcon从外部(例如，从主机处理器)接收各种时序信号(例如，垂直/水平同步信号、主时钟信号等)，并且生成栅极驱动控制信号gcs和数据驱动控制信号dcs。栅极驱动控制信号gcs和数据驱动控制信号dcs被分别供应给栅极驱动器gd和数据驱动器dd。
栅极驱动控制信号gcs可以至少包括扫描驱动控制信号。扫描驱动控制信号包括第一起始脉冲和至少一个扫描时钟信号。第一起始脉冲控制第一扫描信号(例如，供应给第一扫描线的扫描信号)的输出时序，扫描时钟信号用于使第一起始脉冲移位(例如，顺序移位)。
数据驱动控制信号dcs包括源采样脉冲、源采样时钟和源输出使能信号。数据驱动控制信号dcs控制数据(例如，图像数据)的采样操作。
另外，时序控制器tcon从外部接收输入图像数据，并且重新排列输入图像数据以生成图像数据rgb。时序控制器tcon将图像数据rgb供应给数据驱动器dd。供应给数据驱动器dd的图像数据rgb被用于生成数据信号。
参照图1b，除了扫描线s之外，根据公开的实施例的栅极线gl还可以包括发光控制线e(例如，根据公开的实施例的栅极线gl可以包括发光控制线e和扫描线s)。例如，除了第i扫描线si和第j数据线dlj之外，位于第i水平线和第j竖直线处(例如，第i水平线和第j竖直线中或者第i水平线和第j竖直线上)的像素pxl还可以连接到第i发光控制线ei。像素pxl的发光时段可以由从第i发光控制线ei供应的发光控制信号控制。例如，当从第i发光控制线ei供应具有栅极截止电压(例如，高电压)的发光控制信号时，像素pxl可以保持或基本保持非发光状态，并且可以在其他时段(例如，不供应发光控制信号或发光控制信号具有栅极导通电压的其他时段)期间发射具有与数据信号对应的期望亮度的光。
在这种情况下，除了用于驱动扫描线s的扫描驱动器之外，栅极驱动器gd还可以包括用于驱动发光控制线e的发光控制驱动器。另外，除了扫描驱动控制信号之外，栅极驱动控制信号gcs还可以包括发光驱动控制信号。
发光控制驱动器与发光驱动控制信号对应地向发光控制线e供应相应的发光控制信号。例如，发光控制驱动器可以与发光驱动控制信号对应地在每帧时段期间将具有栅极截止电压的发光控制信号供应(例如，顺序地供应)给发光控制线e。因此，发光控制驱动器可以包括多个发光控制级。
发光控制信号可以用于控制像素pxl的发光时段(例如，发光时间点和/或发光持续时间)。例如，发光控制信号可以具有栅极截止电压，在该栅极截止电压下，位于像素pxl中的每个的电流路径上的至少一个晶体管可以截止。在这种情况下，接收发光控制信号的像素pxl可以在供应发光控制信号的时段期间被设定为非发光状态，并且可以在其他时段期间(例如，在不供应发光控制信号或发光控制信号具有栅极导通电压的其他时段期间)被设定为发光状态。
用于控制发光控制驱动器的发光驱动控制信号包括第二起始脉冲和至少一个发光时钟信号。第二起始脉冲控制第一发光控制信号(例如，供应给第一发光控制线的发光控制信号)的输出时序，发光时钟信号用于使第二起始脉冲移位(例如，顺序移位)。
参照图1c，根据公开的实施例的显示装置可以包括多个栅极驱动器gd。例如，显示装置可以包括设置在显示区域da的侧面(例如，相对侧)以彼此面对的两个栅极驱动器gd。每个栅极驱动器gd可以包括扫描驱动器和/或发光控制驱动器。
在实施例中，所述多个栅极驱动器gd可以具有彼此相同或基本相同的构造，并且可以连接到栅极线gl中的每条的端部(例如，两端或相对端)。在这种情况下，每条栅极线gl可以从栅极线gl的两端并发地(例如，同时地)接收栅极信号。例如，每条扫描线s可以从连接到扫描线s的相应端部的两个扫描级并发地(例如，同时地)接收扫描信号，每条发光控制线e可以从连接到发光控制线e的相应端部的两个发光控制级并发地(例如，同时地)接收发光控制信号。在这种情况下，即使显示装置放大(例如，显示装置是大屏幕显示装置)，栅极信号的延迟也可以被减小或最小化。
在另一实施例中，栅极驱动器gd可以连接到不同栅极线gl中的每条的一端。例如，设置在显示区域da的一侧处的栅极驱动器gd可以连接到一些扫描线s(例如，奇数编号的扫描线s)和/或一些发光控制线e(例如，奇数编号的发光控制线e)，以驱动一些扫描线s和/或一些发光控制线e。另外，设置在显示区域da的另一侧(例如，相对侧)处的栅极驱动器gd可以连接到其他扫描线s(例如，偶数编号的扫描线s)和/或其他发光控制线e(例如，偶数编号的发光控制线e)，以驱动其他扫描线s和/或其他发光控制线e。
参照图1d，根据公开的实施例的显示装置可以包括第一栅极驱动器gd1和第二栅极驱动器gd2，第一栅极驱动器gd1和第二栅极驱动器gd2设置在显示区域da的不同侧(例如，相对侧)处(例如，不同侧上)，并且具有彼此不同的电路配置。第一栅极驱动器gd1和第二栅极驱动器gd2可以分别连接到第一栅极线gl1(例如，扫描线s)和第二栅极线gl2(例如，发光控制线e)。
在实施例中，第一栅极驱动器gd1可以设置在显示区域da的一侧处(例如，一侧上)，并且可以与从时序控制器tcon供应的第一栅极驱动控制信号gcs1对应地驱动第一栅极线gl1。第一栅极线gl1可以包括(或者可以是)扫描线s，并且第一栅极驱动控制信号gcs1可以包括(或者可以是)扫描驱动控制信号。在这种情况下，第一栅极驱动器gd1可以包括(例如，或者可以配置有)扫描驱动器，该扫描驱动器包括连接到每条扫描线s的一个或更多个扫描级。第二栅极驱动器gd2可以设置在显示区域da的另一侧(例如，显示区域da的所述一侧的相对侧)处(例如，另一侧上)，并且可以与从时序控制器tcon供应的第二栅极驱动控制信号gcs2对应地驱动第二栅极线gl2。第二栅极线gl2可以包括(或者可以是)发光控制线e，并且第二栅极驱动控制信号gcs2可以包括(或者可以是)发光驱动控制信号。在这种情况下，第二栅极驱动器gd2可以包括(例如，或者可以配置有)发光控制驱动器，该发光控制驱动器包括连接到每条发光控制线e的一个或更多个发光控制级。
根据上述实施例中的一个或更多个，显示装置可以具有各种合适的结构，并且驱动显示装置的方法可以(例如，根据显示装置的结构)进行各种修改。然而，公开不限于上述结构和/或驱动方法，并且除了上述实施例中的任何结构和/或驱动方法之外，显示装置的结构和/或驱动方法可以被各种修改，以具有如本领域技术人员将理解的任何合适的结构和/或任何合适的驱动方法。
图2a和图2b示出了根据公开的实施例的显示面板pnl的各种示例。例如，图2a和图2b示出了显示面板pnl的彼此不同的实施例，显示面板pnl可以包括在图1a至图1d的显示装置中的任何一个中。具体地，图2a和图2b示出了包括栅极驱动器gd的显示面板pnl的不同实施例。
参照图2a和图2b，根据公开的实施例的显示面板pnl包括：基层bsl，包括显示区域da和非显示区域nda；像素pxl，设置在基层bsl的显示区域da处(例如，显示区域da中或显示区域da上)；栅极驱动器gd，设置在基层bsl的非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)，并且位于像素pxl周围(例如，与像素pxl相邻)。在实施例中，显示区域da可以设置在显示面板pnl的中心区域(或中央区域)处(例如，中心区域中或中心区域上)，非显示区域nda可以设置在显示面板pnl的外部以围绕显示区域da(例如，在显示区域da的外围周围)。然而，根据实施例，显示区域da的位置、尺寸等可以从图2a和图2b中示出的位置、尺寸等进行各种修改。
基层bsl可以构成显示面板pnl的基体构件。基层bsl可以包括(或者可以是)刚性基底或刚性膜或者柔性基底或柔性膜，但是其材料和/或物理性质没有特别限制。例如，基层bsl可以包括(或者可以是)由玻璃或钢化玻璃形成的刚性基底、包括塑料或金属材料的柔性基底(或柔性薄膜)、包括至少一层的绝缘膜等，但是其材料和/或物理性质不限于此。
另外，基层bsl可以是透明的或基本透明的，但是公开不限于此。例如，基层bsl可以是透明基体构件、半透明基体构件、不透明基体构件、反射基体构件。
多个像素pxl可以设置在显示区域da处(例如，显示区域da中或显示区域da上)。例如，多个像素pxl可以根据条形阵列结构或pentile阵列结构布置(例如，规则地布置)在显示区域da处(例如，显示区域da中或显示区域da上)。然而，像素pxl的布置结构不限于此，并且像素pxl可以根据各种合适的结构(例如，设置结构)和/或方法布置在显示区域da处(例如，显示区域da中或显示区域da上)。显示区域da构成在其处或其上显示图像的屏幕(例如，显示屏幕)。
连接到显示区域da的像素pxl的各种线(例如，信号线、电力线等)和/或内部电路可以设置在非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)。例如，至少一个栅极驱动器gd和各种电力线和/或信号线可以设置在非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)。
在实施例中，显示面板pnl可以如图2a中所示地包括设置在显示区域da的一侧(例如，左侧或右侧)处(例如，显示区域da的一侧上)的单个栅极驱动器gd。在另一实施例中，显示面板pnl可以如图2b中所示地包括设置在显示区域da的两侧(例如，左侧和右侧)处(例如，显示区域da的两侧上)的多个栅极驱动器gd。例如，如图2b中所示，所述多个栅极驱动器gd可以设置在显示区域da的相对侧处。根据实施例，所述多个栅极驱动器gd可以设置为彼此面对并且显示区域da置于所述多个栅极驱动器gd之间，并且可以具有彼此相同或基本相同的电路配置或者可以具有彼此不同的电路配置。
图3a至图3c示出了根据公开的实施例的像素pxl的各种示例。例如，图3a至图3c示出了像素pxl的彼此不同的实施例，像素pxl可以设置在图1a至图2b中示出的显示区域da中的任何一个处(例如，图1a至图2b中示出的显示区域da中的任何一个中或图1a至图2b中示出的显示区域da中的任何一个上)。
根据实施例，图3a至图3c公开了可以包括在发光显示装置中的像素pxl的彼此不同的实施例。然而，公开不限于发光显示装置，像素pxl可以是包括在如本领域技术人员将已知的具有各种合适的结构和/或各种合适的驱动方法的任何合适的显示装置中的像素。
图3a至图3c示出了设置在显示区域da的第i水平线和第j竖直线处(例如，第i水平线和第j竖直线中或第i水平线和第j竖直线上)的任意像素(例如，示例像素或代表性像素)pxl，并且设置在显示区域da处(例如，显示区域da中或显示区域da上)的其他像素pxl可以具有与图3a至图3c中的任何一幅中示出的像素pxl的结构相同或基本相同(例如，或相似)的结构。例如，在实施例中，设置在显示区域da处(例如，显示区域da中或显示区域da上)的像素pxl可以具有彼此相同或基本相同的结构，或者设置在显示区域da处(例如，显示区域da中或显示区域da上)的像素pxl中的至少一些可以具有彼此不同的结构。参照图3a至图3c，像素pxl可以连接到第i扫描线si和第j数据线dlj，并且根据各种实施例，像素pxl还可以选择性地连接到第i发光控制线ei、第i初始化控制线gii、第i感测控制线scli和/或第j感测线senj中的至少一条。为了便于描述，“第i扫描线si”、“第j数据线dlj”、“第i发光控制线ei”、“第i初始化控制线gii”、“第i感测控制线scli”和“第j感测线senj”可以分别被简称为“扫描线si”、“数据线dlj”、“发光控制线ei”、“初始化控制线gii”、“感测控制线scli”和“感测线senj”。
参照图3a，根据公开的实施例，像素pxl包括发光元件el和用于驱动发光元件el的像素电路pxc。根据实施例，发光元件el可以连接在像素电路pxc与第二像素电力(例如，第二像素电源)elvss之间，但是发光元件el的位置不限于此。例如，在另一实施例中，发光元件el可以连接在第一像素电力(例如，第一像素电源)elvdd与像素电路pxc之间。
发光元件el沿正向方向(例如，沿正向偏置方向)连接在第一像素电力elvdd与第二像素电力elvss之间。例如，发光元件el的阳极电极可以经由像素电路pxc连接到第一像素电力elvdd，发光元件el的阴极电极可以连接到第二像素电力elvss。第一像素电力elvdd和第二像素电力elvss可以具有使发光元件el能够发光(例如，允许发光元件el发光)的电势差(例如，电力电平或电压电平的差)。例如，第一像素电力elvdd可以是高电势像素电力，并且第二像素电力elvss可以是具有比第一像素电力elvdd的电势小发光元件el的阈值电压或更大的低电势像素电力。
像素电路pxc连接到扫描线si、发光控制线ei和数据线dlj。像素电路pxc包括第一像素晶体管tp1、第二像素晶体管tp2、第三像素晶体管tp3和存储电容器cst。
为了方便，在描述图3a的实施例中，第一像素晶体管tp1、第二像素晶体管tp2和第三像素晶体管tp3可以分别被称为“第一晶体管tp1、第二晶体管tp2和第三晶体管tp3”。另外，当提及来自第一晶体管tp1、第二晶体管tp2和第三晶体管tp3之中的特定(或具体)晶体管时，该特定晶体管可以适当地被称为“第一晶体管tp1”、“第二晶体管tp2”或“第三晶体管tp3”。另一方面，当任意地提及第一晶体管tp1、第二晶体管tp2和第三晶体管tp3中的至少一个时，或者当共同地提及第一晶体管tp1、第二晶体管tp2和第三晶体管tp3中的至少两个(或每个)时，第一晶体管tp1、第二晶体管tp2和第三晶体管tp3中的所述至少一个或者第一晶体管tp1、第二晶体管tp2和第三晶体管tp3的集合体可以适当地被称为“像素晶体管tp”或“多个像素晶体管tp”。
第一晶体管tp1连接在第一像素电力elvdd与发光元件el之间。例如，第一晶体管tp1的第一电极(例如，源电极)可以连接到第一像素电力elvdd，第一晶体管tp1的第二电极(例如，漏电极)可以经由第三晶体管tp3连接到发光元件el的阳极电极。另外，第一晶体管tp1的栅电极连接到第一节点n1。第一晶体管tp1与第一节点n1的电压对应地控制从第一像素电力elvdd经由第三晶体管tp3和发光元件el流到第二像素电力elvss的驱动电流。换句话说，第一晶体管tp1可以是像素pxl的驱动晶体管。
第二晶体管tp2连接在数据线dlj与第一节点n1之间。例如，第二晶体管tp2的第一电极(例如，源电极)可以连接到数据线dlj，第二晶体管tp2的第二电极(例如，漏电极)可以连接到第一节点n1。另外，第二晶体管tp2的栅电极连接到扫描线si。第二晶体管tp2在具有栅极导通电压(例如，低电压)的扫描信号被供应给扫描线si时导通，以将从数据线dlj供应的数据信号传输到第一节点n1。
第三晶体管tp3连接在第一晶体管tp1与发光元件el之间。例如，第三晶体管tp3的第一电极(例如，源电极)可以连接到第一晶体管tp1的第二电极，第三电极tp3的第二电极(例如，漏电极)可以连接到发光元件el的阳极电极。第三晶体管tp3的栅电极连接到发光控制线ei。第三晶体管tp3在具有栅极截止电压(例如，高电压)的发光控制信号被供应给发光控制线ei时截止，并且在其他情况下(例如，当发光控制信号的供应停止并且/或者发光控制线ei的电压被保持或基本保持为栅极导通电压时)导通。
当第三晶体管tp3截止时，第一晶体管tp1与发光元件el之间的连接被断开(例如，切断)，因此，像素pxl由于在像素pxl中电流路径被阻断而不发射光。另一方面，当第三晶体管tp3导通时，第一晶体管tp1和发光元件el彼此连接，因此，由于在像素pxl中形成了驱动电流可以流过的电流路径，所以像素pxl被设定为像素pxl可以发射光的状态(例如，发光状态)。
存储电容器cst连接在第一像素电力elvdd与第一节点n1之间。存储电容器cst充入(例如，存储)与第一节点n1的电压对应的电压(例如，与数据信号对应的电压)。
虽然像素晶体管tp在图3a中被示出为p型晶体管，但是公开不限于此。例如，在另一实施例中，至少一个像素晶体管tp可以是n型晶体管。在这种情况下，用于导通所述至少一个像素晶体管tp(例如，n型晶体管)的栅极导通电压可以是高电压。另外，当第一晶体管tp1是p型晶体管时，像素pxl可以随着具有较低的电压的数据信号被供应而以较高亮度发射光，并且当第一晶体管tp1是n型晶体管时，像素pxl可以随着具有较高电压的数据信号被供应而以较高亮度发射光。
然而，公开不限于图3a中示出的像素pxl的结构，并且可以根据实施例对像素pxl的结构进行各种修改。例如，像素电路pxc的结构可以如图3b的实施例或图3c的实施例中所示地被修改。另外，像素电路pxc可以根据具有如本领域技术人员已知的各种合适的结构和/或各种合适的驱动方法的各种合适的像素电路来配置。
参照图3b，根据公开的实施例，像素电路pxc连接到扫描线si、数据线dlj、感测控制线scli和感测线senj。像素电路pxc包括第一像素晶体管tp1'、第二像素晶体管tp2'、第三像素晶体管tp3'和存储电容器cst'。然而，公开不限于此，在另一实施例中，可以省略感测线senj，并且可以通过数据线dlj检测每个像素pxl的特性。
为了方便，在描述图3b的实施例时，第一像素晶体管tp1'、第二像素晶体管tp2'和第三像素晶体管tp3'可以分别被称为“第一晶体管tp1'、第二晶体管tp2'和第三晶体管tp3'”。另外，当提及来自第一晶体管tp1'、第二晶体管tp2'和第三晶体管tp3'之中的特定(或具体)晶体管时，该特定晶体管可以适当地被称为“第一晶体管tp1'”、“第二晶体管tp2'”或“第三晶体管tp3'”。另一方面，当任意地提及第一晶体管tp1'、第二晶体管tp2'和第三晶体管tp3'中的至少一个时，或者当共同地提及第一晶体管tp1'、第二晶体管tp2'和第三晶体管tp3'中的至少两个(或每个)时，第一晶体管tp1'、第二晶体管tp2'和第三晶体管tp3'中的所述至少一个或者第一晶体管tp1'、第二晶体管tp2'和第三晶体管tp3'的集合体可以适当地被称为“像素晶体管tp'”或“多个像素晶体管tp'”。另外，在描述图3b的实施例时，可以不重复与图3a的实施例的配置相同或基本相同(例如，或相似)的配置的冗余描述。在本实施例中，每个像素晶体管tp'可以是n型晶体管，但是公开不限于此。
第一晶体管tp1'可以是像素pxl的驱动晶体管，并且连接在第一像素电力elvdd与发光元件el之间，以与第一节点n1的电压对应地控制像素pxl的驱动电流。在这种情况下，第一晶体管tp1'的栅电极可以连接到第一节点n1。在实施例中，当第一晶体管tp1'是n型晶体管时，第一晶体管tp1'的连接到第一像素电力elvdd的第一电极可以是漏电极，第一晶体管tp1'的连接到发光元件el的第二电极可以是源电极。在这种情况下，存储电容器cst'可以连接在第一节点n1与第一晶体管tp1'的第二电极之间。
第二晶体管tp2'连接在数据线dlj与第一节点n1之间。第二晶体管tp2'在从扫描线si供应具有栅极导通电压(例如，高电压)的扫描信号时导通，以将从数据线dlj供应的数据信号传输到第一节点n1。因此，第二晶体管tp2'的栅电极可以连接到扫描线si。
第三晶体管tp3'连接在第一晶体管tp1'的第二电极与感测线senj之间。另一方面，当省略感测线senj并且通过数据线dlj检测每个像素pxl的特性时，第三晶体管tp3'可以连接在第一晶体管tp1'的第二电极与数据线dlj之间。
第三晶体管tp3'的栅电极连接到感测控制线scli。第三晶体管tp3'由具有栅极导通电压(例如，高电压)的感测控制信号导通，以将感测线senj和第一晶体管tp1'彼此连接，所述栅极导通电压在感测时段(例如，预定感测时段)期间被供应给感测控制线scli。
根据实施例，感测时段可以包括(或者可以是)用于提取设置在显示区域da处(例如，显示区域da中或显示区域da上)的像素pxl中的每个的特性(例如，第一晶体管tp1'的阈值电压等)的时段。在感测时段期间，可以通过经由数据线dlj和第二晶体管tp2'将可以导通第一晶体管tp1'的合适的参考电压(例如，预定参考电压)供应给第一节点n1来导通第一晶体管tp1'，或者可以通过将每个像素pxl连接到电流源等来导通第一晶体管tp1'。另外，可以通过将具有栅极导通电压的感测控制信号供应给感测控制线scli而导通第三晶体管tp3'来将第一晶体管tp1'连接到感测线senj。此后，通过感测线senj从每个像素pxl获得感测信号，并且每个像素pxl的包括第一晶体管tp1'的阈值电压等的特性可以通过(例如，使用)感测信号来被检测。
在每个感测时段期间从像素pxl检测到的特性可以用于转换图像数据，使得可以补偿设置在显示区域da处(例如，显示区域da中或显示区域da上)的像素pxl之间的特性偏差。换句话说，包括根据图3b的实施例的像素pxl的显示装置可以检测来自每个像素pxl的特性，并且可以通过应用与所述特性对应地改变数据(例如，图像数据)的外部补偿方法来改善图像质量。
参照图3c，根据公开的实施例，像素电路pxc连接到扫描线si、数据线dlj、发光控制线ei和初始化控制线gii。像素电路pxc包括第一像素晶体管tp1、第二像素晶体管tp2"、第三像素晶体管tp3"、第四像素晶体管tp4、第五像素晶体管tp5、第六像素晶体管tp6、第七像素晶体管tp7和存储电容器cst。
为了方便，在描述图3c的实施例时，第一像素晶体管tp1、第二像素晶体管tp2"、第三像素晶体管tp3"、第四像素晶体管tp4、第五像素晶体管tp5、第六像素晶体管tp6和第七像素晶体管tp7可以分别被称为“第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6和第七晶体管tp7"。另外，当提及第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6和第七晶体管tp7之中的特定(或具体)晶体管时，该特定晶体管可以适当地被称为“第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6或第七晶体管tp7”。另一方面，当任意地提及第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6和第七晶体管tp7中的至少一个时，或者当共同地提及第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6和第七晶体管tp7中的至少两个(或每个)时，第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6和第七晶体管tp7中的所述至少一个或者第一晶体管tp1、第二晶体管tp2"、第三晶体管tp3"、第四晶体管tp4、第五晶体管tp5、第六晶体管tp6和第七晶体管tp7的集合体可以适当地被称为“像素晶体管tp"”或“多个像素晶体管tp"”。另外，在描述图3c的实施例中，可以不重复与上述实施例(例如，图3a的实施例)的配置相同或基本相同(例如，或相似)的配置的冗余描述。根据实施例，每个像素晶体管tp"可以是p型晶体管，但是公开不限于此。
第一晶体管tp1的第一电极可以经由第五晶体管tp5连接到第一像素电力elvdd，第一晶体管tp1的第二电极可以经由第六晶体管tp6连接到发光元件el的阳极电极。另外，第一晶体管tp1的栅电极连接到第一节点n1。第一晶体管tp1与第一节点n1的电压对应地控制从第一像素电力elvdd经由发光元件el流到第二像素电力elvss的驱动电流。
第二晶体管tp2"的第一电极连接到数据线dlj，第二晶体管tp2"的第二电极连接到第一晶体管tp1的第一电极。第二晶体管tp2"的第二电极经由第一晶体管tp1和第三晶体管tp3"连接到第一节点n1。另外，第二晶体管tp2"的栅电极连接到扫描线si。第二晶体管tp2"在具有栅极导通电压的扫描信号被供应给扫描线si时导通，以将数据线dlj和第一晶体管tp1的第一电极彼此连接。因此，当第二晶体管tp2"导通时，来自数据线dlj的数据信号可以被传输到第一晶体管tp1的第一电极。另外，在第二晶体管tp2"通过扫描信号导通的时段期间，第一晶体管tp1通过第三晶体管tp3"以二极管连接的形式导通。换句话说，在第二晶体管tp2"导通的时段期间，第三晶体管tp3"也可以导通以二极管连接第一晶体管tp1。因此，来自数据线dlj的数据信号可以经由第二晶体管tp2"、第一晶体管tp1和第三晶体管tp3"传输到第一节点n1。然后，存储电容器cst充入与数据信号和第一晶体管tp1的阈值电压对应的电压。
第三晶体管tp3"连接在第一晶体管tp1与第一节点n1之间。另外，第三晶体管tp3"的栅电极连接到扫描线si。第三晶体管tp3"在具有栅极导通电压的扫描信号被供应给扫描线si时导通，以将第一晶体管tp1的第二电极和第一节点n1彼此连接。因此，当第三晶体管tp3"导通时，第一晶体管tp1以二极管形式连接(例如，第一晶体管tp1为二极管连接)。
第四晶体管tp4连接在第一节点n1与初始化电力(例如，初始化电源)vint之间。另外，第四晶体管tp4的栅电极连接到初始化控制线gii。第四晶体管tp4在具有栅极导通电压的初始化控制信号被供应给初始化控制线gii时导通，以将第一节点n1连接到初始化电力vint时。
在实施例中，初始化控制线gii可以包括(或者可以是)来自前面的扫描线之中的一条。例如，初始化控制线gii可以是第i-1扫描线si-1。在这种情况下，第四晶体管tp4在具有栅极导通电压的扫描信号被供应给第i-1扫描线si-1时导通，以将第一节点n1的电压初始化为初始化电力vint的电压。另一方面，初始化控制线gii不限于前面的扫描线中的任何一条，并且初始化控制线gii可以根据实施例进行各种修改。例如，在另一实施例中，与扫描线s分开驱动的另一种控制线可以形成在显示区域da处(例如，显示区域da中或显示区域da上)并且用作初始化控制线gii。
根据实施例，初始化电力vint的电压可以被设定为小于或等于数据信号的电压。例如，初始化电力vint的电压可以被设定为小于或等于数据信号的最低电压。因此，当在将当前帧的数据信号传输到每个像素pxl之前将第一节点n1的电压初始化为初始化电力vint的电压时，第一晶体管tp1可以在供应当前帧的扫描信号的时段期间沿正向方向(例如，正向偏置方向)二极管连接，而与前一帧的数据信号无关。因此，在供应每帧的扫描信号的时段期间，数据信号可以被稳定地传输到由扫描信号选择的像素pxl中的每个的第一节点n1。
第五晶体管tp5连接在第一像素电力elvdd与第一晶体管tp1之间。另外，第五晶体管tp5的栅电极连接到发光控制线ei。第五晶体管tp5在具有栅极截止电压的发光控制信号被供应给发光控制线ei时截止，并且在其他情况下(例如，当不供应发光控制信号时，或者当供应具有栅极导通电压的发光控制信号时)导通。
第六晶体管tp6连接在第一晶体管tp1与发光元件el之间。另外，第六晶体管tp6的栅电极连接到发光控制线ei。第六晶体管tp6在具有栅极截止电压的发光控制信号被供应给发光控制线ei时截止，并且在其他情况下(例如，当不供应发光控制信号时，或者当供应具有栅极导通电压的发光控制信号时)导通。
换句话说，第五晶体管tp5和第六晶体管tp6可以通过发光控制信号彼此并发地(例如，同时地)导通或截止。当第五晶体管tp5和第六晶体管tp6导通时，驱动电流可以流过的电流路径形成在像素pxl中。另一方面，当第五晶体管tp5和第六晶体管tp6截止时，电流路径被阻断(例如，或断开)并且像素pxl不发射光。
第七晶体管tp7连接在初始化电力vint与发光元件el的阳极电极之间。另外，第七晶体管tp7的栅电极连接到扫描线si。第七晶体管tp7在具有栅极导通电压的扫描信号被供应给扫描线si时导通，以将发光元件el的阳极电压初始化为初始化电力vint的电压。因此，每个像素pxl可以在每帧的发光时段期间表现出均匀或基本均匀的亮度特性，而与前一帧的发光亮度无关。
虽然图3c示出了第七晶体管tp7的栅电极连接到扫描线si的实施例，但是公开不限于此。例如，在另一实施例中，第七晶体管tp7的栅电极可以连接到之后的扫描线(例如，第i 1扫描线si 1)中的任何合适的一条，或者第七晶体管tp7的栅电极可以连接到与待驱动的扫描线s分开形成的另一种控制线。
存储电容器cst连接在第一像素电力elvdd与第一节点n1之间。存储电容器cst充入与数据信号和第一晶体管tp1的阈值电压对应的电压。
如上所述，根据一个或更多个实施例，像素pxl可以包括具有各种合适的结构和/或各种合适的驱动方法的像素电路pxc。然而，像素pxl的种类(或类型)、结构和/或驱动方法不限于上述实施例。例如，在公开的另一实施例中，每个像素pxl可以被配置为用于无源发光显示装置等(例如，或者被配置在无源发光显示装置等的内部)。在这种情况下，可以省略像素电路pxc，并且发光元件el可以连接到(例如，直接连接到)扫描线si、数据线dlj、第一像素电力线、第二像素电力线、其他布线等。另外，在公开的另一实施例中，显示装置可以包括诸如背光单元(例如，背光源或背光装置)的单独的光源单元(例如，单独的光源或单独的光源装置)。在这种情况下，像素(例如，每个像素)pxl可以不包括发光元件el等。
图4示出了根据公开的实施例的像素pxl的驱动方法。例如，图4示出了驱动信号的示例性波形，该驱动信号可以被供应给连接到像素pxl的信号线以驱动图3c的像素pxl。
参照图3c和图4，一个帧时段1f可以包括非发光时段nep和发光时段ep。每个帧时段1f的非发光时段nep可以是这样的时段：在该时段期间，具有栅极截止电压的发光控制信号被供应给像素pxl的发光控制线ei，并且具有栅极导通电压的扫描信号可以被顺序地供应给连接到像素pxl的初始化控制线gii(例如，第i-1扫描线si-1)和扫描线si。
当具有栅极截止电压的发光控制信号被供应给发光控制线ei时，第五晶体管tp5和第六晶体管tp6截止。因此，驱动电流可以在像素pxl中流过的电流路径被阻断(或断开)，因此，像素pxl可以被设定为非发光状态。
当具有栅极导通电压的初始化控制信号(例如，前一扫描信号)被供应给初始化控制线gii时，第四晶体管tp4导通。因此，第一节点n1被初始化为初始化电力vint的电压。
在初始化控制信号之后，当具有栅极导通电压的扫描信号被供应给扫描线si时，第二晶体管tp2"、第三晶体管tp3"和第七晶体管tp7中的每个导通。另外，第一晶体管tp1通过第三晶体管tp3"以二极管连接的形式导通。
当第一晶体管tp1、第二晶体管tp2"和第三晶体管tp3"导通时，来自数据线dlj的数据信号可以顺序地经由第二晶体管tp2"、第一晶体管tp1和第三晶体管tp3"传输到第一节点n1。此时，与数据信号和第一晶体管tp1的阈值电压(例如，数据信号的电压与第一晶体管tp1的阈值电压之间的电压差)对应的电压被传输到第一节点n1，并且传输到第一节点n1的电压被存储在存储电容器cst中。
当第七晶体管tp7导通时，初始化电力vint的电压被传输到发光元件el的阳极电极。因此，充入发光元件el的寄生电容器中的电荷在前一帧时段期间被初始化。
当发光控制线ei的电压改变为具有栅极导通电压时，非发光时段nep结束，并且发光时段ep紧随非发光时段nep(在非发光时段nep之后)开始。在发光时段ep期间，发光控制线ei的电压保持或基本保持为具有栅极导通电压。因此，第五晶体管tp5和第六晶体管tp6中的每个导通，以形成驱动电流可以在像素pxl中流过的电流路径。
在发光时段ep期间，第一晶体管tp1产生与第一节点n1的电压对应的驱动电流。驱动电流从第一像素电力elvdd经由发光元件el流到第二像素电力elvss。因此，发光元件el发射具有与驱动电流对应的期望亮度的光。
另一方面，在非发光时段nep期间，在具有栅极导通电压的扫描信号被供应给扫描线si的时段期间，当与黑色灰度(例如，黑色灰度级或黑色灰阶)对应的数据信号被供应给像素pxl时，第一晶体管tp1在对应的帧时段1f期间不产生驱动电流。在这种情况下，即使在对应的帧的发光时段ep期间，像素pxl也可以保持或基本保持非发光状态，以表达黑色灰度(例如，与黑色图像对应的灰度值、灰度级或灰阶)。
图5示出了根据公开的实施例的扫描驱动器sd。例如，图5示出了可以设置在图1a至图2b中示出的栅极驱动器gd中的任何一个中的扫描驱动器sd的实施例。为了方便，图5仅示出了四个扫描级，例如，第一扫描级sst1、第二扫描级sst2、第三扫描级sst3和第四扫描级sst4，但是公开不限于此。
参照图5，根据公开的实施例的扫描驱动器sd包括多个扫描级，以将相应的扫描信号供应给多条扫描线s。例如，扫描驱动器sd可以包括连接(例如，依赖地连接)到第一起始脉冲sp1的输入端子(例如，第一扫描级sst1的第一输入端子101)的多个扫描级。在以下描述中，当任意地提及扫描级中的至少一个时，或者当共同地提及扫描级中的至少两个(例如，或扫描级中的每个)时，扫描级中的所述至少一个或扫描级集合体可以适当地被称为“扫描级sst”或“多个扫描级sst”。
扫描级sst向每条扫描线s输出扫描信号，并且与至少一个扫描时钟信号对应地被驱动。例如，第一扫描级sst1、第二扫描级sst2、第三扫描级sst3和第四扫描级sst4分别连接到第一扫描线s1、第二扫描线s2、第三扫描线s3和第四扫描线s4，并且使用第一时钟信号clk1和第二时钟信号clk2生成每个扫描信号。第一扫描级sst1、第二扫描级sst2、第三扫描级sst3和第四扫描级sst4可以分别顺序地向第一扫描线s1、第二扫描线s2、第三扫描线s3和第四扫描线s4输出扫描信号(例如，具有栅极导通电压的扫描信号)。根据实施例，扫描级sst可以具有彼此相同或基本相同的电路结构。
扫描级sst中的每个包括第一输入端子101、第二输入端子102、第三输入端子103和输出端子104。
第一输入端子101接收第一输入信号。根据实施例，第一输入信号可以是第一起始脉冲sp1或前一扫描级的输出信号(例如，前一级的扫描信号)。例如，第一扫描级sst1可以通过第一输入端子101接收第一起始脉冲sp1，其他剩余的扫描级sst可以通过它们各自的第一输入端子101接收前一扫描级的输出信号。例如，第二扫描级sst2可以接收第一扫描级sst1的输出信号，第三扫描级sst3可以接收第二扫描级sst2的输出信号，第四扫描级sst4可以接收第三扫描级sst3的输出信号，等等。
第二输入端子102和第三输入端子103分别接收第二输入信号和第三输入信号。根据实施例，第k(k是奇数或偶数)扫描级sstk的第二输入信号和第三输入信号可以分别是第一时钟信号clk1和第二时钟信号clk2。另外，第k 1扫描级sstk 1的第二输入信号和第三输入信号可以分别是第二时钟信号clk2和第一时钟信号clk1。例如，第k扫描级sstk(例如，奇数编号的扫描级sst)可以分别通过第二输入端子102和第三输入端子103接收第一时钟信号clk1和第二时钟信号clk2，第k 1扫描级sstk 1(例如，偶数编号的扫描级sst)可以分别通过第二输入端子102和第三输入端子103接收第二时钟信号clk2和第一时钟信号clk1。
第一时钟信号clk1和第二时钟信号clk2可以交替地具有栅极导通电压。例如，第一时钟信号clk1和第二时钟信号clk2可以是具有彼此相同或基本相同的周期和彼此不重叠的相位的信号。例如，第二时钟信号clk2可以是具有第一时钟信号clk1移位半个周期的形式的时钟信号。
另外，通过接收第一驱动电力(例如，第一驱动电源)vdd1和第二驱动电力(例如，第二驱动电源)vss1来操作扫描级sst。第一驱动电源vdd1的电压可以被设定为具有合适的电平(例如，预定电平)的栅极截止电压(例如，栅极高电压)，第二驱动电源vss1的电压可以被设定为合适的电平(例如，预定电平)的栅极导通电压(例如，栅极低电压)。在这种情况下，传输到每个扫描级sst的输出端子104的第二驱动电力vss1的电压可以用作用于选择像素pxl的扫描信号。
图6示出了根据公开的实施例的扫描级sst。例如，图6示出了可以包括在图5的扫描驱动器sd中的扫描级sst，并且更详细地示出了第一扫描级sst1和第二扫描级sst2作为扫描级sst的代表。
参照图6，根据公开的实施例的扫描级sst中的每个可以包括输入单元(例如，输入电路)110、控制器120和输出单元(例如，输出电路)130(其也可以被称为“缓冲单元”、“缓冲电路”和/或“输出缓冲器”)。扫描级sst使用分别通过第一输入端子101、第二输入端子102和第三输入端子103(也分别被称为“第一扫描驱动输入端子、第二扫描驱动输入端子和第三扫描驱动输入端子”)供应的第一输入信号、第二输入信号和第三输入信号(也分别被称为“第一扫描驱动信号、第二扫描驱动信号和第三扫描驱动信号”)来生成扫描信号。扫描级sst将扫描信号供应给输出端子104。例如，扫描级sst可以使用分别通过第一输入端子101、第二输入端子102和第三输入端子103供应的第一起始脉冲sp1或前一扫描级的输出信号、第一时钟信号clk1和第二时钟信号clk2中的任何一个以及第一时钟信号clk1和第二时钟信号clk2中的另一个来输出每个扫描信号。
另外，扫描级sst分别通过第一电力端子105和第二电力端子106接收第一驱动电力vdd1和第二驱动电力vss1。扫描级sst可以通过使用第一输入信号至第三输入信号以及第一驱动电力vdd1和第二驱动电力vss1的电压来控制输出端子104的电压。
更详细地，扫描级sst可以包括第一晶体管ts1至第八晶体管ts8以及第一电容器cs1和第二电容器cs2。在下文中，当任意地提及第一晶体管ts1至第八晶体管ts8中的至少一个时，第一晶体管ts1至第八晶体管ts8中的所述至少一个或第一晶体管ts1至第八晶体管ts8的集合体可以适当地被称为“第一驱动器晶体管ts”或“多个第一驱动器晶体管ts”。当任意地提及第一电容器cs1和第二电容器cs2中的至少一个时，第一电容器cs1和第二电容器cs2中的所述至少一个或第一电容器cs1和第二电容器cs2的集合体可以适当地被称为“第一驱动器电容器cs”或“多个第一驱动器电容器cs”。为了方便，在下文中，将参照第一扫描级sst1描述每个扫描级sst的电路结构。
输入单元110与分别供应给第一输入端子101、第二输入端子102和第三输入端子103的第一输入信号、第二输入信号和第三输入信号对应地控制第三节点ns3的电压。例如，输入单元110可以与供应给第一输入端子101的第一起始脉冲sp1、供应给第二输入端子102的第一时钟信号clk1和供应给第三输入端子103的第二时钟信号clk2对应地控制第三节点ns3的电压。因此，输入单元110包括第一晶体管ts1、第二晶体管ts2和第三晶体管ts3。
第一晶体管ts1连接在第一输入端子101与第三节点ns3之间，并且第一晶体管ts1的栅电极连接到第二输入端子102。第一晶体管ts1在具有栅极导通电压(例如，低电压)的第一时钟信号clk1被供应给第二输入端子102时导通，以将第一输入端子101和第三节点ns3彼此连接。
第二晶体管ts2和第三晶体管ts3连接在第三节点ns3与第一驱动电力vdd1之间。例如，第二晶体管ts2和第三晶体管ts3可以串联连接在第三节点ns3与第一驱动电力vdd1之间。
第二晶体管ts2连接在第三晶体管ts3与第三节点ns3之间，并且第二晶体管ts2的栅电极连接到第三输入端子103。第二晶体管ts2在具有栅极导通电压(例如，低电压)的第二时钟信号clk2被供应给第三输入端子103时导通，以将第三晶体管ts3和第三节点ns3彼此连接。
第三晶体管ts3连接在第二晶体管ts2与第一驱动电力vdd1之间，并且第三晶体管ts3的栅电极连接到第一节点ns1。第三晶体管ts3与第一节点ns1的电压对应地控制第二晶体管ts2与第一驱动电力vdd1之间的连接。
控制器120与供应给第二输入端子102的第二输入信号和第三节点ns3的电压对应地控制第一节点ns1的电压和第二节点ns2的电压。例如，控制器120可以与供应给第二输入端子102的第一时钟信号clk1和第三节点ns3的电压对应地控制第一节点ns1和第二节点ns2的电压。因此，控制器120包括第四晶体管ts4、第五晶体管ts5和第六晶体管ts6以及第一电容器cs1和第二电容器cs2。
第四晶体管ts4连接在第一节点ns1与第二输入端子102之间，并且第四晶体管ts4的栅电极连接到第三节点ns3。第四晶体管ts4与第三节点ns3的电压对应地控制第一节点ns1与第二输入端子102之间的连接。
第五晶体管ts5连接在第一节点ns1与第二电力端子106之间，并且第五晶体管ts5的栅电极连接到第二输入端子102。第五晶体管ts5在具有栅极导通电压的第一时钟信号clk1被供应给第二输入端子102时导通，以将第一节点ns1连接到第二电力端子106。因此，当第五晶体管ts5导通时，第二驱动电力vss1的低电压被传输到第一节点ns1。
第六晶体管ts6连接在第三节点ns3与第二节点ns2之间，并且第六晶体管ts6的栅电极连接到第二电力端子106。第六晶体管ts6通过供应给第二电力端子106的第二驱动电力vss1的低电压导通，以将第三节点ns3和第二节点ns2彼此连接。第三节点ns3的电压降宽度(例如，电压降量)可以被第六晶体管ts6限制。例如，即使第二节点ns2的电压下降到小于第二驱动电力vss1的电压的电压，第三节点ns3的电压也可以不小于与第二驱动电力vss1的电压和第六晶体管ts6的阈值电压之间的差对应的电压(例如，通过从第二驱动电力vss1的电压减去第六晶体管ts6的阈值电压而获得的电压)。
第一电容器cs1连接在第二节点ns2与输出端子104之间。第一电容器cs1充入合适的电压以使第八晶体管ts8导通和/或截止。
第二电容器cs2连接在第一节点ns1与第一电力端子105之间。第二电容器cs2充入施加到第一节点ns1的电压。
输出单元130与第一节点ns1和第二节点ns2的电压对应地控制供应给输出端子104的电压。例如，输出单元130可以与第一节点ns1和第二节点ns2的电压对应地向输出端子104施加第一驱动电力vdd1的高电压或第二驱动电力vss1的低电压。因此，输出单元130包括第七晶体管ts7和第八晶体管ts8。
第七晶体管ts7连接在第一电力端子105与输出端子104之间，并且第七晶体管ts7的栅电极连接到第一节点ns1。第七晶体管ts7与第一节点ns1的电压对应地导通或截止，以控制第一电力端子105与输出端子104之间的连接。当第七晶体管ts7导通时，第一驱动电力vdd1的高电压被传输到输出端子104。因此，栅极截止电压可以输出到连接到输出端子104的扫描线s(例如，第一扫描线s1)。
第八晶体管ts8连接在输出端子104与第三输入端子103之间，并且第八晶体管ts8的栅电极连接到第二节点ns2。第八晶体管ts8与第二节点ns2的电压对应地导通或截止，以控制第三输入端子103与输出端子104之间的连接。当第八晶体管ts8导通时，第二时钟信号clk2的电压被传输到输出端子104。第二时钟信号clk2具有根据一定周期(例如，预定周期)重复的高电压和低电压，并且在第八晶体管ts8导通的状态下第二时钟信号clk2具有低电压的时段期间，第二时钟信号clk2的低电压可以被传输到连接到输出端子104的扫描线s(例如，第一扫描线s1)并且可以被用作扫描信号。
在第二扫描级sst2中，供应给第一输入端子101、第二输入端子102和第三输入端子103的第一输入信号、第二输入信号和第三输入信号不同于第一扫描级sst1的第一输入信号、第二输入信号和第三输入信号，第二扫描级sst2的电路结构和操作过程可以与第一扫描级sst1的电路结构和操作过程相同或基本相同。例如，第二扫描级sst2可以分别通过第一输入端子101、第二输入端子102和第三输入端子103接收第一扫描级sst1的输出信号(例如，供应给第一扫描线s1的第一扫描信号)、第二时钟信号clk2和第一时钟信号clk1，并且可以使用第一扫描级sst1的输出信号、第二时钟信号clk2和第一时钟信号clk1来生成扫描信号(例如，提供给第二扫描级sst2的输出端子104的扫描信号)。由第二扫描级sst2生成(例如，或在第二扫描级sst2中生成)的扫描信号被供应给第二扫描线s2。
扫描级sst可以在以上述方法操作的同时顺序地向扫描线s输出扫描信号。第二扫描级sst2和在第二扫描级sst2之后的其他剩余的扫描级sst中的每个的电路结构和操作过程可以与第一扫描级sst1的电路结构和操作过程相同或基本相同。因此，可以不重复其冗余描述。
然而，根据公开的实施例的扫描级sst的结构不限于图6的实施例，并且可以进行各种修改。例如，每个扫描级sst可以由具有如本领域技术人员将已知的各种合适的结构和/或各种合适的驱动方法的级电路来配置。
图7示出了根据公开的实施例的扫描级sst的驱动方法。例如，图7示出了图5和图6中示出的扫描级sst的输入/输出信号的示例性波形。为了方便，将使用第一扫描级sst1作为代表性示例参照图7描述每个扫描级sst的操作过程。
参照图7，第一时钟信号clk1和第二时钟信号clk2中的每个可以具有与两个水平时段(2h)对应的周期，并且第一时钟信号clk1和第二时钟信号clk2可以在不同的水平时段期间供应。为了方便，在描述本实施例时，当第一时钟信号clk1和第二时钟信号clk2中的每个具有栅极导通电压时，第一时钟信号clk1和第二时钟信号clk2中的每个可以被描述为被“供应”。类似地，当第一起始脉冲sp1具有栅极导通电压时，第一起始脉冲sp1可以被描述为被“供应”。因为第一驱动器晶体管ts在图6中被示出为p型晶体管，所以在下文中，栅极导通电压和栅极截止电压将分别被描述为“低电压”和“高电压”，但是公开不限于此。
根据实施例，第二时钟信号clk2可以是从第一时钟信号clk1移位半个周期(例如，一个水平时段1h)的信号。另外，供应给第一输入端子101的第一起始脉冲sp1可以与供应给第二输入端子102的第二输入信号(例如，第一时钟信号clk1)同步地供应。换句话说，第一起始脉冲sp1可以与被供应给第二输入端子102的第二输入信号(例如，第一时钟信号clk1)至少一次并发地(例如，同时地)被供应给第一输入端子101。
在实施例中，当供应第一起始脉冲sp1时，第一输入端子101可以被设定为第二驱动电力vss1的低电压，当不供应第一起始脉冲sp1时，第一输入端子101可以被设定为第一驱动电力vdd1的高电压。另外，当第一时钟信号clk1和第二时钟信号clk2分别被供应给第二输入端子102和第三输入端子103时，第二输入端子102和第三输入端子103可以被设定为第二驱动电力vss1的低电压，当第一时钟信号clk1和第二时钟信号clk2未被供应时，第二输入端子102和第三输入端子103可以被设定为第一驱动电力vdd1的高电压。
在下文中，将参照图6和图7更详细地描述操作过程。首先，与第一时钟信号clk1的供应同步地供应第一起始脉冲sp1。
当供应第一时钟信号clk1时，第一晶体管ts1和第五晶体管ts5导通。当第一晶体管ts1导通时，第一输入端子101和第三节点ns3彼此电连接。在一些实施例中，因为第六晶体管ts6可以被第二驱动电力vss1一直导通，所以第三节点ns3连接到第二节点ns2。
当第一输入端子101和第三节点ns3彼此电连接时，第三节点ns3和第二节点ns2的电压通过供应给第一输入端子101的第一起始脉冲sp1被设定为低电压。当第三节点ns3和第二节点ns2的电压被设定为低电压时，第八晶体管ts8和第四晶体管ts4导通。
当第八晶体管ts8导通时，第三输入端子103和输出端子104彼此电连接。这里，第三输入端子103(例如，根据未被供应的第二时钟信号clk2)被设定为高电压，因此，高电压被输出到输出端子104。当第四晶体管ts4导通时，第二输入端子102和第一节点ns1彼此电连接。然后，供应给第二输入端子102的第一时钟信号clk1的电压(例如，低电压)被供应给第一节点ns1。
另外，当供应第一时钟信号clk1时，第五晶体管ts5导通。当第五晶体管ts5导通时，第二驱动电力vss1的低电压被供应给第一节点ns1。这里，第二驱动电力vss1的低电压被设定为与第一时钟信号clk1的电压相同或基本相同(例如，或类似)，因此，第一节点ns1保持或基本保持(例如，稳定地保持)低电压。
当第一节点ns1被设定为低电压时，第三晶体管ts3和第七晶体管ts7导通。当第三晶体管ts3导通时，第一驱动电力vdd1和第二晶体管ts2彼此连接。此时，因为第二晶体管ts2被设定为处于截止状态，所以即使第三晶体管ts3导通，第三节点ns3也保持或基本保持(例如，稳定地保持)低电压。当第七晶体管ts7导通时，第一驱动电力vdd1的高电压被供应给输出端子104。这里，第一驱动电力vdd1的电压被设定为与供应给第三输入端子103的高电压相同或基本相同，因此，输出端子104可以保持或基本保持(例如，稳定地保持)高电压。
此后，停止第一起始脉冲sp1和第一时钟信号clk1的供应(例如，改变为具有高电压)。当第一时钟信号clk1的供应停止时，第一晶体管ts1和第五晶体管ts5截止。此时，第八晶体管ts8和第四晶体管ts4与存储在第一电容器cs1中的电压对应地保持或基本保持导通状态。换句话说，第二节点ns2和第三节点ns3可以通过存储在第一电容器cs1中的电压来保持或基本保持低电压。
当第八晶体管ts8保持或基本保持导通状态时，输出端子104保持在输出端子104连接到第三输入端子103的状态。当第四晶体管ts4保持或基本保持导通状态时，第一节点ns1保持或基本保持第一节点ns1连接到第二输入端子102的状态。这里，第二输入端子102的电压与第一时钟信号clk1的供应的停止(或改变)对应地被设定为高电压，因此，第一节点ns1也被设定为高电压。当高电压被供应给第一节点ns1时，第三晶体管ts3和第七晶体管ts7截止。
此后，第二时钟信号clk2被供应给第三输入端子103。此时，因为第八晶体管ts8被设定为导通状态，所以供应给第三输入端子103的第二时钟信号clk2被供应给输出端子104。在这种情况下，输出端子104将具有低电压的第二时钟信号clk2作为具有栅极导通电压的扫描信号输出到第一扫描线s1。
当第二时钟信号clk2被供应给输出端子104时，第二节点ns2的电压由于第一电容器cs1的耦合而减小到小于第二驱动电力vss1的低电压的电压，因此，第八晶体管ts8保持或基本保持(例如，稳定地保持)导通状态。
即使当第二节点ns2的电压减小时，第三节点ns3也可以保持或基本保持与第二驱动电力vss1的电压对应(例如，近似)的电压(例如，通过从第二驱动电力vss1的低电压减去第六晶体管ts6的阈值电压而获得的电压)。
在扫描信号被输出到第一扫描线s1之后，停止第二时钟信号clk2的供应(例如，将第二时钟信号clk2的供应改变为高电压)。当停止供应第二时钟信号clk2时，输出端子104输出高电压。另外，第二节点ns2的电压与输出端子104的高电压对应地增大到第二驱动电力vss1的低电压。
此后，供应第一时钟信号clk1。当供应第一时钟信号clk1时，第一晶体管ts1和第五晶体管ts5导通。当第一晶体管ts1导通时，第一输入端子101和第三节点ns3彼此连接。此时，第一起始脉冲sp1不被供应给第一输入端子101，因此，第一输入端子101被设定为高电压。因此，高电压被供应给第三节点ns3和第二节点ns2，因此，第八晶体管ts8和第四晶体管ts4截止。
当第五晶体管ts5导通时，第二驱动电力vss1的低电压被供应给第一节点ns1，因此，第三晶体管ts3和第七晶体管ts7导通。当第七晶体管ts7导通时，第一驱动电力vdd1的高电压被供应给输出端子104。此后，第三晶体管ts3和第七晶体管ts7与充入第二电容器cs2中的电压对应地保持或基本保持导通状态，因此，输出端子104稳定地接收第一驱动电力vdd1的高电压。
另外，当供应第二时钟信号clk2时，第二晶体管ts2导通。此时，因为第三晶体管ts3被设定为导通状态，所以第一驱动电力vdd1的高电压被供应给第三节点ns3和第二节点ns2。在这种情况下，第八晶体管ts8和第四晶体管ts4保持或基本保持(例如，稳定地保持)截止状态。
第二扫描级sst2与第二时钟信号clk2同步地接收第一扫描级sst1的输出信号(例如，供应给第一扫描线s1的第一扫描信号)。另外，第二扫描级sst2与第一时钟信号clk1同步地向第二扫描线s2输出扫描信号。根据公开的实施例的扫描级sst通过重复上述过程将扫描信号顺序地输出到扫描线s。
图8示出了根据公开的实施例的发光控制驱动器ed。例如，图8示出了可以包括在图1a至图2b中示出的栅极驱动器gd中的任何一个中的发光控制驱动器ed的实施例。为了方便，图8仅示出了四个发光控制级，例如，第一发光控制级est1、第二发光控制级est2、第三发光控制级est3和第四发光控制级est4，但是公开不限于此。
参照图8，根据公开的实施例的发光控制驱动器ed包括多个发光控制级，以将相应的发光控制信号供应给多条发光控制线e。例如，发光控制驱动器ed可以包括连接(例如，依赖地连接)到第二起始脉冲sp2的输入端子(例如，第一发光控制级est1的第一输入端子201)的多个发光级。在下面的描述中，当任意地提及发光控制级中的至少一个时，或者当共同地提及发光控制级中的至少两个(例如，或发光控制级中的每个)时，发光控制级中的所述至少一个或发光控制级中的集合体可以适当地被称为“发光控制级est”或“多个发光控制级est”。
在实施例中，发光控制级est分别连接到任何一条发光控制线e，并且与至少一个发光时钟信号对应地被驱动。例如，第一发光控制级est1、第二发光控制级est2、第三发光控制级est3和第四发光控制级est4分别连接到第一发光控制线e1、第二发光控制线e2、第三发光控制线e3和第四发光控制线e4，并且使用第三时钟信号clk3和第四时钟信号clk4来生成相应的发光控制信号。第一发光控制级est1、第二发光控制级est2、第三发光控制级est3和第四发光控制级est4可以将发光控制信号(例如，具有栅极截止电压的发光控制信号)顺序地输出到第一发光控制线e1、第二发光控制线e2、第三发光控制线e3和第四发光控制线e4。根据实施例，发光控制级est可以具有彼此相同或基本相同的电路结构。
在另一实施例中，发光控制级est可以分别连接到多条发光控制线e，以将发光控制信号并发地(例如，同时地)供应给多条发光控制线e。例如，第一发光控制级est1可以通过输出端子204公共地连接到第一发光控制线e1和第二发光控制线e2，以将发光控制信号并发地(例如，同时地)供应给第一发光控制线e1和第二发光控制线e2。在这种情况下，连接到第一发光控制线e1和第二发光控制线e2的第一水平线和第二水平线的像素pxl可以彼此并发地(例如，同时地)发射光或不发射光。例如，第一发光控制级est1可以将发光控制信号并发地(例如，同时地)供应给第一发光控制线e1和第二发光控制线e2，以便与供应给连接到第一水平线和第二水平线的像素pxl的第一初始化控制线gi1和第二初始化控制线gi2以及第一扫描线s1和第二扫描线s2的初始化控制信号和扫描信号重叠。在这种情况下，第一发光控制级est1可以并发地(例如，同时地)驱动第一发光控制线e1和第二发光控制线e2。
类似地，剩余的发光控制级est可以分别并发地(例如，同时地)驱动多条发光控制线e。例如，第二发光控制级est2可以并发地(例如，同时地)驱动第三发光控制线e3和第四发光控制线e4，第三发光控制级est3可以并发地(例如，同时地)驱动第五发光控制线e5和第六发光控制线e6，第四发光控制级est4可以并发地(例如，同时地)驱动第七发光控制线e7和第八发光控制线e8。
如上所述，当发光控制级est中的每个并发地(例如，同时地)驱动多条发光控制线e时，可以简化发光控制驱动器ed的电路结构并且可以减小发光控制驱动器ed的面积(例如，尺寸)。然而，为了方便起见，在描述图8的实施例以及与其相关的图9和图10的实施例时，可以假设发光控制级est中的每个可以将发光控制信号供应给发光控制线e中的任何一条或更多条。
发光控制级est中的每个包括第一输入端子201、第二输入端子202、第三输入端子203和输出端子204。
第一输入端子201接收第一输入信号。根据实施例，第一输入信号可以是第二起始脉冲sp2或前一发光控制级的输出信号(例如，前一级的发光控制信号)。例如，第一发光控制级est1可以通过第一输入端子201接收第二起始脉冲sp2，其他剩余的发光控制级est可以通过它们相应的第一输入端子201接收前一发光控制级的输出信号。例如，第二发光控制级est2可以接收第一发光控制级est1的输出信号，第三发光控制级est3可以接收第二发光控制级est2的输出信号，第四发光控制级est4可以接收第三发光控制级est3的输出信号，等等。
第二输入端子202和第三输入端子203分别接收第二输入信号和第三输入信号。根据实施例，第k(k是奇数或偶数)发光控制级estk的第二输入信号和第三输入信号可以分别是第三时钟信号clk3和第四时钟信号clk4。另外，第k 1发光控制级estk 1的第二输入信号和第三输入信号可以分别是第四时钟信号clk4和第三时钟信号clk3。例如，第k发光控制级estk(例如，奇数编号的发光控制级est)可以分别通过第二输入端子202和第三输入端子203接收第三时钟信号clk3和第四时钟信号clk4，第k 1发光控制级estk 1(例如，偶数编号的发光控制级est)可以分别通过第二输入端子202和第三输入端子203接收第四时钟信号clk4和第三时钟信号clk3。
第三时钟信号clk3和第四时钟信号clk4可以交替地具有栅极导通电压。例如，第三时钟信号clk3和第四时钟信号clk4可以是具有彼此相同或基本相同的周期和彼此不重叠的相位的信号。例如，第四时钟信号clk4可以是具有第三时钟信号clk3移位半个周期的形式的时钟信号。
另外，发光控制级est通过接收第三驱动电力(例如，第三驱动电源)vdd2和第四驱动电力(例如，第四驱动电源)vss2来操作。第三驱动电力vdd2的电压被设定为栅极截止电压(例如，栅极高电压)，第四驱动电力vss2被设定为栅极导通电压(例如，栅极低电压)。在这种情况下，传输到每个发光控制级est的输出端子204的第三驱动电力vdd2的高电压可以用作用于防止或基本防止像素pxl的发光的发光控制信号。
根据实施例，第三驱动电力vdd2的高电压可以与被供应给扫描驱动器sd的第一驱动电力vdd1的高电压相同或基本相同，或者可以与被供应给扫描驱动器sd的第一驱动电力vdd1的高电压不同。类似地，第四驱动电力vss2的低电压可以与被供应给扫描驱动器sd的第二驱动电力vss1的低电压相同或基本相同，或者可以与被供应给扫描驱动器sd的第二驱动电力vss1的低电压不同。
图9示出了根据公开的实施例的发光控制级est。例如，图9示出了可以包括在图8的发光控制驱动器ed中的发光控制级est，并且更详细地示出了作为发光控制级est的代表的第一发光控制级est1和第二发光控制级est2。
参照图9，发光控制级est中的每个包括输入单元(例如，输入电路)210、第一控制单元(例如，第一控制电路或第一控制器)220、第二控制单元(例如，第二控制电路或第二控制器)230和输出单元(例如，输出电路)240。发光控制级est使用分别通过第一输入端子201、第二输入端子202和第三输入端子203(其也可以分别被称为“第一发光驱动输入端子、第二发光驱动输入端子和第三发光驱动输入端子”)供应的第一输入信号、第二输入信号和第三输入信号(其也可以分别被称为“第一发光驱动信号、第二发光驱动信号和第三发光驱动信号”)来生成发光控制信号。发光控制级est将生成的发光控制信号供应给输出端子204。例如，发光控制级est可以使用分别通过第一输入端子201、第二输入端子202和第三输入端子203供应的第二起始脉冲sp2或前一发光控制级的输出信号、第三时钟信号clk3和第四时钟信号clk4中的任何一个以及第三时钟信号clk3和第四时钟信号clk4中的另一个来输出每个发光控制信号。
另外，发光控制级est分别通过第一电力端子205和第二电力端子206接收第三驱动电力vdd2和第四驱动电力vss2。发光控制级est可以使用第一输入信号至第三输入信号以及第三驱动电力vdd2和第四驱动电力vss2的电压来控制输出端子204的电压。
更详细地，发光控制级est可以包括第一晶体管te1至第十晶体管te10以及第一电容器ce1至第三电容器ce3。在下文中，当任意地提及第一晶体管te1至第十晶体管te10中的至少一个时，或者当共同地提及第一晶体管te1至第十晶体管te10(例如，或第一晶体管te1至第十晶体管te10中的每个)时，第一晶体管te1至第十晶体管te10中的所述至少一个或第一晶体管te1至第十晶体管te10的集合体可以被称为“第二驱动器晶体管te”或“多个第二驱动器晶体管te”，当任意地提及第一电容器ce1至第三电容器ce3中的至少一个时，或者当共同地提及第一电容器ce1至第三电容器ce3(例如，或第一电容器ce1至第三电容器ce3中的每个)时，第一电容器ce1至第三电容器ce3中的所述至少一个或第一电容器ce1至第三电容器ce3的集合体可以被称为“第二驱动器电容器ce”或“多个第二驱动器电容器ce”。为了方便，在下文中，将参照第一发光控制级est1描述每个发光控制级est的电路结构。
输入单元210与供应给第一输入端子201的第一输入信号和供应给第二输入端子202的第二输入信号对应地控制第一节点ne1的电压和第二节点ne2的电压。例如，第一发光控制级est1的输入单元210可以与供应给第一输入端子201的第二起始脉冲sp2和供应给第二输入端子202的第三时钟信号clk3对应地控制第一节点ne1和第二节点ne2的电压。因此，输入单元210包括第一晶体管te1、第二晶体管te2和第三晶体管te3。
第一晶体管te1连接在第一输入端子201与第一节点ne1之间，并且第一晶体管te1的栅电极连接到第二输入端子202。第一晶体管te1在具有栅极导通电压(例如，低电压)的第三时钟信号clk3被供应给第二输入端子202时导通，以将第一输入端子201和第一节点ne1彼此连接。
第二晶体管te2连接在第二节点ne2与第二输入端子202之间，并且第二晶体管te2的栅电极连接到第一节点ne1。第二晶体管te2与第一节点ne1的电压对应地控制第二节点ne2与第二输入端子202之间的连接。
第三晶体管te3连接在第二节点ne2与第四驱动电力vss2之间，并且第三晶体管te3的栅电极连接到第二输入端子202。第三晶体管te3在具有栅极导通电压的第三时钟信号clk3被供应给第二输入端子202时导通，以将第四驱动电力vss2的电压供应给第二节点ne2。
第一控制器220与供应给第三输入端子203的第三输入信号(例如，第四时钟信号clk4)和第二节点ne2的电压对应地控制第一节点ne1的电压和第三节点ne3的电压。更详细地，第一控制器220包括第四晶体管te4至第七晶体管te7以及第一电容器ce1和第二电容器ce2。
第四晶体管te4和第五晶体管te5连接在第一节点ne1与第三驱动电力vdd2之间。例如，第四晶体管te4和第五晶体管te5可以串联连接在第一节点ne1与第三驱动电力vdd2之间。
第四晶体管te4连接在第一节点ne1与第五晶体管te5之间，并且第四晶体管te4的栅电极连接到第三输入端子203。第四晶体管te4在具有栅极导通电压(例如，低电压)的第四时钟信号clk4被供应给第三输入端子203时导通，以将第一节点ne1和第五晶体管te5彼此连接。
第五晶体管te5连接在第四晶体管te4与第三驱动电力vdd2之间，并且第五晶体管te5的栅电极连接到第二节点ne2。第五晶体管te5与第二节点ne2的电压对应地控制第四晶体管te4与第三驱动电力vdd2之间的连接。
第六晶体管te6连接在第七晶体管te7的第一电极与第三输入端子203之间，并且第六晶体管te6的栅电极连接到第二节点ne2。第六晶体管te6与第二节点ne2的电压对应地控制第七晶体管te7的第一电极与第三输入端子203之间的连接。
第七晶体管te7连接在第六晶体管te6的第一电极与第三节点ne3之间，并且第七晶体管te7的栅电极连接到第三输入端子203。第七晶体管te7在具有栅极导通电压的第四时钟信号clk4被供应给第三输入端子203时导通，以将第六晶体管te6的第一电极与第三节点ne3彼此连接。
第一电容器ce1连接在第一节点ne1与第三输入端子203之间。
第二电容器ce2连接在第二节点ne2与第七晶体管te7的第一电极之间。
第二控制器230与第一节点ne1的电压对应地控制第三节点ne3的电压。更详细地，第二控制器230包括第八晶体管te8和第三电容器ce3。
第八晶体管te8连接在第三节点ne3与第三驱动电力vdd2之间，并且第八晶体管te8的栅电极连接到第一节点ne1。第八晶体管te8与第一节点ne1的电压对应地控制第三节点ne3与第三驱动电力vdd2之间的连接。
第三电容器ce3连接在第三节点ne3与第三驱动电力vdd2之间。
输出单元240与第一节点ne1和第三节点ne3的电压对应地控制供应给输出端子204的电压。更详细地，输出单元240包括第九晶体管te9和第十晶体管te10。
第九晶体管te9连接在第一电力端子205与输出端子204之间，并且第九晶体管te9的栅电极连接到第三节点ne3。第九晶体管te9与第三节点ne3的电压对应地导通或截止，并且控制第一电力端子205与输出端子204之间的连接。当第九晶体管te9导通时，第三驱动电力vdd2的高电压被传输到输出端子204。因此，第三驱动电力vdd2的高电压被供应给连接到输出端子204的发光控制线e(例如，第一发光控制线e1)。第三驱动电力vdd2的高电压可以用作具有栅极截止电压的发光控制信号。
第十晶体管te10连接在输出端子204与第二电力端子206之间，并且第十晶体管te10的栅电极连接到第一节点ne1。第十晶体管te10与第一节点ne1的电压对应地导通或截止，并且控制第二电力端子206与输出端子204之间的连接。当第十晶体管te10导通时，第四驱动电力vss2的低电压被传输到输出端子204。因此，栅极导通电压可以输出到连接到输出端子204的发光控制线e(例如，第一发光控制线e1)。
在第二发光控制级est2中，分别供应给第一输入端子201、第二输入端子202和第三输入端子203的第一输入信号、第二输入信号和第三输入信号与第一发光控制级est1的第一输入信号、第二输入信号和第三输入信号不同，并且第二发光控制级est2的电路结构和操作过程可以与第一发光控制级est1的电路结构和操作过程相同或基本相同。例如，第二发光控制级est2可以分别通过第一输入端子201、第二输入端子202和第三输入端子203接收第一发光控制级est1的输出信号(例如，供应给第一发光控制线e1的第一发光控制信号)、第四时钟信号clk4和第三时钟信号clk3，并且可以使用第一发光控制级est1的输出信号、第四时钟信号clk4和第三时钟信号clk3来生成发光控制信号(例如，提供给第二发光控制级est2的输出端子204的发光控制信号)。由第二发光控制级est2生成(例如，或在第二发光控制级est2中生成)的发光控制信号被供应给第二发光控制线e2。
发光控制级est可以在以上述方法操作的同时顺序地将发光控制信号输出到发光控制线e。第二发光控制级est2和在第二发光控制级est2之后的其他剩余的发光控制级est中的每个的电路结构和操作过程可以与第一发光控制级est1的电路结构和操作过程相同或基本相同。因此，可以不重复其冗余描述。
然而，根据公开的实施例的发光控制级est的结构不限于图9的实施例，并且可以进行各种修改。例如，每个发光控制级est可以由如具有本领域技术人员将已知的各种合适的结构和/或各种合适的驱动方法的级电路来配置。
图10示出了根据公开的实施例的发光控制级est的驱动方法。例如，图10示出了图8和图9中示出的发光控制级est的输入/输出信号的示例性波形。为了方便，将使用第一发光控制级est1作为代表性示例参照图10描述每个发光控制级est的操作过程。
参照图10，第三时钟信号clk3和第四时钟信号clk4中的每个可以具有与两个水平时段(2h)对应的周期，并且第三时钟信号clk3和第四时钟信号clk4可以在不同的水平时段期间供应。例如，第四时钟信号clk4可以是从第三时钟信号clk3移位半个周期(例如，一个水平时段1h)的信号。为了方便，在描述本实施例时，当第三时钟信号clk3和第四时钟信号clk4中的每个具有栅极导通电压(例如，低电压)时，第三时钟信号clk3和第四时钟信号clk4中的每个可以被描述为被“供应”。例如，当第三时钟信号clk3和第四时钟信号clk4分别被供应给第二输入端子202和第三输入端子203时，第二输入端子202和第三输入端子203可以被设定为第四驱动电力vss2的低电压，当第三时钟信号clk3和第四时钟信号clk4未被供应时，第二输入端子202和第三输入端子203可以被设定为第三驱动电力vdd2的高电压。
供应给第一输入端子201的第二起始脉冲sp2可以与供应给第二输入端子202的时钟信号(例如，第三时钟信号clk3)同步地供应。另外，第二起始脉冲sp2被设定为具有比第三时钟信号clk3的宽度宽的宽度。例如，可以在四个水平时段4h期间供应第二起始脉冲sp2。
第二起始脉冲sp2用于生成发光控制信号以断开(例如，暂时阻碍)像素pxl的发光，因此，当第二起始脉冲sp2具有栅极截止电压(例如，高电压)时，第二起始脉冲sp2可以被描述为被“供应”。例如，当供应第二起始脉冲sp2时，第一输入端子201可以被设定为第三驱动电力vdd2的高电压，当不供应第二起始脉冲sp2时，第一输入端子201可以被设定为第四驱动电力vss2的低电压。在图9的实施例中，因为第二驱动器晶体管te被示出为由p型晶体管形成，所以栅极导通电压和栅极截止电压将在下文中分别被描述为“低电压”和“高电压”，但是公开不限于此。
在下文中，将参照图9和图10更详细地描述操作过程。首先，第三时钟信号clk3在从第一时间点t1起的合适时段(例如，预定时段)内被供应给第二输入端子202。当第三时钟信号clk3被供应给第二输入端子202时，第一晶体管te1和第三晶体管te3导通。
当第一晶体管te1导通时，第一输入端子201和第一节点ne1彼此连接。此时，因为第二起始脉冲sp2未被供应给第一输入端子201，所以低电压被供应给第一节点ne1。
当低电压被供应给第一节点ne1时，第二晶体管te2、第八晶体管te8和第十晶体管te10导通。
当第八晶体管te8导通时，第三驱动电力vdd2的高电压被供应给第三节点ne3，因此，第九晶体管te9截止。此时，第三电容器ce3充入与第三驱动电力vdd2的高电压对应的电压，因此，即使在第一时间点t1之后，第九晶体管te9也保持或基本保持(例如，稳定地保持)截止状态。
当第十晶体管te10导通时，第四驱动电力vss2的低电压被供应给输出端子204。因此，在第一时间点t1处不向第一发光控制线e1供应发光控制信号。
当第二晶体管te2导通时，第三时钟信号clk3被供应给第二节点ne2。另外，当第三晶体管te3导通时，第四驱动电力vss2的低电压被供应给第二节点ne2。这里，第三时钟信号clk3可以被设定为第四驱动电力vss2的低电压，因此，第二节点ne2可以被稳定地设定为第四驱动电力vss2的低电压。当第二节点ne2的电压被设定为第四驱动电力vss2的低电压时，第七晶体管te7被设定为处于截止状态。因此，第三节点ne3保持或基本保持第三驱动电力vdd2的高电压，而不管第二节点ne2的电压如何。
在第二时间点t2处停止供应第三时钟信号clk3。当停止供应第三时钟信号clk3时，第一晶体管te1和第三晶体管te3截止。此时，第一节点ne1的电压通过第一电容器ce1保持或基本保持在低电压，因此，第二晶体管te2、第八晶体管te8和第十晶体管te10保持或基本保持导通状态。
当第二晶体管te2导通时，第二输入端子202和第二节点ne2彼此连接。此时，第二节点ne2被设定为高电压。
当第八晶体管te8导通时，第三驱动电力vdd2的高电压被供应给第三节点ne3，因此，第九晶体管te9保持或基本保持截止状态。
当第十晶体管te10导通时，第四驱动电力vss2的低电压被供应给输出端子204。
第四时钟信号clk4在第三时间点t3处被供应给第三输入端子203。当第四时钟信号clk4被供应给第三输入端子203时，第四晶体管te4和第七晶体管te7导通。
当第七晶体管te7导通时，第二电容器ce2和第三节点ne3彼此电连接。此时，第三节点ne3保持或基本保持第三驱动电力vdd2的高电压。另外，因为第五晶体管te5在第四晶体管te4导通时被设定为处于截止状态，所以即使第四晶体管te4导通，第一节点ne1的电压也不改变。
当第四时钟信号clk4被供应给第三输入端子203时，由于第一电容器ce1的耦合，第一节点ne1的电压减小到比第四驱动电力vss2的低电压小的电压。如上所述，当第一节点ne1的电压减小到比第四驱动电力vss2的电压小时，第八晶体管te8和第十晶体管te10的驱动特性可以被改善。
在第四时间点t4处，第二起始脉冲sp2被供应给第一输入端子201，第三时钟信号clk3被供应给第二输入端子202。当第三时钟信号clk3被供应给第二输入端子202时，第一晶体管te1和第三晶体管te3导通。
当第一晶体管te1导通时，第一输入端子201和第一节点ne1彼此连接。此时，因为第二起始脉冲sp2被供应给第一输入端子201，所以高电压被供应给第一节点ne1。当高电压被供应给第一节点ne1时，第二晶体管te2、第八晶体管te8和第十晶体管te10截止。
当第三晶体管te3导通时，第四驱动电力vss2的低电压被供应给第二节点ne2。此时，因为第四晶体管te4被设定为处于截止状态，所以第一节点ne1保持或基本保持高电压。另外，因为第七晶体管te7被设定为处于截止状态，所以第三节点ne3的电压通过第三电容器ce3保持或基本保持高电压。因此，第九晶体管te9保持或基本保持截止状态。
第四时钟信号clk4在第五时间点t5处被供应给第三输入端子203。当第四时钟信号clk4被供应给第三输入端子203时，第四晶体管te4和第七晶体管te7导通。另外，因为第二节点ne2的电压被设定为第四驱动电力vss2的低电压，所以第五晶体管te5和第六晶体管te6导通。
当第六晶体管te6和第七晶体管te7导通时，第四时钟信号clk4被供应给第三节点ne3。当第四时钟信号clk4被供应给第三节点ne3时，第九晶体管te9导通。当第九晶体管te9导通时，第三驱动电力vdd2的高电压被供应给输出端子204。供应给输出端子204的第三驱动电力vdd2的高电压作为发光控制信号供应给第一发光控制线e1。
当第四时钟信号clk4的电压被供应给第三节点ne3时，由于第二电容器ce2的耦合，第二节点ne2的电压减小到比第四驱动电力vss2的低电压小的电压，因此，可以改善连接到第二节点ne2的晶体管的驱动特性。
当第四晶体管te4和第五晶体管te5导通时，第三驱动电力vdd2的高电压被供应给第一节点ne1。随着第三驱动电力vdd2的高电压被供应给第一节点ne1，第十晶体管te10保持或基本保持截止状态。因此，第三驱动电力vdd2的高电压可以稳定地供应给第一发光控制线e1。
第三时钟信号clk3在第六时间点t6处被供应给第二输入端子202。另外，在第六时间点t6处停止供应第二起始脉冲sp2。
当第三时钟信号clk3被供应给第二输入端子202时，第一晶体管te1和第三晶体管te3导通。
当第一晶体管te1导通时，第一节点ne1和第一输入端子201彼此电连接。因此，第一节点ne1的电压被设定为低电压。当第一节点ne1的电压被设定为低电压时，第八晶体管te8和第十晶体管te10导通。
当第八晶体管te8导通时，第三驱动电力vdd2的高电压被供应给第三节点ne3，因此，第九晶体管te9截止。当第十晶体管te10导通时，第四驱动电力vss2的低电压被供应给输出端子204。供应给输出端子204的第四驱动电力vss2的低电压被供应给第一发光控制线e1，因此，发光控制信号的供应被停止。
第二发光控制级est2与第四时钟信号clk4同步地接收第一发光控制级est1的输出信号(例如，供应给第一发光控制线e1的第一发光控制信号)。在这种情况下，第二发光控制级est2与第三时钟信号clk3同步地将发光控制信号输出到第二发光控制线e2。根据公开的实施例的发光控制级est通过重复上述过程将发光控制信号顺序地输出到发光控制线e。
图11a至图11c示出了根据公开的实施例的栅极驱动器gd的各种示例。例如，图11a至图11c示出了图1a至图2b中示出的栅极驱动器gd中的任何一个的彼此不同的实施例。在描述图11a至图11c的实施例中，可以不重复与上述实施例中的一个或更多个的配置和/或组件相同或基本相同(例如，或类似)的配置和/或组件的冗余描述。
参照图1a至图11a，根据公开的实施例的栅极线gl可以包括扫描线s，用于驱动栅极线gl的栅极驱动器gd可以包括扫描驱动器sd。扫描驱动器sd包括用于向扫描线s供应扫描信号的扫描级sst。
根据实施例，除了像素pxl之外，扫描驱动器sd也可以设置在显示面板pnl处(例如，扫描驱动器sd可以与像素pxl一起设置在显示面板pnl处)(例如，设置在显示面板pnl中或设置在显示面板pnl上)。例如，扫描级sst设置在显示面板pnl的非显示区域nda处(例如，设置在显示面板pnl的非显示区域nda中或设置在显示面板pnl的非显示区域nda上)以与显示区域da的至少一侧(例如，左侧和/或右侧)相邻，并且可以沿着一个方向(例如，列方向、竖直方向或纵向方向)顺序地布置。
参照图11b，根据公开的实施例的栅极线gl可以包括扫描线s和发光控制线e，用于驱动栅极线gl的栅极驱动器gd可以包括扫描驱动器sd和发光控制驱动器ed。扫描驱动器sd包括用于将扫描信号供应给扫描线s的扫描级sst。发光控制驱动器ed包括用于将发光控制信号供应给至少一条发光控制线e的发光控制级est。例如，发光控制级est中的每个可以将发光控制信号供应给发光控制线e中的相应发光控制线，或者供应给发光控制线e中的一条或更多条相应发光控制线。
根据实施例，除了扫描驱动器sd和像素pxl之外，发光控制驱动器ed也可以设置在显示面板pnl处(例如，发光控制驱动器ed可以与扫描驱动器sd和像素pxl一起设置在显示面板pnl处)(例如，设置在显示面板pnl中或设置显示面板pnl上)。例如，发光控制级est设置在显示面板pnl的非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)以与显示区域da的至少一侧(例如，左侧和/或右侧)相邻，并且可以沿着一个方向(例如，列方向、竖直方向或纵向方向)顺序地布置。
在实施例中，发光控制级est可以设置为与扫描级sst相邻。例如，除了扫描级sst之外，发光控制级est也可以设置在显示区域da的任何一侧(例如，左侧或右侧)处(例如，发光控制级est可以与扫描级sst一起设置在显示区域da的任何一侧处)，或者除了扫描级sst之外，发光控制级est也可以设置在显示区域da的两侧(例如，左侧和右侧)处(例如，发光控制级est可以与扫描级sst一起设置在显示区域da的两侧处)。
在另一实施例中，发光控制级est和扫描级sst可以设置在显示区域da的彼此不同的侧(例如，分别为左侧和右侧)处。例如，扫描级sst可以设置在显示区域da的左侧处的非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)，发光控制级est可以设置在显示区域da的右侧处的非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)。
在另一实施例中，除了扫描级sst中的一些之外，发光控制级est中的一些也可以设置在显示区域da的一侧(例如，左侧)处的非显示区域nda处(例如，发光控制级est中的一些可以与扫描级sst中的一些一起设置在显示区域da的一侧处的非显示区域nda处)(例如，设置在非显示区域nda中或设置在非显示区域nda上)。另外，除了其他剩余的扫描级sst之外，其他剩余的发光控制级est也可以设置在显示区域da的另一侧(例如，右侧或相对侧)处的非显示区域nda处(例如，其他剩余的发光控制级est可以与其他剩余的扫描级sst一起设置在显示区域da的另一侧处的非显示区域nda处)(例如，设置在非显示区域nda中或设置在非显示区域nda上)。
除了上述实施例之外，扫描级sst和发光控制级est的结构(例如，设置结构)可以根据实施例进行各种修改。
在实施例中，发光控制驱动器ed可以包括用于将发光控制信号分别并发地(例如，同时地)供应给两条或更多条发光控制线e的发光控制级est。例如，发光控制驱动器ed可以包括用于将发光控制信号并发地(例如，同时地)供应给第一发光控制线e1和第二发光控制线e2的第一发光控制级est1/2以及用于将发光控制信号并发地(例如，同时地)供应给第三发光控制线e3和第四发光控制线e4的第二发光控制级est3/4。在上述一个或更多个实施例中，发光控制驱动器ed中的每个可以包括用于将发光控制信号分别并发地(例如，同时地)供应给第i发光控制线ei和第i 1发光控制线ei 1的发光控制级esti/i 1。
参照图11c，根据公开的实施例的栅极线gl可以包括扫描线s和发光控制线e，栅极驱动器gd可以包括扫描驱动器sd和发光控制驱动器ed。另外，扫描驱动器sd和发光控制驱动器ed可以设置为彼此叠置。
例如，每个发光控制级est可与至少一个扫描级sst叠置。更详细地，包括在每个扫描级sst中的至少一个第一驱动器晶体管ts可以设置在与包括在每个发光控制级est中的至少一个第二驱动器晶体管te的层不同的层处(例如，不同的层中或不同的层上)，并且所述至少一个第一驱动器晶体管ts可以与所述至少一个第二驱动器晶体管te叠置。
当扫描驱动器sd和发光控制驱动器ed如上所述地被设置为彼此叠置时，可以减小由栅极驱动器gd占据的面积。因此，即使栅极驱动器gd设置在显示面板pnl处(例如，显示面板pnl中或显示面板pnl上)，也可以通过使由栅极驱动器gd在显示面板pnl上占据的面积减小或最小化来有效地减小显示面板pnl的非显示区域nda。
如在上述实施例中的一个或更多个中，栅极驱动器gd的结构可以被各种修改。例如，栅极驱动器gd可以至少包括扫描驱动器sd，并且还可以包括根据实施例的发光控制驱动器ed。另外，扫描驱动器sd和发光控制驱动器ed可以彼此叠置或彼此不叠置。
图12a至图12d示出了根据公开的实施例的栅极驱动器gd的剖视图。例如，图12a至图12d示出了根据上述实施例中的至少一个的栅极驱动器gd的剖视图。另外，图13示出了根据公开的实施例的栅极驱动器gd的剖视图。例如，图13示出了图12a至图12d中示出的实施例中的至少一个的修改实施例。在图12a至图13的实施例中，彼此相同或基本相同(例如，或相似)的构造和/或组件由相同或基本相同的附图标记表示，因此，可以简化或可以不重复其冗余描述。
根据图12a至图13的实施例中的一个或更多个实施例的栅极驱动器gd可以具有包括设置在不同层处(例如，不同层中或不同层上)的多个晶体管的堆叠结构。例如，栅极驱动器gd可以包括第一晶体管tr1和第二晶体管tr2，第一晶体管tr1包括设置在基层bsl上的第一层处(例如，第一层中或第一层上)(例如，直接设置在缓冲层bfl上方或直接设置在缓冲层bfl上)的第一有源层act1，第二晶体管tr2包括设置在第一层上的第二层处(例如，第二层中或第二层上)(例如，直接设置在第二绝缘层ins2上方或直接设置在第二绝缘层ins2上)的第二有源层act2。
为了方便，图12a至图13中的每幅图示出了一个第一晶体管tr1和一个第二晶体管tr2。然而，栅极驱动器gd可以包括均包括第一有源层act1的多个第一晶体管tr1和均包括第二有源层act2的多个第二晶体管tr2。例如，栅极驱动器gd可以包括设置在下层处(例如，下层中或下层上)的多个第一晶体管tr1以及设置在第一晶体管tr1上的上层处(例如，上层中或上层上)的多个第二晶体管tr2。这里，“下层”和“上层”基于第一晶体管tr1和第二晶体管tr2的各自的第一有源层act1和第二有源层act2以及第一栅电极和第二栅电极相对地限定第一晶体管tr1和第二晶体管tr2的位置。
参照图1a至图12a，根据公开的实施例的栅极驱动器gd包括彼此叠置的扫描驱动器sd和发光控制驱动器ed。例如，扫描驱动器sd可以设置在发光控制驱动器ed上方(例如，发光控制驱动器ed上)。
发光控制驱动器ed可以包括包含第一晶体管tr1的发光控制级est，扫描驱动器sd可以包括包含第二晶体管tr2的扫描级sst。例如，每个发光控制级est可以包括多个第二驱动器晶体管te，并且第二驱动器晶体管te中的每个可以是包括第一有源层act1的第一晶体管tr1(例如，可以具有与第一晶体管tr1的结构相同或基本相同的结构)，第一有源层act1设置在基层bsl上的第一层处(例如，第一层中或第一层上)。另外，每个扫描级sst可以包括多个第一驱动器晶体管ts，并且第一驱动器晶体管ts中的每个可以是包括第二有源层act2的第二晶体管tr2(例如，可以具有与第二晶体管tr2的结构相同或基本相同的结构)，第二有源层act2位于基层bsl上的第一层上方(例如，第一层上)的第二层处(例如，第二层中或第二层上)。
更详细地，根据公开的实施例，栅极驱动器gd可以包括设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)的多个第一晶体管tr1和所述多个第二晶体管tr2以及多个绝缘层。例如，栅极驱动器gd可以包括可以堆叠(例如，顺序地设置)在基层bsl的表面(例如，一个表面)上的缓冲层bfl、第一有源层act1、第一绝缘层ins1、第一栅电极gat1、第二绝缘层ins2、第二有源层act2、第三绝缘层ins3、第二栅电极gat2、第四绝缘层ins4、第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2。另外，栅极驱动器gd还可以选择性地包括至少一个导电图案cdp。
根据实施例，第一晶体管tr1可以至少包括第一有源层act1和第一栅电极gat1，并且还可以选择性地包括连接到第一有源层act1的彼此不同的区域(例如，各自的源区域和漏区域)的第一源电极se1和第一漏电极de1。例如，第一有源层act1和第一栅电极gat1可以分别构成(或者可以分别形成)第一晶体管tr1的有源层和栅电极。另外，第一源电极se1和第一漏电极de1可以分别构成(或者可以分别形成)第一晶体管tr1的源电极和漏电极。
然而，根据实施例，可以省略第一源电极se1和/或第一漏电极de1，并且第一晶体管tr1的源电极和/或漏电极可以与第一有源层act1(例如，第一有源层act1的源区域和/或漏区域)一体地构成(例如，或者可以与第一有源层act1一体地形成)。在另一示例中，根据实施例，第一源电极se1和/或第一漏电极de1可以被视为线(例如，第一线li1和/或第二线li2)，或者可以被视为连接到第一晶体管tr1的另一电路元件的电极(例如，至少一个其他晶体管和/或电容器的电极)。
根据实施例，第二晶体管tr2可以至少包括第二有源层act2和第二栅电极gat2，并且还可以选择性地包括连接到第二有源层act2的彼此不同的区域(例如，各自的源区域和漏区域)的第二源电极se2和第二漏电极de2。例如，第二有源层act2和第二栅电极gat2可以分别构成(或者可以分别形成)第二晶体管tr2的有源层和栅电极。另外，第二源电极se2和第二漏电极de2可以分别构成(或者可以分别形成)第二晶体管tr2的源电极和漏电极。
然而，根据实施例，可以省略第二源电极se2和/或第二漏电极de2，并且第二晶体管tr2的源电极和/或漏电极可以与第二有源层act2(例如，第二有源层act2的源区域和/或漏区域)一体地构成(或者可以与第二有源层act2一体地形成)。在另一示例中，根据实施例，第二源电极se2和/或第二漏电极de2可以被视为线(例如，第三线li3和/或第四线li4)，或者可以被视为连接到第二晶体管tr2的另一电路元件的电极(例如，至少一个其他晶体管和/或电容器的电极)。
缓冲层bfl可以防止或减少杂质扩散到电路元件(例如，扩散到每个电路元件)。缓冲层bfl可以由单层构成(或者可以包括单层)，但是公开不限于此，缓冲层bfl可以由至少两层的多层构成(或者可以包括至少两层的多层)。当缓冲层bfl设置为多层时，各个层可以由相同或基本相同的材料形成，或者可以由不同的材料形成。
第一有源层act1可以设置在缓冲层bfl上。例如，第一有源层act1可以设置在基层bsl的其处(例如，其上)形成有缓冲层bfl的表面(例如，一个表面)上。第一有源层act1可以包括与第一栅电极gat1叠置的沟道区域以及位于沟道区域的各个侧(例如，相对侧)处的源区域和漏区域。
根据实施例，第一有源层act1可以包括(或者可以是)由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。另外，第一有源层act1的沟道区域可以是其中未掺杂杂质的本征半导体区域，并且第一有源层act1的源区域和漏区域中的每个可以是其中掺杂合适杂质(例如，预定杂质)的导电区域。
在实施例中，构成每个发光控制级est(或包括在每个发光控制级est中)的第一晶体管tr1(例如，第二驱动器晶体管te)的第一有源层act1可以由相同或基本相同(例如，或相似)的材料形成。例如，第一有源层act1可以由包括多晶硅、非晶硅和氧化物半导体之中的至少一种的相同或基本相同的材料形成。例如，第一有源层act1中的每个(或全部)可以由使用激光通过结晶工艺制造的多晶硅形成。然而，公开不限于此。例如，在另一实施例中，至少一个第一晶体管tr1可以包括这样的第一有源层act1，该第一有源层act1由与其他剩余的第一晶体管tr1中的至少一个的第一有源层act1的材料不同的材料形成。
另外，在实施例中，当第一晶体管tr1与至少一个第二晶体管tr2叠置时，第一晶体管tr1的第一有源层act1可以与所述至少一个第二晶体管tr2的第二有源层act2叠置。因此，可以通过在非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)密集地设置构成栅极驱动器gd(或包括在栅极驱动器gd中)的电路元件来使栅极驱动器gd的面积减小或最小化。
第一绝缘层ins1可以设置在第一有源层act1上，以覆盖第一有源层act1。例如，第一绝缘层ins1可以包括(或者可以是)置于每个第一有源层act1与每个第一栅电极gat1之间的第一栅极绝缘层。第一绝缘层ins1可以由单层或多层构成(或者可以包括单层或多层)，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层ins1可以包括如本领域技术人员将已知的各种合适种类的有机/无机绝缘材料，诸如以氮化硅(sinx)、氧化硅(siox)等为例。然而，第一绝缘层ins1的结构和/或构成材料不限于此。
第一栅电极gat1可以设置为与第一有源层act1叠置，第一绝缘层ins1置于第一栅电极gat1与第一有源层act1之间。例如，第一栅电极gat1可以设置在第一绝缘层ins1上以与第一有源层act1的一定区域(例如，沟道区域)叠置。第一栅电极gat1可以由单层或多层构成(或者可以包括单层或多层)，并且可以通过包括至少一种导电材料而具有导电性。
第二绝缘层ins2可以置于第一晶体管tr1(例如，多个第一晶体管tr1)与第二晶体管tr2(例如，多个第二晶体管tr2)之间。例如，第二绝缘层ins2可以设置在第一栅电极gat1上以覆盖第一有源层act1和第一栅电极gat1。第二绝缘层ins2可以由单层或多层构成(或者可以包括单层或多层)。例如，第二绝缘层ins2可以由多层构成(或者可以包括多层)，所述多层包括设置在第一栅电极gat1上(例如，直接设置在第一栅电极gat1上)的下绝缘层ins2_1和设置在下绝缘层ins2_1上的上绝缘层ins2_2。
另外，第二绝缘层ins2可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层ins2的下绝缘层ins2_1和上绝缘层ins2_2中的每个可以包括如本领域技术人员将已知的各种合适种类的有机/无机材料，诸如以氮化硅(sinx)、氧化硅(siox)等为例。然而，第二绝缘层ins2的结构和/或构成材料不限于此。
在实施例中，在形成第二绝缘层ins2之后，可以通过化学机械抛光工艺等进一步执行使第二绝缘层ins2的表面平坦化的工艺。例如，在形成第二绝缘层ins2的下绝缘层ins2_1和/或上绝缘层ins2_2之后，可以执行诸如以化学机械抛光工艺为例的平坦化工艺。
另外，根据实施例，当第二绝缘层ins2由包括下绝缘层ins2_1和上绝缘层ins2_2的多层形成时，至少一个导电图案cdp可以进一步形成在下绝缘层ins2_1与上绝缘层ins2_2之间。例如，至少一个导电图案cdp可以形成在第二绝缘层ins2的下绝缘层ins2_1和上绝缘层ins2_2之间，以与至少一个第一晶体管tr1和/或第二晶体管tr2叠置或不叠置。
在实施例中，导电图案cdp可以设置为与至少一个第一晶体管tr1或至少一个第二晶体管tr2叠置，以构成(或形成)光阻挡图案或者至少一个第一晶体管tr1或至少一个第二晶体管tr2的电极(例如，背栅电极)。在另一实施例中，导电图案cdp可以构成至少一个第一驱动器电容器cs或第二驱动器电容器ce的电极(例如，一个电极)。
第二有源层act2可以设置在第二绝缘层ins2上。第二有源层act2可以包括与第二栅电极gat2叠置的沟道区域以及位于沟道区域的各个侧(例如，相对侧)处的源区域和漏区域。
根据实施例，第二有源层act2可以包括(或者可以是)由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。另外，第二有源层act2的沟道区域可以是其中未掺杂杂质的本征半导体区域，第二有源层act2的源区域和漏区域中的每个可以是其中掺杂合适杂质(例如，预定杂质)的导电区域。
在实施例中，构成每个扫描级sst(例如，包括在每个扫描级sst中)的第二晶体管tr2(例如，第一驱动器晶体管ts)的第二有源层act2可以由彼此相同或基本相同(例如，或相似)的材料形成。例如，第二有源层act2可以由包括例如多晶硅、非晶硅和氧化物半导体之中的至少一种的相同或基本相同的材料形成。例如，第二有源层act2中的每个(或全部)可以由使用激光通过结晶工艺制造的多晶硅形成。然而，公开不限于此。例如，在另一实施例中，至少一个第二晶体管tr2可以包括这样的第二有源层act2，该第二有源层act2由与其他剩余的第二晶体管tr2中的至少一个的第二有源层act2的材料不同的材料形成。
第三绝缘层ins3可以设置在第二有源层act2上以覆盖第二有源层act2。例如，第三绝缘层ins3可以包括(或者可以是)置于每个第二有源层act2与每个第二栅电极gat2之间的第二栅极绝缘层。第三绝缘层ins3可以由单层或多层构成(或者可以包括单层或多层)，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层ins3可以包括如本领域技术人员将已知的各种合适种类的有机/无机绝缘材料，诸如以氮化硅(sinx)、氧化硅(siox)等为例。然而，第三绝缘层ins3的结构和/或构成材料不限于此。
第二栅电极gat2可以设置为与第二有源层act2叠置，第三绝缘层ins3置于第二栅电极gat2与第二有源层act2之间。例如，第二栅电极gat2可以设置在第三绝缘层ins3上以与第二有源层act2的一定区域(例如，沟道区域)叠置。第二栅电极gat2可以由单层或多层构成(或者可以包括单层或多层)，并且可以通过包括至少一种导电材料而具有导电性。
第四绝缘层ins4可以设置在第二栅电极gat2上，以覆盖第二晶体管tr2(例如，多个第二晶体管tr2)的第二有源层act2和第二栅电极gat2。第四绝缘层ins4可以由单层或多层构成(或者可以包括单层或多层)，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘层ins4可以包括如本领域技术人员将已知的各种合适种类的有机/无机绝缘材料，诸如以氮化硅(sinx)、氧化硅(siox)等为例。然而，第四绝缘层ins4的结构和/或构成材料不限于此。在实施例中，在形成第四绝缘层ins4之后，可以通过化学机械抛光工艺等进一步执行使第四绝缘层ins4的表面平坦化的工艺。
第一源电极se1和第二源电极se2以及第一漏电极de1和第二漏电极de2可以在第四绝缘层ins4上彼此间隔开。第一源电极se1和第二源电极se2以及第一漏电极de1和第二漏电极de2连接到有源层(第一有源层act1和第二有源层act2)的相应区域。
第一源电极se1可以设置在第一有源层act1上，第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和第四绝缘层ins4置于第一源电极se1与第一有源层act1之间。第一源电极se1可以通过延伸通过(例如，穿过)第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和第四绝缘层ins4的至少一个接触孔连接到第一有源层act1的一个区域(例如，源区域)。然而，公开不限于此，根据实施例，第一源电极se1可以不与第一有源层act1分离地形成，而是可以与第一有源层act1一体地形成。例如，在公开的另一实施例中，至少一个第一有源层act1的源区域可以直接连接到另一电路元件(例如，另一晶体管和/或另一电容器)的一个电极，或者连接到期望的或预定的线(例如，第一线li1)。
第一漏电极de1可以设置在第一有源层act1上，第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和第四绝缘层ins4置于第一漏电极de1与第一有源层act1之间。第一漏电极de1可以通过延伸通过(例如，穿过)第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和第四绝缘层ins4的至少一个接触孔连接到第一有源层act1的另一区域(例如，漏区域)。然而，公开不限于此，根据实施例，第一漏电极de1可以不与第一有源层act1分离地形成，而是可以与第一有源层act1一体地形成。例如，在公开的另一实施例中，至少一个第一有源层act1的漏区域可以直接连接到另一电路元件(例如，另一晶体管和/或另一电容器)的一个电极，或者连接到期望的或预定的线(例如，第二线li2)。
第二源电极se2可以设置在第二有源层act2上，第三绝缘层ins3和第四绝缘层ins4置于第二源电极se2与第二有源层act2之间。第二源电极se2可以通过延伸通过(例如，穿过)第三绝缘层ins3和第四绝缘层ins4的至少一个接触孔连接到第二有源层act2的一个区域(例如，源区域)。然而，公开不限于此，根据实施例，第二源电极se2可以不与第二有源层act2分离地形成，而是可以与第二有源层act2一体地形成。例如，在公开的另一实施例中，至少一个第二有源层act2的源区域可以直接连接到另一电路元件(例如，另一晶体管和/或另一电容器)的一个电极，或者连接到期望的或预定的线(例如，第三线li3)。
第二漏电极de2可以设置在第二有源层act2上，第三绝缘层ins3和第四绝缘层ins4置于第二漏电极de2与第二有源层act2之间。第二漏电极de2可以通过延伸通过(例如，穿过)第三绝缘层ins3和第四绝缘层ins4的至少一个接触孔连接到第二有源层act2的另一区域(例如，漏区域)。然而，公开不限于此，根据实施例，第二漏电极de2可以不与第二有源层act2分离地形成，而是可以与第二有源层act2一体地形成。例如，在公开的另一实施例中，至少一个第二有源层act2的漏区域可以直接连接到另一电路元件(例如，另一晶体管和/或另一电容器)的一个电极，或者连接到期望的或预定的线(例如，第四线li4)。
参照图1a至图12b，根据公开的实施例的栅极驱动器gd包括彼此叠置的扫描驱动器sd和发光控制驱动器ed，并且发光控制驱动器ed可以设置在扫描驱动器sd上方(例如，扫描驱动器sd上)。例如，扫描驱动器sd可以包括具有第一晶体管tr1的扫描级sst，发光控制驱动器ed可以包括具有第二晶体管tr2的发光控制级est。
例如，每个扫描级sst可以包括多个第一驱动器晶体管ts，第一驱动器晶体管ts中的每个可以是第一晶体管tr1(例如，可以具有与第一晶体管tr1的结构相同或基本相同的结构)，第一晶体管tr1包括设置在基层bsl上的第一层处(例如，第一层中或第一层上)的第一有源层act1。另外，每个发光控制级est可以包括多个第二驱动器晶体管te，第二驱动器晶体管te中的每个可以是第二晶体管tr2(例如，可以具有与第二晶体管tr2的结构相同或基本相同的结构)，第二晶体管tr2包括设置在位于基层bsl上的第一层上方(例如，第一层上)的第二层处(例如，第二层中或第二层上)的第二有源层act2。
在图12a和图12b的实施例中，栅极驱动器gd可以包括设置为彼此叠置的第一晶体管tr1和第二晶体管tr2。另外，第一晶体管tr1和第二晶体管tr2中的一个可以是扫描驱动器sd的第一驱动器晶体管ts和发光控制驱动器ed的第二驱动器晶体管te中的一个，并且第一晶体管tr1和第二晶体管tr2中的另一个可以是第一驱动器晶体管ts和第二驱动器晶体管te中的另一个。换句话说，根据实施例，扫描驱动器sd和发光控制驱动器ed在栅极驱动器gd中可以被划分并设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)。
根据实施例，第一晶体管tr1和第二晶体管tr2可以具有不同的特性。例如，第一晶体管tr1和第二晶体管tr2可以具有不同的阈值电压。
在实施例中，第一晶体管tr1和第二晶体管tr2中的每个可以被形成为p型晶体管，并且第一晶体管tr1的阈值电压可以大于第二晶体管tr2的阈值电压。例如，在使第一有源层act1结晶以具有具备期望值或期望范围(例如，预定值或预定范围)的阈值电压之后，由于在第一有源层act1上形成第二有源层act2并使其结晶的一个或更多个后续工艺等，可能出现第一有源层act1的阈值电压增大的正偏移。因此，根据公开的实施例，可以考虑第一晶体管tr1与第二晶体管tr2之间的特性差异来设计栅极驱动器gd的堆叠结构。
例如，对于构成每个扫描级sst的第一驱动器晶体管ts和构成每个发射控制级est的第二驱动器晶体管te中的每个，可以测试针对阈值电压的改变的操作特性，并且可以根据(例如，基于或依赖于)测试的结果来确定第一驱动器晶体管ts和第二驱动器晶体管te的每层的位置。例如，假设测试的结果表明第一驱动器晶体管ts针对与阈值电压降对应的负偏移表现出比第二驱动器晶体管te的操作特性优良的(例如，更好的)操作特性，第二驱动器晶体管te针对与阈值电压增大对应的正偏移表现出比第一驱动器晶体管ts的操作特性优良的(例如，更好的)操作特性。在这种情况下，第二驱动器晶体管te可以形成在下层处(例如，形成在下层中或形成在下层上)作为第一晶体管(例如，作为每个第一晶体管)tr1，第一驱动器晶体管ts可以形成在上层处(例如，形成在上层中或形成在上层上)作为第二晶体管(例如，作为每个第二晶体管)tr2。
另一方面，当第二驱动器晶体管te针对阈值电压的负偏移表现出改善的(例如，更好的)操作特性，并且第一驱动器晶体管ts针对阈值电压的正偏移表现出改善的(例如，更好的)操作特性时，第一驱动器晶体管ts可以形成在下层处(例如，形成在下层中或形成在下层上)作为第一晶体管(例如，作为每个第一晶体管)tr1，第二驱动器晶体管te可以形成在上层处(例如，形成在上层中或形成在上层上)作为第二晶体管(例如，作为每个第二晶体管)tr2。
另外，考虑到各种因素，第一驱动器晶体管ts和第二驱动器晶体管te可以被划分并设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)。如上所述，当第一驱动器晶体管ts和第二驱动器晶体管te设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)时，第一驱动器晶体管ts的特性和第二驱动器晶体管te的特性可以被独立地控制。
参照图1a至图12c，根据公开的实施例的栅极驱动器gd可以至少包括扫描驱动器sd，并且可以形成为包括在第一层处(例如，第一层中或第一层上)具有第一有源层act1的第一晶体管tr1和在第二层处(例如，第二层中或第二层上)具有第二有源层act2的第二晶体管tr2的堆叠的扫描驱动器sd。例如，构成每个扫描级sst(例如，包括在每个扫描级sst中)的第一驱动器晶体管ts中的一些第一驱动器晶体管ts可以形成在下层处(例如，下层中或下层上)作为第一晶体管(例如，作为每个第一晶体管)tr1，第一驱动器晶体管ts中的其他第一驱动器晶体管ts可以设置在上层处(例如，上层中或上层上)作为第二晶体管(例如，作为每个第二晶体管)tr2。
例如，在构成图6的扫描级sst(例如，包括在图6的扫描级sst中)的第一驱动器晶体管ts之中，用于确保较高的导通电流并且占据相对大的面积的输出单元130的晶体管(例如，扫描级sst的第七晶体管ts7和第八晶体管ts8)可以形成为下层的第一晶体管tr1。另外，在第一驱动器晶体管ts之中，用于确保稳定的阈值电压特性以防止或基本防止扫描驱动器sd的故障的输入单元110和控制器120的晶体管(例如，扫描级sst的第一晶体管ts1至第六晶体管ts6)中的至少一些可以形成为上层的第二晶体管tr2。
例如，每个扫描级sst可以包括包含第二晶体管tr2中的一些第一驱动器晶体管ts的输入单元110、包含第二晶体管tr2中的其他第一驱动器晶体管ts的控制器120以及包含第一晶体管tr1的输出单元130。第一驱动器电容器cs中的每个可以包括设置在与第一晶体管tr1和第二晶体管tr2的电极中的一些的层相同或基本相同的层处(相同或基本相同的层中或相同或基本相同的层上)的至少一个电极。
参照图1a至图12d，根据公开的实施例的栅极驱动器gd可以至少包括发光控制驱动器ed，并且可以形成为包括在第一层处(例如，第一层中或第一层上)具有第一有源层act1的第一晶体管tr1和在第二层处(例如，第二层中或第二层上)具有第二有源层act2的第二晶体管tr2的堆叠的发光控制驱动器ed。例如，构成每个发光控制级est(例如，包括在每个发光控制级est中)的第二驱动器晶体管te中的一些第二驱动器晶体管te可以形成在下层处(例如，下层中或下层上)作为第一晶体管(例如，作为每个第一晶体管)tr1，第二驱动器晶体管te中的其他第二驱动器晶体管te可以设置在上层处(例如，上层中或上层上)作为第二晶体管(例如，作为每个第二晶体管)tr2。
例如，在构成图9的发光控制级est(例如，包括在图9的发光控制级est中)的第二驱动器晶体管te之中，用于确保较高的导通电流并且占据相对大的面积的输出单元240的晶体管(例如，发光控制级est的第九晶体管te9和第十晶体管te10)可以形成为下层的第一晶体管tr1。另外，在第二驱动器晶体管te之中，用于确保稳定的阈值电压特性以防止或基本防止发光控制驱动器ed的故障的输入单元210、第一控制器220和第二控制器230的晶体管(例如，发光控制级est的第一晶体管te1至第八晶体管te8)中的至少一些可以形成为上层的第二晶体管tr2。
例如，每个发光控制级est可以包括输入单元210、第一控制单元220、第二控制单元230和输出单元240，输入单元210包括第二晶体管tr2中的一些第二驱动器晶体管te，第一控制单元220包括第二晶体管tr2中的另一些第二驱动器晶体管te，第二控制单元230包括第二晶体管tr2中的不包括在输入单元210和第一控制单元220中的又一些第二驱动器晶体管te，输出单元240包括第一晶体管tr1。第二驱动器电容器ce中的每个可以包括设置在与第一晶体管tr1和第二晶体管tr2的电极的一些的层相同或基本相同的层处(相同或基本相同的层中或相同或基本相同的层上)的至少一个电极。
在图12c和图12d的实施例中，扫描驱动器sd和发光控制驱动器ed中的每个可以包括被划分并且设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)的第一晶体管tr1和第二晶体管tr2。例如，考虑到用于第一驱动器晶体管ts中的每个的特性，第一驱动器晶体管ts可以被划分并设置在下层和上层处(例如，下层和上层中或下层和上层上)。类似地，考虑到用于第二驱动器晶体管te中的每个的特性，第二驱动器晶体管te可以被划分并设置在下层和上层处(例如，下层和上层中或下层和上层上)。
参照图1a至图13，根据公开的实施例，第一源电极se1和第二源电极se2以及第一漏电极de1和第二漏电极de2之中的至少一个电极可以通过多级接触结构连接到有源层或每个有源层(例如，第一有源层act1和/或第二有源层act2)，所述多级接触结构通过至少一个桥接图案形成。例如，第一源电极se1可以通过第一桥接图案brp1和第二桥接图案brp2连接到第一有源层act1的源区域，第一漏电极de1可以通过第三桥接图案brp3和第四桥接图案brp4连接到第一有源层act1的漏区域。在这种情况下，即使第一源电极se1和第一漏电极de1与第一有源层act1之间的距离增大，第一源电极se1和第一漏电极de1也可以稳定地连接到第一有源层act1。
在实施例中，每个桥接图案可以设置在与第一栅电极gat1、第二栅电极gat2和导电图案cdp中的任何一个的层相同或基本相同的层处(例如，相同或基本相同的层中或者相同或基本相同的层上)。例如，第一桥接图案brp1和第三桥接图案brp3可以设置在与导电图案cdp的层相同或基本相同的层处(例如，相同或基本相同的层中或者相同或基本相同的层上)，第二桥接图案brp2和第四桥接图案brp4可以设置在与第二栅电极gat2的层相同或基本相同的层处(例如，相同或基本相同的层中或者相同或基本相同的层上)。在这种情况下，桥接图案可以形成(例如，容易地形成)在栅极驱动器gd内部，而不增加构成栅极驱动器gd(或包括在栅极驱动器gd中)的导电层的数量。
根据上述实施例中的一个或更多个，考虑到用于构成栅极驱动器gd(或包括在栅极驱动器gd中)的每个晶体管的特性，构成栅极驱动器gd(或包括在栅极驱动器gd中)的晶体管可以被划分为至少两个组，并且可以设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)。因此，在构成(或形成)具有减小的面积的高密度栅极驱动器gd的同时，可以改善或确保栅极驱动器gd的操作特性。
图14示出了制造根据公开的实施例的显示装置的方法。例如，图14示出了使根据一个或更多个上述实施例的堆叠的栅极驱动器gd的第一有源层act1和第二有源层act2结晶的方法的实施例。为了方便，图14示出了可以强调用于控制第一有源层act1和第二有源层act2的结晶条件的方法特性的图示，因此，在图14中更详细地示意性示出了结晶工艺的剖面结构。
参照图1a至图14，第一有源层act1和第二有源层act2设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)。在这种情况下，可以在彼此不同的条件下使第一有源层act1和第二有源层act2结晶。例如，根据公开的实施例的显示装置可以包括栅极驱动器gd，栅极驱动器gd包括设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)的第一晶体管tr1和第二晶体管tr2。另外，制造显示装置的方法可以包括在基层bsl上形成第一晶体管tr1的第一有源层act1以及在第一有源层act1上形成第二晶体管tr2的第二有源层act2。可以在彼此不同的条件下使第一有源层act1和第二有源层act2结晶。例如，当使用激光发射装置lid使第一有源层act1和第二有源层act2结晶时，可以将发射到第一有源层act1和第二有源层act2的激光的间距设定为不同。
根据实施例，使第一有源层act1结晶的步骤可以包括：在基层bsl的其上形成有缓冲层bfl的表面上形成第一有源层act1之后，通过以第一间距pt1发射激光来使第一有源层act1结晶。可以在第二有源层act2的形成之前执行使第一有源层act1结晶的步骤。换句话说，可以在彼此不同的工艺中顺序地使第一有源层act1和第二有源层act2结晶。
根据实施例，使第二有源层act2结晶的步骤可以包括：在基层bsl的其上顺序地形成有缓冲层bfl、第一有源层act1、第一绝缘层ins1、第一栅电极gat1和第二绝缘层ins2的表面上形成第二有源层act2之后，通过以第二间距pt2发射激光来使第二有源层act2结晶。另外，在使第二有源层act2结晶的步骤期间，激光可以附加地发射到结晶了的(例如，先前结晶的)第一有源层act1的至少一个区域。
根据实施例，第一有源层act1和第二有源层act2顺序地形成并结晶，并且即使在结晶工艺(例如，第一有源层act1和/或第二有源层act2的结晶工艺)完成之后，第一有源层act1的一些特性也可能由于后续工艺而改变。例如，第一有源层act1的阈值电压可能由于后续工艺的影响而改变(偏移)。
在实施例中，考虑到第一有源层act1的阈值电压偏移，对阈值电压偏移相对鲁棒(robust)的晶体管可以设置在下层处(例如，下层中或下层上)作为第一晶体管tr1。例如，设置在扫描级sst的输出单元130处(例如，输出单元130中或输出单元130上)的缓冲晶体管(例如，扫描级sst的第七晶体管ts7和第八晶体管ts8)可以设置在下层处(例如，下层中或下层上)作为第一晶体管tr1。在另一示例中，设置在发光控制级est的输出单元240处(例如，输出单元240中或输出单元240上)的缓冲晶体管(例如，发光控制级est的第九晶体管te9和第十晶体管te10)可以设置在下层处(例如，下层中或下层上)作为第一晶体管tr1。
在这些情况下，考虑到第一晶体管tr1和第二晶体管tr2中的每个所使用(或期望)的特性，用于使第一有源层act1结晶的激光的第一间距pt1可以大于用于使第二有源层act2结晶的激光的第二间距pt2。在实施例中，第一间距pt1可以是约20.3μm，第二间距pt2可以小于20.3μm，但是在结晶工艺中发射的激光的间距不限于此。在另一实施例中，考虑到第一晶体管tr1和第二晶体管tr2中的每个所使用(或期望)的特性，用于使第二有源层act2结晶的激光的第二间距pt2可以大于用于使第一有源层act1结晶的激光的第一间距pt1。在实施例中，第一间距pt1可以是约20.3μm，第二间距pt2可以大于20.3μm，但是在结晶工艺中发射的激光的间距不限于此。
因此，每个第一有源层act1可以具有与每个第二有源层act2的特性不同的特性。例如，第一有源层act1可以具有比第二有源层act2的结晶度小的结晶度。
然而，公开不限于此。例如，如本领域技术人员将理解的是，第一有源层act1和第二有源层act2的结晶条件以及/或者第一有源层act1和第二有源层act2根据结晶条件的结晶度可以根据第一晶体管tr1和第二晶体管tr2中的每个所使用(或期望)的特性进行各种修改。
根据上述实施例，可以在改善或确保栅极驱动器gd的操作特性的同时缩短有源层中的至少一些(例如，第一有源层act1)的结晶工艺所使用(例如，或所需)的时间。因此，可以减少显示装置的节拍时间(tacttime)，并且可以提高其制造效率。
另外，当第一晶体管(例如，每个第一晶体管)tr1与第二晶体管(例如，每个第二晶体管)tr2相比具有相对大的面积时，可以在与第一晶体管(例如，第一晶体管tr1中的任何合适的一个)tr1完全叠置的区域处(例如，完全叠置的区域中或完全叠置的区域上)形成第二晶体管(例如，至少一个第二晶体管)tr2。在这种情况下，可以通过使所述至少一个第二有源层act2的阶梯差减小或最小化来防止或基本防止断开(例如，第二晶体管tr2的电极与第二有源层act2之间的断开)。
根据上述实施例中的一个或更多个，考虑到构成栅极驱动器gd(例如，包括在栅极驱动器gd中)的每个晶体管所使用(或期望)的特性，可以针对每个层彼此独立地控制第一有源层act1和第二有源层act2的结晶条件。因此，可以增大栅极驱动器gd的制造效率，同时改善或确保栅极驱动器gd的操作特性。
图15示出了制造根据公开的实施例的显示装置的方法。例如，图15示出了使位于显示面板pnl处(例如，显示面板pnl中或显示面板pnl上)的显示区域da和非显示区域nda的有源层结晶的方法的实施例，显示面板pnl包括分别在显示区域da和非显示区域nda处(例如，分别在显示区域da和非显示区域nda中或分别在显示区域da和非显示区域nda上)的像素pxl和栅极驱动器gd。为了方便，图15示出了可以强调用于控制有源层的结晶条件的方法特性的图示，因此，在图15中更详细地示意性示出了结晶工艺的剖面结构。
参照图1a至图15，栅极驱动器gd可以包括第一晶体管tr1和/或第二晶体管tr2，第一晶体管tr1和/或第二晶体管tr2包括设置在基层bsl上的合适层(例如，预定层)处(例如，合适层中或合适层上)的第一有源层act1和/或第二有源层act2。第一有源层act1和/或第二有源层act2可以形成在非显示区域nda的嵌入电路区域(例如，栅极驱动器区域)处(例如，区域嵌入电路区域中或区域嵌入电路区域上)。
另外，每个像素pxl可以包括一个或更多个像素晶体管tp(或者tp'或tp”)，所述一个或更多个像素晶体管tp(或者tp'或tp”)包括相应的第三有源层act3，该第三有源层act3设置在基层bsl(例如，缓冲层bfl的上部)上的合适层(例如，预定层)处(例如，合适层中或合适层上)。像素pxl中的每个的第三有源层act3可以形成在显示区域da处(例如，每个像素区域处)(例如，形成在显示区域da中或形成在显示区域da上)。
根据实施例，可以在彼此不同的条件下使非显示区域nda的第一有源层act1和/或第二有源层act2以及显示区域da的第三有源层act3结晶。例如，制造根据公开的实施例的显示装置的方法可以包括：在非显示区域nda处(例如，非显示区域nda中或非显示区域nda上)分别形成包括第一有源层act1和第二有源层act2的第一晶体管tr1和第二晶体管tr2；以及在显示区域da处(例如，显示区域da中或显示区域da上)形成包括相应的第三有源层act3的像素晶体管tp(或者tp'或tp”)。另外，在制造显示装置的步骤中，可以在与第一有源层act1和第二有源层act2中的至少一个的条件不同的条件下使第三有源层act3结晶。
在实施例中，与像素晶体管tp(或者tp'或tp”)的阈值电压特性相比，更稳定的阈值电压特性可以被构成栅极驱动器gd(例如，或包括在栅极驱动器gd中)的第一晶体管tr1和/或第二晶体管tr2所使用(或期望)。例如，每个像素pxl可以被构造为具有与图3b的实施例中示出的像素pxl的结构相同或基本相同的结构，并且可以通过外部补偿方法来补偿像素pxl的特性偏差。在这种情况下，即使在像素pxl的驱动晶体管之间可能出现阈值电压偏差(或阈值电压变化)，像素pxl也可以通过转换图像数据而以与每个数据信号对应的均匀或基本均匀的亮度来发射光，使得阈值电压偏差(或阈值电压变化)可以被补偿。
在这种情况下，当使第一有源层act1和第二有源层act2之中的至少一个有源层结晶时，可以以相对小的第一间距pt1'(例如，约20.3μm)将激光密集地发射到所述至少一个有源层，并且当使第三有源层act3结晶时，可以以大于第一间距pt1'的第二间距pt2'(例如，大于20.3μm的间距)将激光发射到第三有源层。因此，第三有源层(例如，每个第三有源层)act3可以具有比第一有源层act1和第二有源层act2之中的所述至少一个有源层的结晶度小的结晶度。
然而，公开不限于此。例如，第一有源层act1和/或第二有源层act2以及第三有源层act3的结晶条件可以分别根据栅极驱动器gd和像素pxl所使用(或期望)的一个或更多个晶体管特性进行各种修改。
另外，根据实施例，可以将像素晶体管tp(或者tp'或tp”)形成为具有堆叠结构。例如，构成每个像素pxl(例如，包括在每个像素pxl中)的多个像素晶体管tp(或者tp'或tp”)中的一些像素晶体管tp(或者tp'或tp”)可以设置在下层处(例如，下层中或下层上)以包括设置在与第一有源层act1的层相同或基本相同的层处(例如，与第一有源层act1的层相同或基本相同的层中或者与第一有源层act1的层相同或基本相同的层上)的相应有源层，并且像素晶体管tp(或者tp'或tp”)中的其他像素晶体管tp(或者tp'或tp”)可以设置在上层上以包括设置在与第二有源层act2的层相同或基本相同的层处(例如，与第二有源层act2的层相同或基本相同的层中或者与第二有源层act2的层相同或基本相同的层上)的相应有源层。
根据上述实施例中的一个或更多个，考虑到包括在栅极驱动器gd和像素pxl中的晶体管所使用(或期望)的特性和/或显示装置的制造效率，可以针对每个区域彼此独立地控制形成在显示面板pnl上的有源层(例如，第一有源层act1和/或第二有源层act2以及第三有源层act3)的结晶条件。因此，可以缩短用于有源层的结晶工艺的时间，同时改善或确保栅极驱动器gd和像素pxl中的每个所使用(或期望)的操作特性。例如，当使显示区域da的第三有源层act3结晶时，可以通过以较大的间距发射激光来缩短用于第三有源层act3的结晶工艺的时间。因此，可以减少显示装置的节拍时间，并且可以提高其制造效率。例如，当显示装置在尺寸上被扩大时，用于使显示区域da的像素晶体管tp(或者tp'或tp”)的第三有源层act3结晶的时间可以通过上述方法中的一个或更多个来减少(例如，显著缩短)。
根据如上所述的根据公开的各种实施例的显示装置及制造显示装置的方法，构成栅极驱动器gd(例如，包括在栅极驱动器gd中)的第一晶体管tr1和第二晶体管tr2被划分并设置在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)。因此，可以增大空间利用效率，并且可以形成高密度堆叠的栅极驱动器gd。因此，即使栅极驱动器gd设置在显示面板pnl处(例如，显示面板pnl中或显示面板pnl上)，也可以减小被栅极驱动器gd占据的面积，因此，可以有效地减小显示面板pnl的非显示区域nda。
另外，根据依据公开的各种实施例的显示装置及制造显示装置的方法，考虑到构成栅极驱动器gd(例如，包括在栅极驱动器gd中)的晶体管(例如，第一驱动器晶体管ts和/或第二驱动器晶体管te)中的每个所使用(或期望)的特性，可以通过将栅极驱动器gd的晶体管划分为彼此不同的层来构造第一晶体管tr1和第二晶体管tr2中的每个。另外，可以通过在彼此不同的层处(例如，彼此不同的层中或彼此不同的层上)设置第一晶体管tr1和第二晶体管tr2的有源层(例如，分别为第一有源层act1和第二有源层act2)来针对每个层控制第一有源层act1和第二有源层act2的结晶条件。因此，在形成第一晶体管tr1和第二晶体管tr2以满足栅极驱动器gd所使用(或期望)的特性的同时，可以提高显示装置的制造效率。
另外，根据依据公开的实施例的显示装置及制造显示装置的方法，考虑到构成栅极驱动器gd(或包括在栅极驱动器gd中)的第一晶体管tr1和第二晶体管tr2以及像素晶体管tp(或者tp'或tp”)中的每个所使用(或期望)的特性，可以针对显示面板pnl的每个区域在不同的条件下使有源层结晶。例如，像素晶体管tp(或者tp'或tp”)的有源层(例如，第三有源层act3)可以在与第一晶体管tr1和第二晶体管tr2的有源层中的至少一个(例如，第一有源层act1和/或第二有源层act2)的条件不同的条件下结晶。因此，可以在改善或确保显示装置的操作特性的同时改善显示装置的制造效率。
虽然已经参照图描述了公开的一个或更多个示例实施例，但是应理解的是，这里所描述的示例实施例应仅在描述性意义上来考虑而不是出于限制的目的。因此，本领域普通技术人员将理解的是，在不脱离由如权利要求及其等同物限定的公开的精神和范围的情况下，可以在其中进行形式和细节上的各种修改。
1.一种显示装置，所述显示装置包括：
多个像素，连接到栅极线和数据线；
栅极驱动器，用于将栅极信号供应给所述栅极线；以及
数据驱动器，用于将数据信号供应给所述数据线；
其中，所述栅极驱动器包括：第一晶体管，包括位于第一层处的第一有源层；以及第二晶体管，包括位于所述第一层上的第二层处的第二有源层。
2.根据权利要求1所述的显示装置，其中：
所述栅极线包括扫描线和发光控制线；并且
所述栅极驱动器包括：扫描驱动器，用于将扫描信号供应给所述扫描线；以及发光控制驱动器，用于将发光控制信号供应给所述发光控制线。
3.根据权利要求2所述的显示装置，其中：
所述扫描驱动器包括包含所述第二晶体管的扫描级；并且
所述发光控制驱动器包括包含所述第一晶体管的发光控制级。
4.根据权利要求2所述的显示装置，其中：
所述扫描驱动器包括包含所述第一晶体管的扫描级；并且
所述发光控制驱动器包括包含所述第二晶体管的发光控制级。
5.根据权利要求1所述的显示装置，其中：
所述栅极线包括扫描线；
所述栅极驱动器包括用于将扫描信号顺序地供应给所述扫描线的扫描级；并且
所述扫描级中的每个包括：输入电路，包括所述第二晶体管；以及输出电路，包括所述第一晶体管。
6.根据权利要求1所述的显示装置，其中：
所述栅极线包括发光控制线；
所述栅极驱动器包括用于将发光控制信号顺序地供应给所述发光控制线的发光控制级；并且
所述发光控制级中的每个包括：输入电路，包括所述第二晶体管；以及输出电路，包括所述第一晶体管。
7.根据权利要求1所述的显示装置，其中，所述第一有源层和所述第二有源层彼此叠置。
8.根据权利要求1所述的显示装置，其中，所述第一晶体管和所述第二晶体管具有彼此不同的特性。
9.根据权利要求8所述的显示装置，其中，所述第一晶体管和所述第二晶体管具有彼此不同的阈值电压。
10.根据权利要求9所述的显示装置，其中：
所述第一晶体管和所述第二晶体管中的每个包括p型晶体管；并且
所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压。
11.根据权利要求1所述的显示装置，其中，所述第一有源层和所述第二有源层具有彼此不同的特性。
12.根据权利要求11所述的显示装置，其中，所述第一有源层具有比所述第二有源层的结晶度小的结晶度。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
显示面板，包括显示区域和非显示区域，所述像素设置在所述显示区域中，所述栅极驱动器设置在所述非显示区域中。
14.根据权利要求13所述的显示装置，其中：
所述像素中的每个包括包含第三有源层的像素晶体管；并且
所述第三有源层具有比所述第一有源层和所述第二有源层之中的至少一个有源层的结晶度小的结晶度。
15.一种制造包括栅极驱动器的显示装置的方法，所述栅极驱动器包括第一晶体管和第二晶体管，所述方法包括以下步骤：
在基层上形成所述第一晶体管的有源层；以及
在所述第一晶体管的所述有源层上形成所述第二晶体管的有源层，
其中，所述第一晶体管的所述有源层和所述第二晶体管的所述有源层在彼此不同的条件下结晶。
16.根据权利要求15所述的方法，其中：
当使所述第一晶体管的所述有源层结晶时，使用激光以第一间距照射所述第一晶体管的所述有源层；并且
当使所述第二晶体管的所述有源层结晶时，使用所述激光以第二间距照射所述第二晶体管的所述有源层。
17.根据权利要求16所述的方法，其中，所述第一间距大于所述第二间距。
18.根据权利要求15所述的方法，其中，在使所述第二晶体管的所述有源层结晶之前使所述第一晶体管的所述有源层结晶。
19.根据权利要求15所述的方法，所述方法还包括以下步骤：
在所述显示装置的显示区域中形成像素晶体管，
其中，所述像素晶体管的有源层在与所述第一晶体管的所述有源层和所述第二晶体管的所述有源层之中的至少一个有源层的结晶条件不同的条件下结晶。
20.根据权利要求19所述的方法，其中：
当使所述第一晶体管的所述有源层和所述第二晶体管的所述有源层之中的所述至少一个有源层结晶时，使用激光以第一间距照射所述第一晶体管的所述有源层和所述第二晶体管的所述有源层之中的所述至少一个有源层；并且
当使所述像素晶体管的所述有源层结晶时，使用所述激光以大于所述第一间距的第二间距照射所述像素晶体管的所述有源层。
技术总结