一个或更多个实施例涉及一种显示装置，更具体地，涉及一种具有改善的可靠性的显示装置。
背景技术：
在显示装置之中，有机发光显示装置具有宽视角、优异的对比度和快速响应速度。因此，有机发光显示装置作为下一代显示装置被大量研究。
有机发光显示装置包括显示元件和用于控制施加到显示元件的电信号的驱动电路。驱动电路包括薄膜晶体管、存储电容器和多条布线。
有机发光显示装置可以具有高分辨率，并且关于针对高分辨率有机发光显示装置的高速驱动的研究正在积极进行中。
然而，在根据现有技术的显示装置中，由于高速操作期间在布线之间形成的电容，由串扰引起的影响会是可感知的。
技术实现要素：
这里公开的一个或更多个实施例包括一种其中在高速操作期间减少观看到的串扰的显示装置，并且所述显示装置具有改善的产品可靠性。然而，应理解的是，这里描述的实施例应仅在描述性意义上考虑，而不是为了限制本公开。
另外的方面将在下面的描述中部分进行阐述，部分地通过该描述将是明显的，或者可以通过给出的公开的实施例的实践而习得。
根据一个或更多个实施例，显示装置包括：基底，包括其中布置有显示元件的显示区域；第一导电层，在平面上在第一方向上延伸，位于显示区域中，并且包括在与第一方向交叉的第二方向上突出的突起；第一绝缘层，在第一导电层上；第二导电层，在平面上在第一方向上延伸，位于第一绝缘层上，并且限定与第一导电层的突起叠置的凹槽；第二绝缘层，在第二导电层上；以及第三导电层，在平面上在第二方向上延伸，位于第二绝缘层上，并且与第一导电层的突起叠置。
第一导电层的突起可以与第二导电层的部分地限定第二导电层的凹槽的第一边缘在第一方向上分开。
第一导电层的突起可以与第二导电层的部分地限定第二导电层的凹槽的第二边缘在第二方向上分开。
第一导电层的突起在第一方向上的宽度可以比第二导电层的凹槽在第一方向上的宽度大。
第一导电层的突起可以在第一方向上与第二导电层的至少一部分叠置。
第一导电层的突起在第二方向上的长度可以比第二导电层的凹槽在第二方向上的长度大。
第一导电层的突起可以在第二方向上与第二导电层的至少一部分叠置。
第三导电层可以与第二导电层的至少一部分叠置。
显示装置还可以包括在显示区域中的第一薄膜晶体管，第一薄膜晶体管包括第一半导体层和与第一半导体层绝缘的第一栅电极。
第一栅电极可以与第一导电层在同一层上。
显示装置还可以包括存储电容器，存储电容器包括底电极和在底电极之上的顶电极，其中，底电极包括与第一栅电极的材料相同的材料，并且其中，顶电极包括与第二导电层的材料相同的材料。
显示装置还可以包括与第三导电层在同一层上的驱动电压线，其中，驱动电压线通过第一接触孔连接到第二导电层。
显示装置还可以包括在显示区域中的第二薄膜晶体管，第二薄膜晶体管包括第二半导体层和与第二半导体层绝缘的第二栅电极。
显示装置还可以包括在第二绝缘层上的连接金属，其中，连接金属与第三导电层在同一层上。
根据一个或更多个实施例，显示装置包括：基底，包括其中布置有显示元件的显示区域；发射控制线，在平面上在第一方向上延伸，位于显示区域中，并且包括在与第一方向交叉的第二方向上突出的突起；第一绝缘层，在发射控制线上；电极电压线，在平面上在第一方向上延伸，位于第一绝缘层上，并且限定在第一方向上和第二方向上与发射控制线的突起间隔开的凹槽；数据线，在平面上在第二方向上延伸，位于电极电压线上，并且被发射控制线的突起屏蔽；以及第二绝缘层，在电极电压线与数据线之间。
数据线可以与电极电压线的至少一部分叠置。
显示装置还可以包括在显示区域中的第一薄膜晶体管，第一薄膜晶体管包括第一半导体层和与第一半导体层绝缘的第一栅电极。
第一栅电极可以与发射控制线在同一层上。
显示装置还可以包括存储电容器，存储电容器包括底电极和在底电极之上的顶电极，其中，底电极包括与第一栅电极的材料相同的材料，并且其中，顶电极包括与电极电压线的材料相同的材料。
显示装置还可以包括在显示区域中的第二薄膜晶体管，第二薄膜晶体管包括第二半导体层和与第二半导体层绝缘的第二栅电极。
根据以下描述和附图，公开的实施例的以上和其他方面将更加明显。
附图说明
根据结合附图进行的以下描述，本公开的实施例的以上和其他方面将更加明显，在附图中：
图1是根据一个或更多个实施例的显示装置的透视图；
图2是根据一个或更多个实施例的显示装置的平面图；
图3和图4是可以包括在根据一个或更多个实施例的显示装置中的像素的等效电路图；
图5是根据一个或更多个实施例的像素的像素电路的布置图；
图6是沿着图5的线i-i'和ii-ii'截取的像素电路的剖视图；
图7是根据一个或更多个实施例的显示装置中的仅图5的构造的一部分的布置图；
图8是沿着图7的线iii-iii'截取的剖视图；
图9是根据一个或更多个实施例的显示装置中的仅图5的构造的一部分的布置图；
图10是沿着图9的线iv-iv'截取的剖视图；
图11是根据一个或更多个实施例的显示装置中的仅图5的构造的一部分的布置图；以及
图12是沿着图11的线v-v'截取的剖视图。
具体实施方式
现在将详细地参照实施例，在附图中示出了实施例的示例，在附图中同样的附图标记始终表示同样的元件。就此而言，本实施例可以具有不同的形式，并且不应该被解释为限于这里阐述的描述。因此，下面仅通过参照附图来描述实施例，以解释本说明书的方面。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。贯穿公开，表述“a、b和c中的至少一个(种/者)”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中全部或它们的变形。
在下文中，参照附图详细地描述本实施例。在附图中，对于相同或对应的元件给予相同的附图标记，并且省略相同的附图标记的重复描述。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应该受这些术语限制。这些术语仅用于将一个组件与另一个组件区分开。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。
还将理解的是，在这里使用的术语“包括”和/或“包含”说明存在所陈述的特征或组件，但不排除存在或添加一个或更多个其他特征或组件。将理解的是，当层、区域或组件被称为“形成在”另一个层、区域或组件“上”时，它可以直接或间接地形成在所述另一个层、区域或组件上。也就是说，例如，可以存在中间层、区域或组件。
为了便于解释，可以夸大在附图中的元件的尺寸。换言之，由于为了便于解释而任意地示出了附图中的组件的尺寸和厚度，所以以下实施例不限于此。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
当可以不同地实现某个实施例时，可以以与描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与描述的顺序相反的顺序执行。
图1是根据一个或更多个实施例的显示装置1的透视图。
参照图1，显示装置1包括其上显示有图像的显示区域da和其上不显示图像的非显示区域nda。显示装置1可以通过使用从布置在显示区域da中的多个像素p发射的光来显示图像。非显示区域nda是其上不显示图像的区域。
在下文中，尽管作为示例将显示装置1描述为有机发光显示装置，但是根据本公开的显示装置不限于此。在其他实施例中，显示装置1可以变化，例如可以是无机发光显示器和/或量子点发光显示器。例如，显示装置1的显示元件的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点或者无机材料和量子点。
虽然图1示出了包括平坦显示表面的显示装置1，但是其他实施例不限于此。在一个或更多个实施例中，显示装置1可以包括三维显示表面或弯曲的显示表面。
在其中显示装置1包括三维显示表面的情况下，显示装置1可以包括各自指示不同方向的多个显示区域，例如，显示装置1可以包括多棱柱型显示表面。在一个或更多个实施例中，在其中显示装置1包括弯曲的显示表面的情况下，显示装置1可以被实现为各种类型，诸如柔性的、可折叠的和可卷曲的显示装置。
此外，在其他实施例中，图1示出了可应用于移动电话终端的显示装置1。在一些实施例中，安装在主板上的电子模块、相机模块、电源模块等与显示装置1一起布置在支架/壳体上以构成移动电话终端。显示装置1还可以可应用于诸如电视、监视器的大型电子装置以及诸如平板装置、用于汽车的导航装置、游戏控制台和智能手表的中小型电子装置。
虽然图1示出了其中显示装置1的显示区域da是四边形的情况，但是在其他实施例中，显示区域da的形状可以是圆形、椭圆形或多边形(诸如三角形或五边形)。
图2是根据一个或更多个实施例的显示装置1的平面图。
参照图2，显示装置1包括布置在显示区域da中的多个像素p。多个像素p中的每个可以包括显示元件，诸如有机发光二极管oled。每个像素p可以从有机发光二极管oled发射例如红光、绿光、蓝光或白光。在一些实施例中，显示区域da可以通过被薄膜封装层覆盖而被保护免受外部空气或湿气的影响。
每个像素p可以电连接到布置在非显示区域nda中的外部电路。第一扫描驱动电路110、第二扫描驱动电路120、垫(pad，或称为“焊盘”)单元140、数据驱动电路150、第一电源线160和第二电源线170可以布置在非显示区域nda中。
第一扫描驱动电路110可以通过对应的扫描线sl将扫描信号供应到每个像素p。第一扫描驱动电路110可以通过对应的发射控制线el将发射控制信号提供到每个像素p。第二扫描驱动电路120可以与第一扫描驱动电路110平行且第一扫描驱动电路110与第二扫描驱动电路120之间具有显示区域da。布置在显示区域da中的像素p中的一些可以电连接到第一扫描驱动电路110，并且像素p中的其余像素可以连接到第二扫描驱动电路120。在一个或更多个实施例中，发射驱动电路可以被附加地且独立地设置，以提供发射控制信号。
垫单元140可以布置在基底100的一侧上。垫单元140可以通过不被绝缘层覆盖而暴露并电连接到印刷电路板pcb。印刷电路板pcb的垫单元pcb-p可以电连接到显示装置1的垫单元140。在一些实施例中，印刷电路板pcb将控制器的信号传输到显示装置1或将电力传输到显示装置1。
由控制器产生的控制信号可以通过印刷电路板pcb传输到第一扫描驱动电路110和第二扫描驱动电路120。控制器可以通过第一连接线161和第二连接线171分别将第一电力电压(或称为驱动电压)elvdd(见图3)和第二电力电压(或称为共电压)elvss(见图3)(其可以经由共电极而被供应)提供到第一电源线160和第二电源线170。第一电力电压elvdd可以通过连接到第一电源线160的驱动电压线pl提供到每个像素p，第二电力电压elvss可以提供给每个像素p的连接到第二电源线170的对电极。
驱动电压线pl在与第一方向垂直相交或交叉的第二方向上延伸，并且通过接触孔连接到驱动电压线pl的电极电压线hl在第一方向上延伸。在第一方向上延伸的电极电压线hl和在第二方向上延伸的驱动电压线pl可以构成网状结构。
数据驱动电路150电连接到数据线dl。数据驱动电路150的数据信号可以通过连接到垫单元140的连接线151和通过连接到连接线151的数据线dl提供到每个像素p。虽然在图2中示出了数据驱动电路150布置在印刷电路板pcb上，但是在其他实施例中，数据驱动电路150可以布置在基底100上。例如，数据驱动电路150可以布置在垫单元140与第一电源线160之间。
第一电源线160可以包括彼此平行的第一子线162和第二子线163且显示区域da位于第一子线162与第二子线163之间，并且第一子线162和第二子线163在第一方向上延伸。第二电源线170可以具有拥有一个开口侧的环路形状，并且可以部分地围绕显示区域da。
图3和图4是可以包括在根据一个或更多个实施例的显示装置1中的像素p的等效电路图。
参照图3，每个像素p包括像素电路pc以及连接到像素电路pc的有机发光二极管oled，像素电路pc连接到扫描线sl和数据线dl。
像素电路pc包括驱动薄膜晶体管td、开关薄膜晶体管ts和存储电容器cst。开关薄膜晶体管ts连接到扫描线sl和数据线dl，并且响应于通过扫描线sl输入的扫描信号sn而将通过数据线dl输入的数据信号dm传输到驱动薄膜晶体管td。
存储电容器cst连接到开关薄膜晶体管ts和驱动电压线pl，并且存储与从开关薄膜晶体管ts传输的电压和供应到驱动电压线pl的第一电力电压elvdd之间的差对应的电压。
驱动薄膜晶体管td连接到驱动电压线pl和存储电容器cst，并且可以响应于存储在存储电容器cst中的电压来控制从驱动电压线pl流过有机发光二极管oled的驱动电流。有机发光二极管oled可以通过使用驱动电流发射具有亮度(例如，与驱动电流对应的预定亮度)的光。
虽然在图3中示出了像素电路pc包括两个薄膜晶体管和一个存储电容器，但是本公开不限于此。例如，如图4中所示，像素电路pc可以包括七个薄膜晶体管和一个存储电容器。虽然在图4中示出了像素电路pc包括一个存储电容器，但是在其他实施例中，像素电路pc可以包括两个或更多个存储电容器。
参照图4，像素p包括像素电路pc和连接到像素电路pc的有机发光二极管oled。像素电路pc可以包括多个薄膜晶体管和存储电容器。薄膜晶体管和存储电容器可以连接到信号线sl、sl-1、el和dl、初始化电压线vl以及驱动电压线pl。
虽然在图4中示出了像素p连接到信号线sl、sl-1、el和dl、初始化电压线vl以及驱动电压线pl，但是其他实施例不限于此。在一个或更多个实施例中，信号线sl、sl-1、el和dl、初始化电压线vl以及驱动电压线pl中的至少一条可以由相邻的像素共享。
信号线包括扫描线sl、前一扫描线sl-1、发射控制线el和数据线dl，扫描线sl传输扫描信号sn，前一扫描线sl-1传输前一扫描信号sn-1至第一初始化薄膜晶体管t4并传输至第二初始化薄膜晶体管t7，发射控制线el传输发射控制信号en至操作控制薄膜晶体管t5并传输至发射控制薄膜晶体管t6，数据线dl与扫描线sl交叉并传输数据信号dm。驱动电压线pl将驱动电压elvdd传输到驱动薄膜晶体管t1，初始化电压线vl传输用于使驱动薄膜晶体管t1和有机发光二极管oled的像素电极210初始化的初始化电压vint。
驱动薄膜晶体管t1的驱动栅电极g1连接到存储电容器cst的底电极ce1，驱动薄膜晶体管t1的驱动源电极s1通过操作控制薄膜晶体管t5连接到驱动电压线pl，并且驱动薄膜晶体管t1的驱动漏电极d1通过发射控制薄膜晶体管t6电连接到有机发光二极管oled的像素电极210(见图6)。驱动薄膜晶体管t1根据开关薄膜晶体管t2的开关操作接收数据信号dm，并将驱动电流ioled供应到有机发光二极管oled。
开关薄膜晶体管t2的开关栅电极g2连接到扫描线sl，开关薄膜晶体管t2的开关源电极s2连接到数据线dl，并且开关薄膜晶体管t2的开关漏电极d2连接到驱动薄膜晶体管t1的驱动源电极s1，还通过操作控制薄膜晶体管t5连接到驱动电压线pl。开关薄膜晶体管t2响应于通过扫描线sl传输的扫描信号sn而导通，并且执行用于将通过数据线dl传输的数据信号dm传输到驱动薄膜晶体管t1的驱动源电极s1的开关操作。
补偿薄膜晶体管t3的补偿栅电极g3连接到扫描线sl，补偿薄膜晶体管t3的补偿源电极s3连接到驱动薄膜晶体管t1的驱动漏电极d1并且还通过发射控制薄膜晶体管t6连接到有机发光二极管oled的像素电极210(见图6)，并且补偿薄膜晶体管t3的补偿漏电极d3连接到存储电容器cst的底电极ce1，连接到第一初始化薄膜晶体管t4的第一初始化漏电极d4并且连接到驱动薄膜晶体管t1的驱动栅电极g1。补偿薄膜晶体管t3响应于通过扫描线sl传输的扫描信号sn而导通，并且通过将驱动薄膜晶体管t1的驱动栅电极g1电连接到驱动漏电极d1来使驱动薄膜晶体管t1二极管连接。
第一初始化薄膜晶体管t4的第一初始化栅电极g4连接到前一扫描线sl-1，第一初始化薄膜晶体管t4的第一初始化源电极s4连接到第二初始化薄膜晶体管t7的第二初始化漏电极d7并连接到初始化电压线vl，第一初始化薄膜晶体管t4的第一初始化漏电极d4连接到存储电容器cst的底电极ce1，连接到补偿薄膜晶体管t3的补偿漏电极d3，并且连接到驱动薄膜晶体管t1的驱动栅电极g1。第一初始化薄膜晶体管t4响应于通过前一扫描线sl-1传输的前一扫描信号sn-1而导通，并且执行将初始化电压vint传输到驱动薄膜晶体管t1的驱动栅电极g1的初始化操作，从而使驱动薄膜晶体管t1的驱动栅电极g1的电压初始化。
操作控制薄膜晶体管t5的操作控制栅电极g5连接到发射控制线el，操作控制薄膜晶体管t5的操作控制源电极s5连接到驱动电压线pl，操作控制薄膜晶体管t5的操作控制漏电极d5连接到驱动薄膜晶体管t1的驱动源电极s1并且连接到开关薄膜晶体管t2的开关漏电极d2。
发射控制薄膜晶体管t6的发射控制栅电极g6连接到发射控制线el，发射控制薄膜晶体管t6的发射控制源电极s6连接到驱动薄膜晶体管t1的驱动漏电极d1并且连接到补偿薄膜晶体管t3的补偿源电极s3，发射控制薄膜晶体管t6的发射控制漏电极d6连接到第二初始化薄膜晶体管t7的第二初始化源电极s7并且连接到有机发光二极管oled的像素电极210。
操作控制薄膜晶体管t5和发射控制薄膜晶体管t6响应于通过发射控制线el传输的发射控制信号en而同时地或基本上同时地导通，以允许驱动电压elvdd传输到有机发光二极管oled，从而允许驱动电流ioled流过有机发光二极管oled。
第二初始化薄膜晶体管t7的第二初始化栅电极g7连接到前一扫描线sl-1，第二初始化薄膜晶体管t7的第二初始化源电极s7连接到发射控制薄膜晶体管t6的发射控制漏电极d6并且连接到有机发光二极管oled的像素电极210(见图6)，第二初始化薄膜晶体管t7的第二初始化漏电极d7连接到第一初始化薄膜晶体管t4的第一初始化源电极s4并且连接到初始化电压线vl。第二初始化薄膜晶体管t7响应于通过前一扫描线sl-1传输的前一扫描信号sn-1而导通，并使有机发光二极管oled的像素电极210初始化。
虽然图4示出了其中第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7连接到前一扫描线sl-1的情况，但是其他实施例不限于此。在一个或更多个实施例中，第一初始化薄膜晶体管t4可以连接到前一扫描线sl-1并且响应于前一扫描信号sn-1而被驱动，第二初始化薄膜晶体管t7可以连接到单独的信号线(例如，下一扫描线)并且响应于通过单独的信号线传输的信号而被驱动。
存储电容器cst的顶电极ce2连接到驱动电压线pl，有机发光二极管oled的对电极230(见图6)连接到共电压elvss。因此，有机发光二极管oled可以从驱动薄膜晶体管t1接收驱动电流ioled，并且可以发光以由此显示图像。
虽然在图4中示出了补偿薄膜晶体管t3和第一初始化薄膜晶体管t4均具有双栅电极，但是在其他实施例中补偿薄膜晶体管t3和第一初始化薄膜晶体管t4均可以具有一个栅电极。
图5是根据一个或更多个实施例的像素p的像素电路pc的布置图，图6是沿着图5的线i-i'和ii-ii'截取的像素电路pc的剖视图。这里，第一导电层104可以是发射控制线el，第二导电层106可以是电极电压线hl，第三导电层108可以是数据线dl。
参照图5，驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7沿着半导体层1130布置。
半导体层1130布置在其上形成有缓冲层的基底之上，缓冲层包括无机绝缘材料。在一些实施例中，半导体层1130可以包括低温多晶硅(ltps)。因为多晶硅具有高电子迁移率(例如，100cm2/vs或更大)、低功耗和优异的可靠性，所以多晶硅可以用作显示装置1中的薄膜晶体管的半导体层。然而，本公开不限于此。在一个或更多个实施例中，半导体层1130可以包括非晶硅(a-si)和/或氧化物半导体。多个薄膜晶体管的一些半导体层可以包括ltps，其他半导体层可以包括a-si和/或氧化物半导体。
半导体层1130的一些区域可以与驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7的半导体层对应。换言之，驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7的半导体层可以彼此连接，并且可以具有在各个方向上弯曲的形状。
半导体层1130可以包括沟道区、源区和漏区，源区和漏区分别在沟道区的相对侧上。可以理解的是，源区和漏区分别是源电极和漏电极。在下文中，为了便于描述，源区和漏区分别被称为源电极和漏电极。
驱动薄膜晶体管t1包括驱动栅电极g1、驱动源电极s1和驱动漏电极d1，驱动栅电极g1与驱动沟道区叠置，驱动源电极s1和驱动漏电极d1分别位于驱动沟道区的相对侧上。与驱动栅电极g1叠置的驱动沟道区可以通过具有以各种形状弯曲的结构而在狭窄空间中形成长沟道长度。在其中驱动沟道区的长度长的情况下，栅极电压的驱动范围变宽，并且可以更精细或精确地控制从有机发光二极管oled发射的光的灰度，因此，可以改善显示质量。
开关薄膜晶体管t2包括开关栅电极g2、开关源电极s2和开关漏电极d2，开关栅电极g2与开关沟道区叠置，开关源电极s2和开关漏电极d2分别位于开关沟道区的相对侧上。开关漏电极d2可以连接到驱动源电极s1。
补偿薄膜晶体管t3为双薄膜晶体管，并且可以包括补偿栅电极g3、补偿源电极s3和补偿漏电极d3，补偿栅电极g3与两个补偿沟道区叠置，补偿源电极s3和补偿漏电极d3分别位于补偿沟道区的相对侧上。补偿薄膜晶体管t3可以通过下面描述的节点连接线1174连接到驱动薄膜晶体管t1的驱动栅电极g1。
第一初始化薄膜晶体管t4为双薄膜晶体管，并且可以包括第一初始化栅电极g4、第一初始化源电极s4和第一初始化漏电极d4，第一初始化栅电极g4与两个第一初始化沟道区叠置，第一初始化源电极s4和第一初始化漏电极d4分别位于第一初始化沟道区的相对侧上。
操作控制薄膜晶体管t5可以包括操作控制栅电极g5、操作控制源电极s5和操作控制漏电极d5，操作控制栅电极g5与操作控制沟道区叠置，操作控制源电极s5和操作控制漏电极d5分别位于操作控制沟道区的相对侧上。操作控制漏电极d5可以连接到驱动源电极s1。
发射控制薄膜晶体管t6可以包括发射控制栅电极g6、发射控制源电极s6和发射控制漏电极d6，发射控制栅电极g6与发射控制沟道区叠置，发射控制源电极s6和发射控制漏电极d6分别位于发射控制沟道区的相对侧上。发射控制源电极s6可以连接到驱动漏电极d1。
第二初始化薄膜晶体管t7可以包括第二初始化栅电极g7、第二初始化源电极s7和第二初始化漏电极d7，第二初始化栅电极g7与第二初始化沟道区叠置，第二初始化源电极s7和第二初始化漏电极d7分别位于第二初始化沟道区的相对侧上。
上述薄膜晶体管可以连接到信号线sl和sl-1、第一导电层104、第三导电层108、初始化电压线vl和驱动电压线pl。
扫描线sl、前一扫描线sl-1、第一导电层104和驱动栅电极g1可以布置在半导体层1130之上且绝缘层位于它们之间。
扫描线sl可以在第一方向上延伸。扫描线sl的一些区域可以分别与开关栅电极g2和补偿栅电极g3对应。例如，扫描线sl的与开关薄膜晶体管t2和补偿薄膜晶体管t3叠置的区域可以分别是开关栅电极g2和补偿栅电极g3。
前一扫描线sl-1可以在第一方向上延伸，并且前一扫描线sl-1的一些区域可以分别与第一初始化栅电极g4和第二初始化栅电极g7对应。例如，前一扫描线sl-1的与第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7的沟道区叠置的区域可以分别是第一初始化栅电极g4和第二初始化栅电极g7。
第一导电层104可以在第一方向上延伸并且包括在与第一方向垂直交叉的第二方向上突出的突起104a。第一导电层104的一些区域可以分别与操作控制栅电极g5和发射控制栅电极g6对应。例如，第一导电层104的与操作控制薄膜晶体管t5和发射控制薄膜晶体管t6的沟道区叠置的区域可以分别是操作控制栅电极g5和发射控制栅电极g6。
驱动栅电极g1是浮置电极，并且可以通过节点连接线1174连接到补偿薄膜晶体管t3。
第二导电层106可以布置在扫描线sl、前一扫描线sl-1、第一导电层104和驱动栅电极g1之上且绝缘层位于它们之间。
第二导电层106可以在第一方向上延伸以便与下面描述的第三导电层108和驱动电压线pl交叉，并且可以包括与突起104a对应(例如，部分地围绕)的凹槽106a。第二导电层106的一部分可以覆盖驱动栅电极g1的至少一部分，并且可以与驱动栅电极g1共同地构成存储电容器cst。例如，驱动栅电极g1可以用作存储电容器cst的底电极ce1，第二导电层106的一部分可以用作存储电容器cst的顶电极ce2。
存储电容器cst的顶电极ce2电连接到驱动电压线pl。关于这一点，第二导电层106可以通过第一接触孔cnt1连接到布置在第二导电层106之上的驱动电压线pl。因此，第二导电层106可以具有与驱动电压线pl的电压电平相同的电压电平(恒定电压)。例如，第二导电层106可以具有 5v的恒定电压。可以理解的是，第二导电层106是横向方向上的驱动电压线。
因为驱动电压线pl在第二方向上延伸，并且因为电连接到驱动电压线pl的第二导电层106在与第二方向交叉的第一方向上延伸，所以多条驱动电压线pl和多个第二导电层106可以在显示区域da中构成网状结构。
第三导电层108、驱动电压线pl、初始化连接线1173和节点连接线1174可以布置在第二导电层106之上且绝缘层位于它们之间。
第三导电层108可以在第二方向上延伸，并且可以与第一导电层104的突起104a叠置。例如，第一导电层104的在第二方向上突出的突起104a可以与第三导电层108叠置，并且可以用作用于减少或防止第三导电层108对其他布线的影响的屏蔽电极。第三导电层108可以通过接触孔1154连接到开关薄膜晶体管t2的开关源电极s2。第三导电层108的一部分可以是开关源电极s2。
驱动电压线pl可以在第二方向上延伸，并且可以如上面描述的通过第一接触孔cnt1连接到第二导电层106。此外，驱动电压线pl可以通过接触孔1155连接到操作控制薄膜晶体管t5。驱动电压线pl可以通过接触孔1155连接到操作控制源电极s5。
初始化连接线1173的一端可以通过接触孔1152连接到第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7，初始化连接线1173的另一端可以通过接触孔1151连接到初始化电压线vl。
节点连接线1174的一端可以通过接触孔1156连接到补偿漏电极d3，并且节点连接线1174的另一端可以通过接触孔1157连接到驱动栅电极g1。
初始化电压线vl可以布置在第三导电层108、驱动电压线pl、初始化连接线1173和节点连接线1174之上且绝缘层位于它们之间。
初始化电压线vl可以在第一方向上延伸，并且可以通过初始化连接线1173连接到第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7。初始化电压线vl可以具有恒定电压(例如，-2v)。
初始化电压线vl可以与其上布置有有机发光二极管oled的像素电极210(见图6)的层布置在同一层上，并且可以包括与像素电极210的材料相同的材料。像素电极210可以连接到发射控制薄膜晶体管t6。像素电极210可以通过第三接触孔cnt3连接到连接金属1175，并且连接金属1175可以通过第二接触孔cnt2连接到发射控制漏电极d6。
虽然在图5中示出了初始化电压线vl与其上布置有像素电极210的层布置在同一层上，但是在其他实施例中，初始化电压线vl可以与其上布置有第二导电层106的层布置在同一层上。
在下文中，根据堆叠顺序描述根据一个或更多个实施例的显示装置1的结构。在图6中，主要描述了驱动薄膜晶体管t1、发射控制薄膜晶体管t6和存储电容器cst的结构，并且可以省略一些构件。
根据一个或更多个实施例的显示装置1包括基底100、包括第一半导体层和第一栅电极的第一薄膜晶体管、包括第二半导体层和第二栅电极的第二薄膜晶体管、包括底电极ce1和顶电极ce2的存储电容器cst、第一导电层104、第二导电层106以及第三导电层108。第一薄膜晶体管可以是驱动薄膜晶体管t1，第二薄膜晶体管可以是发射控制薄膜晶体管t6，第一半导体层可以是驱动薄膜晶体管t1的半导体层a1，第二半导体层可以是发射控制薄膜晶体管t6的半导体层a6，第一栅电极可以是驱动薄膜晶体管t1的驱动栅电极g1，第二栅电极可以是发射控制薄膜晶体管t6的发射控制栅电极g6。
此外，显示装置1还可以包括包含缓冲层101、栅极绝缘层103、第一绝缘层105、第二绝缘层107和平坦化层113的各种绝缘层。
基底100可以包括玻璃或聚合物树脂。聚合物树脂可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和/或乙酸丙酸纤维素。包括聚合物树脂的基底100可以是柔性的、可卷曲的或可弯曲的。在一些实施例中，基底100可以具有包括包含上面的聚合物树脂的层和无机层的多层结构。
缓冲层101位于基底100上，可以减少或阻挡异物、湿气或外部空气从基底100下方渗透，并且可以在基底100上提供平坦表面。缓冲层101可以包括无机材料(诸如氧化物或氮化物)、有机材料或有机/无机复合材料，并且可以包括包含无机材料和有机材料的单层或多层。在一些实施例中，可以在基底100与缓冲层101之间进一步布置阻挡外部空气的渗透的阻挡层。
半导体层a1和a6布置在缓冲层101上，栅电极g1和g6分别布置在半导体层a1和a6之上且栅极绝缘层103位于它们之间。栅电极g1和g6可以包括包含钼(mo)、铝(al)、铜(cu)和钛(ti)中的至少一种的单层或多层。在一个或更多个实施例中，栅电极g1和g6可以是mo的单层。扫描线sl(见图5)、前一扫描线sl-1和第一导电层104可以与其上布置有栅电极g1和g6的层布置在同一层上。也就是说，栅电极g1和g6、扫描线sl(见图5)、前一扫描线sl-1以及第一导电层104可以布置在栅极绝缘层103上。在一个或更多个实施例中，第一导电层104可以包括第一栅电极或第二栅电极。例如，第一导电层104可以包括驱动薄膜晶体管t1的驱动栅电极g1或发射控制薄膜晶体管t6的发射控制栅电极g6。
栅极绝缘层103可以包括氧化硅(sio2)、氮化硅(sinx)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和过氧化锌(zno2)中的至少一种。
第一绝缘层105可以覆盖栅电极g1和g6。第一绝缘层105可以包括氧化硅(sio2)、氮化硅(sinx)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和过氧化锌(zno2)中的至少一种。
存储电容器cst的底电极ce1可以与驱动薄膜晶体管t1的驱动栅电极g1设置为一个整体。例如，驱动薄膜晶体管t1的驱动栅电极g1可以用作存储电容器cst的底电极ce1。
存储电容器cst的顶电极ce2与底电极ce1叠置且第一绝缘层105位于它们之间。在这种情况下，第一绝缘层105可以用作存储电容器cst的介电层。顶电极ce2可以包括包含导电材料的单层或多层，所述导电材料包括钼(mo)、铝(al)、铜(cu)和钛(ti)。例如，顶电极ce2可以包括mo的单层或mo/al/mo的多层。例如，顶电极ce2可以包括与第二导电层106的材料相同的材料。
虽然在图6中示出了存储电容器cst与驱动薄膜晶体管t1叠置，但是其他实施例不限于此。例如，存储电容器cst可以不与驱动薄膜晶体管t1叠置。可以进行各种修改。
顶电极ce2可以用作第二导电层106。例如，第二导电层106的一部分可以用作存储电容器cst的顶电极ce2。
第二绝缘层107可以覆盖顶电极ce2。第二绝缘层107可以包括氧化硅(sio2)、氮化硅(sinx)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和过氧化锌(zno2)中的至少一种。虽然在图6中示出了第二绝缘层107包括单层，但是第二绝缘层107可以包括多层结构。
第三导电层108、驱动电压线pl和连接金属1175可以布置在第二绝缘层107上。第三导电层108、驱动电压线pl和连接金属1175可以包括包含导电材料的单层或多层，所述导电材料包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)。例如，第三导电层108、驱动电压线pl和连接金属1175可以包括ti/al/ti的多层结构。
存储电容器cst的顶电极ce2可以通过限定在第二绝缘层107中的第一接触孔cnt1连接到驱动电压线pl。这可以意味着第二导电层106可以通过第一接触孔cnt1连接到驱动电压线pl。因此，第二导电层106可以具有与驱动电压线pl的电压电平相同的电压电平(恒定电压)。
连接金属1175可以通过穿过第二绝缘层107、第一绝缘层105和栅极绝缘层103的第二接触孔cnt2连接到发射控制薄膜晶体管t6的半导体层a6。发射控制薄膜晶体管t6可以通过连接金属1175电连接到有机发光二极管oled的像素电极210。
平坦化层113位于第三导电层108、驱动电压线pl和连接金属1175上。有机发光二极管oled位于平坦化层113上。
平坦化层113可以布置在第二绝缘层107上。平坦化层113使像素电路pc的顶表面平坦化，以使有机发光二极管oled将位于其上的表面平坦化。
平坦化层113可以包括通用聚合物(诸如苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps))、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物和/或它们的共混物。平坦化层113可以包括无机材料。平坦化层113可以包括氧化硅(sio2)、氮化硅(sinx)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和过氧化锌(zno2)中的至少一种。在其中平坦化层113包括无机材料的情况下，可以根据情况执行化学平坦化抛光。平坦化层113可以包括有机材料和无机材料两者。
像素电极210可以布置在平坦化层113上。像素电极210可以包括(半)透明电极或反射电极。在一个或更多个实施例中，像素电极210可以包括反射层和在反射层上的透明电极层或半透明电极层，反射层包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)和/或它们的混合物。透明电极层或半透明电极层可以包括氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)中的至少一种。在一个或更多个实施例中，像素电极210可以具有ito/ag/ito的堆叠结构。
像素限定层180可以布置在平坦化层113上。像素限定层180可以通过包括暴露像素电极210的中心部分的开口来限定像素p的发射区域。此外，像素限定层180可以通过增加像素电极210的边缘与像素电极210之上的对电极230之间的距离来防止在像素电极210的边缘处发生电弧等。像素限定层180可以包括有机绝缘材料，诸如聚酰亚胺、聚酰胺、丙烯酸树脂、bcb、hmdso和酚醛树脂。像素限定层180可以通过诸如旋涂的方法形成。
在一些实施例中，间隔件可以布置在像素限定层180上。间隔件可以防止有机发光二极管oled在使用掩模的制造工艺期间由于掩模的下垂而被损坏。间隔件可以包括包含有机绝缘材料(诸如聚酰亚胺、聚酰胺、丙烯酸树脂、bcb、hmdso和酚醛树脂)的单层或多层。间隔件可以通过诸如旋涂的方法形成。
中间层220可以布置在像素电极210的被像素限定层180暴露的部分上。中间层220可以包括发射层，并且还包括在发射层下和上的功能层，所述功能层包括空穴传输层(htl)、空穴注入层(hil)、电子传输层(etl)和电子注入层(eil)。
发射层可以包括包含发射红光、绿光、蓝光或白光的荧光材料或磷光材料的有机材料。发射层可以包括低分子量有机材料和/或聚合物有机材料。
在其中发射层包括低分子量材料的情况下，中间层220可具有其中hil、htl、发射层(eml)、etl、eil等以单个或复合构造堆叠的结构。中间层220可以包括各种有机材料(诸如酞菁铜(cupc)、n,n'-二(萘-1-基)-n,n'-二苯基-联苯胺(npb)和/或三-8-羟基喹啉铝(alq3))作为低分子量材料。这些层可以通过真空沉积形成。
在其中发射层包括聚合物材料的情况下，中间层220可以具有通常包括htl和eml的结构。在这种情况下，htl可以包括聚(3,4-乙撑二氧噻吩)(pedot)，eml可以包括诸如聚对苯乙炔(polyphenylenevinylene)(ppv)类材料和聚芴类材料的聚合物材料。发射层可以通过丝网印刷、喷墨印刷、激光诱导热成像(liti)等形成。
像素电极210可以被设置为多个像素电极，中间层220可以被布置为分别与多个像素电极210对应。然而，其他实施例不限于此。中间层220可以包括遍及多个像素电极210为一个整体的层。可以进行各种修改。在一个或更多个实施例中，中间层220可以被布置为分别与多个像素电极210对应，并且除了中间层220之外的功能层可以作为一个整体设置为遍及多个像素电极210。
对电极230可以布置在中间层220上。对电极230可以布置在中间层220上，并且可以完全覆盖中间层220。
对电极230可以布置在显示区域da中并且布置在显示区域da的整个表面上。也就是说，对电极230可以设置为一个整体以覆盖多个像素p。
对电极230可以包括透明电极或反射电极。在一个或更多个实施例中，对电极230可以是透明电极或半透明电极，并且可以包括具有小逸出功且包括锂(li)、钙(ca)、氟化锂(lif)/ca、lif/铝(al)、al、银(ag)、镁(mg)和它们的混合物中的至少一种的金属薄层。此外，还可以在金属薄层上布置透明导电氧化物(tco)层，tco层包括ito、izo、zno和/或in2o3。
在其中像素电极210包括反射电极并且对电极230包括透明电极的情况下，从中间层220发射的光朝向对电极230发射，因此显示装置1可以是顶部发射型显示装置。
在一个或更多个实施例中，在其中像素电极210包括透明电极或半透明电极，并且其中对电极230包括反射电极的情况下，从中间层220发射的光朝向基底100发射，因此显示装置1可以是底部发射型显示装置。然而，实施例不限于此，显示装置1可以是在包括显示装置1的顶侧和底侧的两个方向上发射光的双发射型显示装置。
图7是根据一个或更多个实施例的显示装置1中的仅图5的构造的一部分的布置图，图8是沿着图7的线iii-iii'截取的剖视图，图9是根据一个或更多个实施例的显示装置1中的仅图5的构造的一部分的布置图，图10是沿着图9的线iv-iv'截取的剖视图。
与图5一样，在图7和图9中，可以布置驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6、第二初始化薄膜晶体管t7、扫描线sl、前一扫描线sl-1、存储电容器cst、驱动电压线pl、初始化连接线1173、节点连接线1174和初始化电压线vl。为了便于描述，在图7和图9中简要地示出了元件。
参照图7至图10，第一导电层104可以布置在根据一个或更多个实施例的显示装置1的栅极绝缘层103上。第一导电层104可以在平面上在第一方向上延伸，可以布置在显示区域da中，并且具有在与第一方向垂直交叉的第二方向上突出的突起104a。
第一绝缘层105可以布置在第一导电层104上，第二导电层106可以布置在第一绝缘层105上。第二导电层106可以在平面上在第一方向上延伸，可以布置在第一绝缘层105上，并且可以具有与第一导电层104的突起104a对应的凹槽106a。第二导电层106的凹槽106a可以在第一方向和第二方向上与第一导电层104的突起104a分开。
第二绝缘层107可以布置在第二导电层106上，第三导电层108可以布置在第二绝缘层107上。第三导电层108可以在平面上在第二方向上延伸，可以布置在第二绝缘层107上，并且可以与第一导电层104的突起104a叠置。此外，第三导电层108可以与第二导电层106的至少一部分叠置。
可以通过减小其中第二导电层106与第三导电层108叠置的部分防止线串扰在高速驱动期间被观察到或注意到，并且可以因此减小形成在第二导电层106与第三导电层108之间的电容器的电容。因为第一导电层104与第三导电层108叠置，从而第一导电层104用作屏蔽电极，所以可以减少或防止平面串扰的可见性。
图11是根据一个或更多个实施例的显示装置1中的仅图5的构造的一部分的布置图，图12是沿着图11的线v-v'截取的剖视图。
与图5一样，在图11中，可以布置驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6、第二初始化薄膜晶体管t7、扫描线sl、前一扫描线sl-1、存储电容器cst、驱动电压线pl、初始化连接线1173、节点连接线1174和初始化电压线vl。为了便于描述，在图11中简要地示出了元件。
参照图11和图12，根据一个或更多个实施例的显示装置1的第一导电层104的突起104a在第一方向上的宽度可以比第二导电层106的凹槽106a在第一方向上的宽度大。例如，第一导电层104的突起104a可以具有在第一方向上的第一宽度w1，第二导电层106的凹槽106a可以具有在第一方向上并且比第一宽度w1小的第二宽度w2。因此，第一导电层104的突起104a可以在第一方向上与第二导电层106的至少一部分叠置。
第一导电层104的突起104a在第二方向上的宽度或长度可以比第二导电层106的凹槽106a在第二方向上的宽度或长度大。例如，第一导电层104的突起104a可以具有在第二方向上的第三宽度w3，第二导电层106的凹槽106a可以具有在第二方向上并且比第三宽度w3小的第四宽度w4。因此，第一导电层104的突起104a可以在第二方向上与第二导电层106的至少一部分叠置。
因为第一导电层104的突起104a与第二导电层106的至少一部分叠置，所以第一导电层104的突起104a可以用作使第二导电层106的彼此间隔开且第二导电层106的凹槽106a位于它们之间的部分电连接的桥接电极。
在一个或更多个实施例中，第二导电层106可以不包括凹槽106a，并且当在平面上观看时，第二导电层106的部分可以彼此间隔开且第三导电层108位于它们之间。第二导电层106的彼此间隔开且第三导电层108位于它们之间的部分可以与第一导电层104至少部分地彼此叠置。因为第二导电层106的彼此间隔开且第三导电层108位于它们之间的部分与第一导电层104的至少一部分叠置，所以第一导电层104可以用作使第二导电层106的彼此间隔开的部分电连接的桥接电极。
根据一个或更多个实施例的显示装置1包括基底100、发射控制线104、第一绝缘层105、电极电压线106、数据线108和第二绝缘层107，基底100包括其中布置有显示元件的显示区域da，发射控制线104在平面上在第一方向上延伸并且包括在与第一方向交叉的第二方向上突出的突起104a，第一绝缘层105布置在发射控制线104上，电极电压线106在平面上在第一方向上延伸、布置在第一绝缘层105上并且包括可以在第一方向和第二方向上与发射控制线104的突起104a间隔开的凹槽106a，数据线108在平面上在第二方向上延伸、布置在电极电压线106上并且被发射控制线104的突起104a屏蔽，第二绝缘层107布置在电极电压线106与数据线108之间。
在其中根据现有技术的显示装置被高速驱动的情况下，由于形成在电极电压线106与数据线108之间的电容，线串扰会被看到。为了解决上面的问题，一个或更多个实施例可以通过减小其中电极电压线106与数据线108叠置的部分来防止原本由于形成在电极电压线106与数据线108之间的电容而可见的线串扰。在一个或更多个实施例中，电极电压线106可以与数据线108的至少一部分叠置。
此外，在其中减小电极电压线106与数据线108叠置的部分的情况下，由于数据线108被浮置而可以看到平面串扰。因此，公开的实施例可以通过减小其中电极电压线106与数据线108叠置的部分并且通过用发射控制线104屏蔽数据线108来防止看到平面串扰。
在一个或更多个实施例中，可以进一步包括布置在显示区域da中并且包括第一半导体层和与第一半导体层绝缘的第一栅电极的第一薄膜晶体管以及布置在显示区域da中并且包括第二半导体层和与第二半导体层绝缘的第二栅电极的第二薄膜晶体管，其中，第一薄膜晶体管可以是驱动薄膜晶体管t1，第二薄膜晶体管可以是发射控制薄膜晶体管t6，第一半导体层可以是驱动薄膜晶体管t1的半导体层a1，第二半导体层可以是发射控制薄膜晶体管t6的半导体层a6，第一栅电极可以是驱动薄膜晶体管t1的驱动栅电极g1，第二栅电极可以是发射控制薄膜晶体管t6的发射控制栅电极g6。
第一栅电极和第二栅电极可以与其上布置有发射控制线104的层布置在同一层上。在一个或更多个实施例中，发射控制线104可以包括第一栅电极或第二栅电极。第一导电层104可以包括第一栅电极和第二栅电极。例如，第一导电层104可以包括驱动薄膜晶体管t1的驱动栅电极g1或发射控制薄膜晶体管t6的发射控制栅电极g6。
可以进一步设置包括底电极ce1和顶电极ce2的存储电容器cst，底电极ce1包括与第一栅电极的材料相同的材料，顶电极ce2包括与电极电压线106的材料相同的材料。
为了解决在根据现有技术的显示装置被高速驱动的同时串扰被观看到的问题，这里公开的实施例可以提供一种显示装置，该显示装置通过减小其中电极电压线与数据线叠置的部分并且通过允许发射控制线与数据线叠置而减少或防止串扰的可见性并具有改善的可靠性。
到目前为止，虽然仅主要描述了显示装置，但是本公开不限于此。例如，制造该显示装置的方法也属于本公开的范围。
实施例可以提供一种显示装置，该显示装置通过减小其中第二导电层与第三导电层叠置的部分并通过允许第一导电层与第三导电层叠置而减少或防止高速驱动期间的串扰可见性且还具有改善的可靠性。然而，本公开的范围不受该效果的限制。
应理解的是，这里描述的实施例应仅在描述性意义上而不是出于限制的目的来考虑。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离由其中包括其功能等同物的权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
1.一种显示装置，所述显示装置包括：
基底，包括其中布置有显示元件的显示区域；
第一导电层，在平面上在第一方向上延伸，位于所述显示区域中，并且包括在与所述第一方向交叉的第二方向上突出的突起；
第一绝缘层，在所述第一导电层上；
第二导电层，在平面上在所述第一方向上延伸，位于所述第一绝缘层上，并且限定与所述第一导电层的所述突起叠置的凹槽；
第二绝缘层，在所述第二导电层上；以及
第三导电层，在平面上在所述第二方向上延伸，位于所述第二绝缘层上，并且与所述第一导电层的所述突起叠置。
2.根据权利要求1所述的显示装置，其中，所述第一导电层的所述突起与所述第二导电层的部分地限定所述第二导电层的所述凹槽的第一边缘在所述第一方向上分开。
3.根据权利要求2所述的显示装置，其中，所述第一导电层的所述突起与所述第二导电层的部分地限定所述第二导电层的所述凹槽的第二边缘在所述第二方向上分开。
4.根据权利要求1所述的显示装置，其中，所述第一导电层的所述突起在所述第一方向上的宽度比所述第二导电层的所述凹槽在所述第一方向上的宽度大。
5.根据权利要求4所述的显示装置，其中，所述第一导电层的所述突起在所述第一方向上与所述第二导电层的至少一部分叠置。
6.根据权利要求1所述的显示装置，其中，所述第一导电层的所述突起在所述第二方向上的长度比所述第二导电层的所述凹槽在所述第二方向上的长度大。
7.根据权利要求6所述的显示装置，其中，所述第一导电层的所述突起在所述第二方向上与所述第二导电层的至少一部分叠置。
8.根据权利要求1所述的显示装置，其中，所述第三导电层与所述第二导电层的至少一部分叠置。
9.根据权利要求1所述的显示装置，所述显示装置还包括在所述显示区域中的第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体层和与所述第一半导体层绝缘的第一栅电极。
10.根据权利要求9所述的显示装置，其中，所述第一栅电极与所述第一导电层在同一层上。
11.根据权利要求9所述的显示装置，所述显示装置还包括存储电容器，所述存储电容器包括底电极和在所述底电极之上的顶电极，
其中，所述底电极包括与所述第一栅电极的材料相同的材料，并且
其中，所述顶电极包括与所述第二导电层的材料相同的材料。
12.根据权利要求1所述的显示装置，所述显示装置还包括与所述第三导电层在同一层上的驱动电压线，
其中，所述驱动电压线通过第一接触孔连接到所述第二导电层。
13.根据权利要求1所述的显示装置，所述显示装置还包括在所述显示区域中的第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体层和与所述第二半导体层绝缘的第二栅电极。
14.根据权利要求13所述的显示装置，所述显示装置还包括在所述第二绝缘层上的连接金属，
其中，所述连接金属与所述第三导电层在同一层上。
15.一种显示装置，所述显示装置包括：
基底，包括其中布置有显示元件的显示区域；
发射控制线，在平面上在第一方向上延伸，位于所述显示区域中，并且包括在与所述第一方向交叉的第二方向上突出的突起；
第一绝缘层，在所述发射控制线上；
电极电压线，在平面上在所述第一方向上延伸，位于所述第一绝缘层上，并且限定在所述第一方向和所述第二方向上与所述发射控制线的所述突起间隔开的凹槽；
数据线，在平面上在所述第二方向上延伸，位于所述电极电压线上，并且被所述发射控制线的所述突起屏蔽；以及
第二绝缘层，在所述电极电压线与所述数据线之间。
16.根据权利要求15所述的显示装置，其中，所述数据线与所述电极电压线的至少一部分叠置。
17.根据权利要求15所述的显示装置，所述显示装置还包括在所述显示区域中的第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体层和与所述第一半导体层绝缘的第一栅电极。
18.根据权利要求17所述的显示装置，其中，所述第一栅电极与所述发射控制线在同一层上。
19.根据权利要求17所述的显示装置，所述显示装置还包括存储电容器，所述存储电容器包括底电极和在所述底电极之上的顶电极，
其中，所述底电极包括与所述第一栅电极的材料相同的材料，并且
其中，所述顶电极包括与所述电极电压线的材料相同的材料。
20.根据权利要求15所述的显示装置，所述显示装置还包括在所述显示区域中的第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体层和与所述第二半导体层绝缘的第二栅电极。
技术总结