本公开中所述实施例内容涉及一种半导体技术，特别涉及一种半导体装置。
背景技术：
随着半导体技术的发展，电感器/变压器已应用于许多电子设备。以变压器为例，其两个线圈的圈数可能不同。而线圈的圈数将会影响到信号的耦合。
技术实现要素：
本公开的一些实施方式涉及一种半导体装置。半导体装置包含一第一线圈、一第二线圈以及一第三线圈。第二线圈相对于第一线圈设置。第三线圈用以感应第一线圈的信号。第三线圈与第一线圈于一投影平面的第一重叠面积大于第三线圈与第二线圈于投影平面的一第二重叠面积。
本公开的一些实施方式涉及一种半导体装置。半导体装置包含一第一线圈、一第二线圈以及一第三线圈。第三线圈用以感应该第一线圈的信号。第三线圈与第一线圈之间的一第一电容值大于第三线圈与第二线圈之间的一第二电容值。
综上所述，在本公开的半导体装置中，感应线圈(例如：第三线圈)与其中一线圈(例如：第一线圈)的重叠面积较大。因此，可在较不影响其他线圈(例如：第二线圈)的情况下，强化感应线圈与该其中一线圈(例如：第一线圈)间的耦合。
附图说明
为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图的说明如下：
图1是依照本公开一些实施例所示出的一半导体装置的示意图；
图2是依照本公开一些实施例所示出的图1中两个线圈的示意图；
图3是依照本公开一些实施例所示出的图1中一线圈的示意图；
图4是依照本公开一些实施例所示出的图3的线圈的分解图；
图5是依照本公开一些实施例所示出的一半导体装置的示意图；
图6是依照本公开一些实施例所示出的一半导体装置的示意图；
图7是依照本公开一些实施例所示出的一半导体装置的示意图；
图8a是一些相关技术的信号强度与频率的关系图；以及
图8b是依照本公开一些实施例所示出的信号强度与频率的关系图。
符号说明
100：半导体结构
120：第一线圈
121：第一走线
1211：第一端
1212：第二端
122：第二走线
1221：第一端
1222：第二端
123：第三走线
1231：第一端
1232：第二端
140：第二线圈
141：第一走线
1411：第一端
1412：第二端
142：第二走线
1421：第一端
1422：第二端
143：第三走线
1431：第一端
1432：第二端
144：第四走线
1441：第一端
1442：第二端
160：第三线圈
161：第一走线
1611：第一次走线
1612：第二次走线
162：第二走线
163：第三走线
164：第四走线
1641：第一次走线
1642：第二次走线
165：第五走线
166：第六走线
167：第七走线
500：半导体结构
560：第三线圈
561：第一走线
562：第二走线
600：半导体结构
660：第三线圈
661：第一走线
662：第二走线
700：半导体结构
720：第一线圈
740：第二线圈
760：第三线圈
761：主走线
762：突出部
c1：连接件
c2：连接件
c3：连接件
c4：连接件
v1：连接通孔
v2：连接通孔
v3：连接通孔
v4：连接通孔
v5：连接通孔
w1：线宽
x：方向
y：方向
具体实施方式
下文是举实施例配合附图作详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构运行的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。另外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
参考图1。图1是依照本公开一些实施例所示出的半导体结构100的示意图。以图1示例而言，半导体结构100包含第一线圈120、第二线圈140以及第三线圈160。第二线圈140相对第一线圈120设置。第三线圈160设置于第一线圈120以及第二线圈140的下方侧。
在一些实施例中，第一线圈120可协同第二线圈140运行为一变压器。在一些实施例中，第一线圈120以及第二线圈140可分别运行为两个电感器。
在一些实施例中，第一线圈120的圈数相异于第二线圈140的圈数。举例而言，第一线圈120的圈数小于第二线圈140的圈数。以图1示例而言，第一线圈120包含第一走线121、第二走线122以及第三走线123。第二线圈140包含第一走线141、第二走线142、第三走线143以及第四走线144。
参考图2。图2是依照本公开一些实施例所示出的图1中第一线圈120以及第二线圈140的示意图。
以图2示例而言，第一走线121的第一端1211可作为信号输入/输出端。第一走线121的第二端1212通过连接件c1以及多个连接通孔(via)v1耦接第二走线122的第一端1221。第二走线1222的第二端1222通过连接通孔v2耦接第三走线123的第一端1231。第三走线123的第二端1232可作为信号输入/输出端。
第一走线141的第一端1411可作为信号输入/输出端。第一走线141的第二端1412通过连接件c2以及多个连接通孔v3耦接第二走线142的第一端1421。第二走线142的第二端1422通过连接件c3以及多个连接通孔v4耦接第三走线143的第一端1431。第三走线143的第二端1432通过连接件c4以及多个连接通孔v5耦接第四走线144的第一端1441。第四走线144的第二端1442可作为信号输入/输出端。
上述第一线圈120以及第二线圈140的配置方式仅用于示例，各种适用的配置皆在本公开的范围中。
参考图3以及图4。图3是依照本公开一些实施例所示出的图1中第三线圈160的示意图。图4是依照本公开一些实施例所示出的图3的第三线圈160的分解图。第三线圈160可运行为一感应线圈，以感应(耦合)第一线圈120或第二线圈140上的信号。
以图3示例而言，第三线圈160包含第一走线161、第二走线162、第三走线163、第四走线164、第五走线165、第六走线166以及第七走线167。第三走线163耦接于第一走线161与第二走线162之间。第六走线166耦接于第四走线164与第五走线165之间。第七走线167耦接第一走线161以及第四走线164。
在一些实施例中，第一走线161、第二走线162、第三走线163、第四走线164、第五走线165、第六走线166设置于一金属层(例如：m6金属层)。第七走线167设置于另一金属层(例如：m5金属层)。
在一些实施例中，第一走线161、第二走线162、第三走线163、第四走线164、第五走线165、第六走线166的各者可为多层结构。换句话说，第一走线161、第二走线162、第三走线163、第四走线164、第五走线165、第六走线166的各者可由多个金属层堆叠形成。在一些实施例中，第一走线161、第二走线162、第三走线163、第四走线164、第五走线165、第六走线166的各者可为单层结构。
在一些实施例中，第二走线162、第三走线163、第五走线165以及第六走线166具有线宽w1。在一些实施例中，第一走线161包含第一次走线1611以及第二次走线1612。第四走线164包含第一次走线1641以及第二次走线1642。在一些实施例中，第一次走线1611、第二次走线1612、第一次走线1641以及第二次走线1642亦具有线宽w1。
在一些实施例中，第三线圈160的第一次走线1611、第二次走线1612、第一次走线1641以及第二次走线1642与第一线圈120对应设置。举例而言，再次参考图1，第三线圈160的第一走线161的第一次走线1611以及第二次走线1612设置于第一线圈120的第一走线121或第三走线123下方侧。第三线圈160的第四走线164的第一次走线1641以及第二次走线1642设置于第一线圈120的第一走线121或第三走线123下方侧。在这个情况下，第三线圈160与第一线圈120于一投影平面(方向x与方向y所形成的平面)的重叠面积大于第三线圈160与第二线圈140于此投影平面的重叠面积。等效而言，第三线圈160与第一线圈120之间的电容值大于第三线圈160与第二线圈140之间的电容值。
如前所述，第三线圈160可用以感应(耦合)第一线圈120或第二线圈140上的信号。在一些相关技术中，若采用一般的感应线圈，感应线圈与圈数较多的线圈之间的耦合较大，感应线圈与圈数较少的线圈之间的耦合较小。
相较于上述该些相关技术，在本公开中，第三线圈160与第一线圈120(圈数较少)的重叠面积较大，因此可在较不影响第二线圈140的情况下，强化第三线圈160与第一线圈120(圈数较少)之间的耦合。据此，本公开的半导体装置100可应用于一些特定的应用中。
以图1示例而言，第三线圈160与第一线圈120之间的重叠区域包含多个重叠区域。在一些实施例中，第三线圈160和第一线圈120之间的重叠面积与第三线圈160和第二线圈140之间的重叠面积的比例大于或等于1.5，但本公开不以此为限。在一些实施例中，当第三线圈160不与第二线圈140重叠时，第三线圈160与第一线圈120之间的重叠面积大于一预定面积。预定面积例如是实质上为10平方微米，但本公开同样不以此为限。
在一些实施例中，第一走线161的第一次走线1611与第二次走线1612之间可不具有间隙。也就是说，第一次走线1611与第二次走线1612可整合为单一个构件。相似地，在一些实施例中，第四走线164的第一次走线1641与第二次走线1642之间可不具有间隙。也就是说，第一次走线1641与第二次走线1642可整合为单一个构件。
参考图5。图5是依照本公开一些实施例所示出的半导体装置500的示意图。为了图面简洁以及易于了解，图5仅示出第三线圈560且省略了分别运行为两个电感或共同运行为变压器的第一线圈以及第二线圈。如上所述，图3中的第一次走线1611与第二次走线1612之间可不具有间隙，以形成图5中的第一走线561。图3中的第一次走线1641与第二次走线1642之间可不具有间隙，以形成图5中的第二走线562。以图5示例而言，第三线圈560中的第一走线561以及第二走线562设置于第三线圈560的外侧。第一走线561以及第二走线562具有第一线宽，第三线圈560中的其它走线具有第二线宽，且第一线宽大于第二线宽。
参考图6。图6是依照本公开一些实施例所示出的半导体装置600的示意图。为了图面简洁以及易于了解，图6仅示出第三线圈660且省略了分别运行为两个电感或共同运行为变压器的第一线圈以及第二线圈。为了图面简洁以及易于了解，图6仅示出第三线圈660且省略了分别运行为两个电感或共同运行为变压器的第一线圈以及第二线圈。图6的半导体装置600与图5的半导体装置500之间的主要差异在于，在图6的半导体装置600中，第三线圈660中具有较宽线宽的第一走线611以及第二走线612设置于第三线圈660的内侧。
参考图7。图7是依照本公开一些实施例所示出的半导体装置700的示意图。以图7示例而言，半导体装置700包含第一线圈720、第二线圈740以及第三线圈760。在一些实施例中，第一线圈720可协同第二线圈740运行为一变压器。在一些实施例中，第一线圈720以及第二线圈740可分别运行为两个电感器。
在半导体装置700中，第三线圈760的围绕第一线圈720以及第二线圈740设置。换句话说，第三线圈760设置于第一线圈720以及第二线圈740的外侧。
为了图面简洁以及易于了解，图7中的第一线圈720/第二线圈740仅示出了单圈绕线。实际上，在此例中，第一线圈720/第二线圈740的圈数为多个，且第一线圈720的圈数小于第二线圈740的圈数。
在一些实施例中，第三线圈760包含主走线761以及突出部762。突出部762可通过连接通孔连接主走线761。突出部762与第一线圈720(圈数较少)于投影平面(方向x与方向y所形成的平面)重叠，以强化第三线圈760与第一线圈720(圈数较少)之间的耦合。
在上述实施例中，第三线圈760是设置于第一线圈720的下方侧，且第三线圈760的主走线761是设置于第一线圈720以及第二线圈740的外侧。然而，本公开不以此为限。在一些其他的实施例中，第三线圈760亦可设置于第一线圈720以及第二线圈740其他侧。
参考图8a。图8a是一些相关技术的信号强度与频率的关系图。如前所述，在一些相关技术中，采用一般的感应线圈，感应线圈与圈数较多的线圈之间的耦合(信号强度)较大，感应线圈与圈数较少的线圈之间的耦合(信号强度)较小。
参考图8b。图8b是依照本公开一些实施例所示出的信号强度与频率的关系图。相较于上述该些相关技术，在本公开中，感应线圈(例如：第三线圈)与圈数较少线圈的重叠面积较大，因此可在较不影响圈数较多的线圈的情况下，强化感应线圈(例如：第三线圈)与圈数较少线圈之间的耦合(信号强度)，进而得到较少线圈却有较强耦合的结果。
综上所述，在本公开的半导体装置中，感应线圈(例如：第三线圈)与其中一线圈(例如：第一线圈)的重叠面积较大。因此，可在较不影响其他线圈(例如：第二线圈)的情况下，强化感应线圈与该其中一线圈(例如：第一线圈)间的耦合。
虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。
1.一种半导体装置，包含：
一第一线圈；
一第二线圈，相对于该第一线圈设置；以及
一第三线圈，用以感应该第一线圈的信号，其中该第三线圈与该第一线圈于一投影平面的一第一重叠面积大于该第三线圈与该第二线圈于该投影平面的一第二重叠面积。
2.如权利要求1所述的半导体装置，其中该第一线圈的圈数小于该第二线圈的圈数。
3.如权利要求2所述的半导体装置，其中该第一重叠面积与该第二重叠面积的比例大于或等于1.5。
4.如权利要求1所述的半导体装置，其中该第三线圈包含：
一第一走线；
一第二走线；
一第三走线，耦接于该第一走线与该第二走线之间；
一第四走线；
一第五走线；
一第六走线，耦接于该第四走线与该第五走线之间；以及
一第七走线，耦接该第一走线与该第四走线之间。
5.如权利要求4所述的半导体装置，其中该第二走线、该第三走线、该第五走线以及该第六走线具有一线宽，该第一走线以及该第四走线的各者具有一第一次走线以及一第二次走线，该第一次走线以及该第二次走线具有该线宽，且该第一次走线以及该第二次走线与该第一线圈于该投影平面重叠。
6.如权利要求4所述的半导体装置，其中该第一走线、该第二走线、该第三走线、该第四走线、该第五走线以及该第六走线设置于一第一金属层，且该第七走线设置于一第二金属层。
7.如权利要求4所述的半导体装置，其中该第一走线、该第二走线、该第三走线、该第四走线、该第五走线以及该第六走线为多层结构。
8.如权利要求1所述的半导体装置，其中该第三线圈中的第一部分走线具有一第一线宽，该第三线圈中的第二部分走线具有一第二线宽，其中该第一线宽大于该第二线宽。
9.如权利要求1所述的半导体装置，其中该第三线圈围绕该第一线圈以及该第二线圈。
10.一种半导体装置，包含：
一第一线圈；
一第二线圈，相对于该第一线圈设置；以及
一第三线圈，用以感应该第一线圈的信号，其中该第三线圈与该第一线圈之间的一第一电容值大于该第三线圈与该第二线圈之间的一第二电容值。
技术总结