本公开涉及半导体，更具体地涉及一种双栅薄膜晶体管及其制备方法。
背景技术：
1、目前，沟道层采用非晶态的氧化物半导体材料制备的薄膜晶体管(thin filmtransistor，以下简称tft)广泛应用于显示、存储、功率等多种领域。
2、在实现本公开发明构思的过程中，发明人发现，沟道层采用非晶态氧化物半导体材料制备的tft存在无法同时兼容低导通电阻和高击穿电压特性的技术问题。
技术实现思路
1、鉴于上述问题，本公开提供了双栅薄膜晶体管及其制备方法。
2、根据本公开的第一个方面，提供了一种双栅薄膜晶体管，包括：
3、底栅电极层，位于衬底上方；底栅介质层，覆盖底栅电极层上表面、侧表面和衬底至少部分上表面；n－沟道层，位于底栅介质层上方；n+沟道层，平行设置在n－沟道层两侧，且n+沟道层和n－沟道层覆盖底栅介质层上表面；p+沟道层，堆叠设置于n－沟道层上方，p+沟道层与n－沟道层构成p+n－结，且p+沟道层的载流子浓度和n－沟道层的载流子浓度之间的差异需满足p+n－结形成的耗尽区位于n－沟道层内；顶栅介质层，堆叠设置于p+沟道层上方；顶栅电极层，堆叠设置于顶栅介质层上方且与底栅电极层相连接；源极和漏极，分别位于n+沟道层两侧上方；其中，n－沟道层、p+沟道层、顶栅介质层和顶栅电极层的长度相等。
4、根据本公开的实施例，上述双栅薄膜晶体管还包括：钝化层，覆盖n+沟道层、顶栅电极层、源极和漏极的上表面。
5、根据本公开的实施例，p+n－结形成的耗尽区宽度为h1，n－沟道层的厚度为h2，需满足h1＞h2。
6、根据本公开的实施例，当双栅薄膜晶体管的栅压大于阈值电压的情况下：
7、p+n－结正偏，且p+n－结形成的耗尽区缩短，在n－沟道层中靠近底栅介质层的部分产生目标导电沟道，电子可以在目标导电沟道内移动，使得双栅薄膜晶体管导通。
8、根据本公开的实施例，当双栅薄膜晶体管的栅压小于阈值电压的情况下：
9、p+n－结弱正偏或反偏，且p+n－结形成的耗尽区完全覆盖n－沟道层，使得双栅薄膜晶体管关断。
10、根据本公开的实施例，n－沟道层、n+沟道层和p+沟道层的材料包括非晶态氧化物半导体。
11、根据本公开的实施例，底栅电极层、顶栅电极层、源极和漏极的材料包括以下之一：金属、合金。
12、本公开的第二方面提供了一种双栅薄膜晶体管的制备方法，包括：
13、在衬底上通过光刻工艺和沉积工艺生成底栅电极层；在底栅电极层和衬底上通过沉积工艺生成底栅介质层；在底栅介质层上通过光刻工艺和沉积工艺生成n+沟道层和n－沟道层；在n－沟道层上通过光刻工艺和沉积工艺生成p+沟道层；在p+沟道层上通过光刻工艺和沉积工艺生成顶栅介质层；在顶栅介质层上通过光刻工艺和沉积工艺生成顶栅电极层；在n+沟道层两侧上方生成源极和漏极，得到目标双栅薄膜晶体管。
14、根据本公开的实施例，上述方法还包括：全面沉积双栅薄膜晶体管，生成钝化层。
15、根据本公开的实施例，沉积工艺包括以下之一：磁控溅射、真空蒸发、原子层沉积、脉冲激光沉积、化学气相沉积、等离子体化学气相沉积。
16、根据本公开提供的双栅薄膜晶体管，设计一种双层栅极结构的薄膜晶体管，在传统的薄膜晶体管结构的基础上增加顶栅电极层、顶栅介质层以及由顶栅电极控制的p+沟道层，p+沟道层与n－沟道层形成p+n－结。由于p+n－结在顶栅电压的控制下会形成导电沟道或夹断导电沟道从而实现tft导通状态下的低导通电阻和关断状态下的高击穿电压，解决了传统结构的tft无法同时兼容低导通电阻和高击穿电压特性的问题。
1.一种双栅薄膜晶体管，包括：
2.根据权利要求1所述的双栅薄膜晶体管，还包括：
3.根据权利要求1所述的双栅薄膜晶体管，其中，所述p+n－结形成的耗尽区宽度为h1，所述n－沟道层的厚度为h2，需满足h1＞h2。
4.根据权利要求1所述的双栅薄膜晶体管，其中，当所述双栅薄膜晶体管的栅压大于阈值电压的情况下：
5.根据权利要求1所述的双栅薄膜晶体管，其中，当所述双栅薄膜晶体管的栅压小于阈值电压的情况下：
6.根据权利要求1所述的双栅薄膜晶体管，其中，所述n－沟道层、所述n+沟道层和所述p+沟道层的材料包括非晶态氧化物半导体。
7.根据权利要求1所述的双栅薄膜晶体管，其中，所述底栅电极层、所述顶栅电极层、所述源极和所述漏极的材料包括以下之一：金属、合金。
8.一种根据权利要求1～7中任一项双栅薄膜晶体管的制备方法，包括：
9.根据权利要求8所述的方法，还包括：
10.根据权利要求8所述的方法，其中，所述沉积工艺包括以下之一：磁控溅射、真空蒸发、原子层沉积、脉冲激光沉积、化学气相沉积、等离子体化学气相沉积。
